CN101471633B - 输出级偏压电路以及使用其的运算放大器 - Google Patents
输出级偏压电路以及使用其的运算放大器 Download PDFInfo
- Publication number
- CN101471633B CN101471633B CN 200710305212 CN200710305212A CN101471633B CN 101471633 B CN101471633 B CN 101471633B CN 200710305212 CN200710305212 CN 200710305212 CN 200710305212 A CN200710305212 A CN 200710305212A CN 101471633 B CN101471633 B CN 101471633B
- Authority
- CN
- China
- Prior art keywords
- source
- drain electrode
- voltage
- transistor
- couples
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明关于输出级电路以及使用其的运算放大器。此输出级电路是在其中一晶体管的栅极耦接一可反应运算放大器中的放大电路所输出的小信号的电平移位元件以及一偏压晶体管的漏极。另外,偏压晶体管的栅极电压被一电压产生电路所控制,以控制上述输出级电路的晶体管的直流偏压。因此,无须额外的频率补偿元件来补偿上述输出级偏压电路的晶体管,而可达到节省电路布局面积并节省成本的目的。
Description
技术领域
本发明涉及一种放大器相关的技术,且特别是涉及一种输出级偏压电路以及使用其的运算放大器。
背景技术
近年来,由于科技的进步,集成电路在现代产品中已经是不可或缺的基础元件。从广泛的角度来说,由于自然界发生的信号是模拟信号,例如声音、影像,故模拟电路在集成电路中仍是无可取代的应用。在模拟电路中,输出级电路扮演着将输出信号在不造成增益下降的情况下推动负载的角色。
图1是已知具有AB类输出级100的互补型金属氧化物半导体(CMOS)运算放大器10的电路图。请参考图1,此运算放大器10包括AB类输出级100、两电阻R10、R11、两电容C10、C11、放大电路A10以及偏压电路B10,其中偏压电路B10还包括位于图1左边两偏压子电路B10-1、B10-2。为了说明图1的运算放大器10的运作,在偏压电路B10中标立了节点A、B、X与Y。偏压子电路B10-1、B10-2主要是通过其内部的电流源IB1、IB2控制A、B节点的电压,以达到控制X、Y节点的偏压,使得AB类输出级100的直流偏压电流Iout会与IB1、IB2成一预定比例关系。
此运算放大器10的AB类输出级100的偏压方式在频率响应上有快速反应的优势且电路简单,但是此架构必须使用折迭迭接组态(folded-cascode)FC,且AB类输出级100上的晶体管101与102个别需要电容+电阻(R10、C10)以及(R11、C11)。由上面的叙述,可以明显看出此电路至少有以下两限制:
此电路必须使用两组电容+电阻(R10、C10)以及(R11、C11)。集成电路中使用电阻与电容相当占据电路的布局面积,且电阻与电容的准确性不高。
此电路在较高电压的应用上(例:5V),必须在偏压电路B10使用折迭迭接组态FC,无法应用在最简单的两级式运算放大器上。
发明内容
有鉴于此,本发明的一目的就是在提供一种输出级电路,以节省电路布局面积。
本发明的另一目的就是在提供一种运算放大器,用以减少被动元件的使用,以降低成本。
为了达到上述或其它目的,本发明提出一种输出级电路,适用于增强一放大电路所输出的一输出信号的驱动能力。此输出级电路包括第一、第二、第三晶体管、电平移位元件、频率补偿电路以及电压产生电路。第一晶体管的第一源漏极耦接第一共接电压。第二晶体管的第一源漏极耦接第一晶体管的第二源漏极。第二晶体管的第二源漏极耦接第二共接电压。第二晶体管的栅极耦接放大电路的输出端。电平移位元件包括第一端、第二端与第三端,其第一端耦接放大电路的输出端,并接收该输出信号,其第二端耦接该第二共接电压。电平移位元件用以将放大电路的输出端的直流电压偏移一预定电压,并将输出信号反应到其第三端。频率补偿电路耦接于第二晶体管的第一源漏极与栅极之间。第三晶体管的第一源漏极耦接电平移位元件的第三端。第三晶体管的第二源漏极耦接第一共接电压。电压产生电路用以输出一控制电压到第三晶体管的栅极以控制第三晶体管的第一源漏极的电压,以控制流过第一与第二晶体管的电流。
本发明提出一种运算放大器,此运算放大器包括放大电路以及输出级电路,其中此输出级电路包括第一、第二、第三晶体管、电平移位元件、频率补偿电路以及电压产生电路。放大电路的输出端输出一输出信号。第一晶体管的第一源漏极耦接第一共接电压。第二晶体管的第一源漏极耦接第一晶体管的第二源漏极。第二晶体管的第二源漏极耦接第二共接电压。第二晶体管的栅极耦接放大电路的输出端。电平移位元件包括第一端、第二端与第三端,其第一端耦接放大电路的输出端,并接收该输出信号,其第二端耦接该第二共接电压。电平移位元件用以将放大电路的输出端的直流电压偏移一预定电压,并将输出信号反应到其第三端。频率补偿电路耦接于第二晶体管的第一源漏极与栅极之间。第三晶体管的第一源漏极耦接电平移位元件的第三端。第三晶体管的第二源漏极耦接第一共接电压。电压产生电路用以输出一控制电压到第三晶体管的栅极以控制第三晶体管的第一源漏极的电压,以控制流过第一与第二晶体管的电流。
依照本发明的较佳实施例所述的输出级电路以及使用其的运算放大器,上述电压产生电路包括第四晶体管、第一电流源以及偏压放大器。第四晶体管的第一源漏极耦接第一共接电压,第四晶体管的栅极耦接第三晶体管的栅极。第一电流源耦接于第五晶体管的第二源漏极与第二共接电压之间。偏压放大器的正端接收一特定栅极偏压,其负端耦接第四晶体管的第二源漏极,其输出端耦接第四晶体管的栅极。
本发明采用在输出级电路中,其中一晶体管的栅极耦接一可反应运算放大器中的放大电路所输出的小信号的电平移位元件以及一偏压晶体管的漏极。另外,偏压晶体管的栅极电压被一电压产生电路所控制,以控制上述输出级电路的晶体管的直流偏压。因此,无须额外的频率补偿元件来补偿上述输出级偏压电路的晶体管,而可达到节省电路布局面积并节省成本的目的。
为使本发明的上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并结合附图详细说明如下。
附图说明
图1是现有技术中,应用AB类输出级的运算放大器的电路图。
图2是根据本发明实施例所绘示的运算放大器的电路图。
图3是根据本发明实施例所绘示的上述运算放大器21的较详细的电路图。
图4是根据本发明实施例所绘示的上述运算放大器21的另一详细实施的电路图。
附图符号说明
A10、201:放大电路
BA01:偏压放大器
B10:偏压电路
B10-1、B10-2:偏压子电路
C01、C10、C11:电容
FC01:频率补偿电路
I01、I02、IB1、IB2:电流源
L01:电平移位元件
M01~M14:晶体管
R01、R10、R11:电阻
VG01:电压产生电路
10、21:运算放大器
100:AB类输出级
202:输出级电路
具体实施方式
图2是根据本发明实施例所绘示的运算放大器21的电路方块图。请参考图2,此运算放大器21包括放大电路201以及输出级电路202,其中此输出级电路202包括第一、第二、第三晶体管M01~M03、电平移位元件L01、频率补偿电路FC01以及电压产生电路VG01。另外,为了方便说明,在图2标注了节点A、B以及第一与第二共接电压VDD与VSS。一般来说,上述共接电压VDD一般是电源电压,共接电压VSS一般是接地电压,但此仅为一实施例,本发明的范围不限于此。输出级电路202的第一M01与第二晶体管M02主要是用来驱动负载。在本实施例中,为了要保持输出级电路202中,第一M01与第二晶体管M02在节点A所输出的信号与放大电路201所输出的信号相一致,第一与第二晶体管M01与M02会符合下述条件:
晶体管M01与M02操作在饱和区。
晶体管M01与M02的源极与漏极间的直流偏压电流是可以预知的。
放大电路201的输出端(节点B)的直流电压偏移一预定电压以给予晶体管M01的栅极的直流偏压,并且将放大电路201的输出端所输出的输出信号反应到晶体管M01的栅极。以此实施例来说,电平移位元件L01的主要目的并非将放大电路201的输出端所输出的输出信号作放大,因此,可应用在此电平移位元件L01的电路,其频宽会比较高,其频率响应也较宽。也由于上述的特性,晶体管M01的栅极与漏极之间便不需要额外增加一频率补偿电路。另外,为了确保晶体管M01以及M02的直流偏压电流Iout是可以预知且准确的,在晶体管M01的栅极还耦接了第三晶体管M03的漏极,其中第三晶体管的栅极电压由电压产生电路VG01所控制。也就是说,通过电压产生电路VG01输出控制电压Vc到第三晶体管M03的栅极,来控制第三晶体管M03的漏极的电压,便可以达到控制流过第一M01与第二晶体管M02的直流偏压电流Iout,使得此直流偏压电流Iout是可以预知且准确的。
图3是根据本发明实施例所绘示的上述运算放大器21的较详细的电路图。请参考图3,在此实施例中,电平移位元件L01以一第四晶体管M04来实施。由于第四晶体管M04在此实施例中是以源极跟随器(sourcefollower)的形式配置,而此源极跟随器的输出端(第四晶体管M04的源极)耦接第一晶体管M01的栅极。由于源极跟随器增益较低,且其频率响应较宽,另外,其输入端(第四晶体管M04的栅极)的直流偏压与其输出端的直流偏压之间具有一预定电压偏移,因此,第四晶体管M04所构成的源极跟随器可以达到反应放大电路201的输出端(节点B)所输出的输出信号,并且偏移第一晶体管M01的栅极的直流偏压。也由于源极跟随器的频率响应较佳,因此,第一晶体管的栅极与漏极之间无须如同第二晶体管M02的栅极与漏极之间耦接频率补偿电路(以电阻R01与电容C01实施)。
请再次参考图3,电压产生电路VG01以第五晶体管M05、第一电流源I01以及偏压放大器BA01来实施的,其中第一电流源I01由第六晶体管M06、第七晶体管M07与第八晶体管M08构成电流镜,将第二电流源I02所提供的偏压电流IB镜射到第一电流源I01。电压产生电路VG01中的偏压放大器BA01所接收的栅极偏压由第九晶体管M09与第十晶体管M10的栅极所提供。由于偏压放大器BA01的正端耦接第九晶体管M09与第十晶体管M10的栅极,偏压放大器BA01的负端耦接第五晶体管M05的漏极。因此,第五晶体管M05的漏极电压会等于第九晶体管M09与第十晶体管M10的栅极电压。而偏压放大器BA01的输出端所输出的电压VG也会被固定在一适当的电压,使得第五晶体管M05的漏极的电压等于第九晶体管M09与第十晶体管M10的栅极电压。
另外,由于第五晶体管M05的栅极耦接第三晶体管M03的栅极,故第三晶体管M03所接收到的栅极偏压会等于第五晶体管M05所接收到的栅极偏压。因此,第三晶体管M03的漏极电压会几乎相同于第九晶体管M09与第十晶体管M10的栅极电压。换句话说,第一晶体管M01的栅极电压相同于第九晶体管M09与第十晶体管M10的栅极电压。根据电流镜的原理,第一晶体管M01所留过的直流偏压电流Iout会与I02成比例。因此,便实现了晶体管M01与M02的源极与漏极间的直流偏压电流是可以预知。
请继续参考图3,在此实施例,放大电路201是由第十一晶体管M11、第十二晶体管M12、第十三晶体管M13以及第十四晶体管M14所构成的。晶体管M11与M12构成一差动对。晶体管M13与M14为上述差动对M11、M12的主动负载。综观此运算放大器21的整体架构,可以看到,此架构有别于已知的简单的两级放大器(two stage amplifier),且无须已知的折迭迭接组态(folded-cascode),另外也无须额外的电阻与电容作频率补偿。因此本发明以及上述的实施例可达到节省电路布局面积并节省成本的目的。
虽然上述实施例仅以图2与图3作举例,但是本领域技术人员应知道,若以图4的电路作为本发明的另一实施例仍是属于本发明的精神的一种应用。图3与图4的差别仅仅是N型晶体管与P型晶体管的互换而已。其电路运作在此不予赘述。
在实施例的详细说明中所提出的具体实施例仅用以方便说明本发明的技术内容,而非将本发明狭义地限制于上述实施例,在不超出本发明的精神及权利要求范围的情况下,所做的种种变化实施,皆属于本发明的范围。因此本发明的保护范围应以本申请的权利要求为准。
Claims (7)
1.一种输出级电路,适用于增强一放大电路所输出的一输出信号的驱动能力,该输出级电路包括:
一第一晶体管,其第一源漏极耦接一第一共接电压;
一第二晶体管,其第一源漏极耦接该第一晶体管的第二源漏极,其第二源漏极耦接一第二共接电压,其栅极耦接该放大电路的输出端;
一电平移位元件,包括第一端、第二端与第三端,其第一端耦接该放大电路的输出端,并接收该输出信号,其第二端耦接该第二共接电压,该电平移位元件用以将该放大电路的输出端的直流电压偏移一预定电压,并将该输出信号反应到其第三端;
一频率补偿电路,其第一端耦接该第二晶体管的第一源漏极,其第二端耦接该第二晶体管的栅极;
一第三晶体管,其第一源漏极耦接该电平移位元件的第三端和第一晶体管的栅极,其第二源漏极耦接该第一共接电压;以及
一电压产生电路,用以输出一控制电压到该第三晶体管的栅极以控制该第三晶体管的第一源漏极的电压,以达到控制流过该第一晶体管与该第二晶体管的电流;
其中该电压产生电路包括:
一第五晶体管,其第一源漏极耦接该第一共接电压,其栅极耦接该第三晶体管的栅极;
一第一电流源,其第一端耦接该第五晶体管的第二源漏极,其第二端耦接该第二共接电压;
一偏压放大器,其正端接收一特定栅极偏压,其负端耦接该第五晶体管的第二源漏极,其输出端耦接该第五晶体管的栅极;
其中该第一电流源包括:
一第六晶体管,其第一源漏极为该第一电流源的第一端,其第二源漏极为该第一电流源的第二端;
一第七晶体管,其栅极耦接其第一源漏极以及该第六晶体管的栅极,其第二源漏极耦接该第二共接电压;
一第八晶体管,其栅极耦接该第七晶体管的栅极,其第二源漏极耦接该第二共接电压;以及
一第二电流源,其第一端耦接该第一共接电压,其第二端耦接该第七晶体管的第一源漏极;
其中该输出级电路还包括:
一第九晶体管,其第一源漏极耦接该第一共接电压,其第二源漏极连接到放大电路的差动对中除负载连接端和输入连接端外的端子;以及
一第十晶体管,其第一源漏极耦接该第一共接电压,其栅极耦接其第二源漏极以及该第九晶体管的栅极,其第二源漏极耦接该第八晶体管的第一源漏极;
其中,该第九晶体管的栅极提供该特定栅极偏压。
2.如权利要求1所述的输出级电路,其中该电平移位元件包括:
一第四晶体管,其栅极为该电平移位元件的第一端,其第一源漏极为该电平移位元件的第二端,其第二源漏极为该电平移位元件的第三端。
3.如权利要求1所述的输出级电路,其中该频率补偿电路包括:
一电阻,其第一端为该频率补偿电路的第二端;以及
一电容,其第一端耦接该电阻的第二端,其第二端为该频率补偿电路的第一端。
4.如权利要求1所述的输出级电路,其中该第一共接电压为一电源电压,该第二共接电压为一接地电压。
5.一种运算放大器,包括:
一放大电路,其输出端输出一输出信号;以及
一输出级电路,包括:
一第一晶体管,其第一源漏极耦接一第一共接电压;
一第二晶体管,其第一源漏极耦接该第一晶体管的第二源漏极,其第二源漏极耦接一第二共接电压,其栅极耦接该放大电路的输出端;
一电平移位元件,包括第一端、第二端与第三端,其第一端耦接该放大电路的输出端,并接收该输出信号,其第二端耦接该第二共接电压,该电平移位元件用以将该放大电路的输出端的直流电压偏移一预定电压,并将该输出信号反应到其第三端;
一频率补偿电路,其第一端耦接该第二晶体管的第一源漏极,其第二端耦接该第二晶体管的栅极;
一第三晶体管,其第一源漏极耦接该电平移位元件的第三端和第一晶体管的栅极,其第二源漏极耦接该第一共接电压;以及
一电压产生电路,用以输出一控制电压到该第三晶体管的栅极以控制该第三晶体管的第一源漏极的电压,以达到控制流过该第一晶体管与该第二晶体管的电流;
其中该电压产生电路包括:
一第五晶体管,其第一源漏极耦接该第一共接电压,其栅极耦接该第三晶体管的栅极;
一第一电流源,其第一端耦接该第五晶体管的第二源漏极,其第二端耦接该第二共接电压;
一偏压放大器,其正端接收一特定栅极偏压,其负端耦接该第五晶体管的第二源漏极,其输出端耦接该第五晶体管的栅极;
其中该第一电流源包括:
一第六晶体管,其第一源漏极为该第一电流源的第一端,其第二源漏极为该第一电流源的第二端;
一第七晶体管,其栅极耦接其第一源漏极以及该第六晶体管的栅极,其第二源漏极耦接该第二共接电压;
一第八晶体管,其栅极耦接该第七晶体管的栅极,其第二源漏极耦接该第二共接电压;以及
一第二电流源,其第一端耦接该第一共接电压,其第二端耦接该第七晶体管的第一源漏极;
其中该输出级电路还包括:
一第九晶体管,其第一源漏极耦接该第一共接电压,其第二源漏极连接到放大电路的差动对中除负载连接端和输入连接端外的端子;以及
一第十晶体管,其第一源漏极耦接该第一共接电压,其栅极耦接其第二源漏极以及该第九晶体管的栅极,其第二源漏极耦接该第八晶体管的第一源漏极;
其中,该第九晶体管的栅极提供该特定栅极偏压。
6.如权利要求5所述的运算放大器,其中该频率补偿电路包括:
一电阻,其第一端为该频率补偿电路的第二端;以及
一电容,其第一端耦接该电阻的第二端,其第二端为该频率补偿电路的第一端。
7.如权利要求5所述的运算放大器,其中该第一共接电压为一电源电压,该第二共接电压为一接地电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710305212 CN101471633B (zh) | 2007-12-29 | 2007-12-29 | 输出级偏压电路以及使用其的运算放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710305212 CN101471633B (zh) | 2007-12-29 | 2007-12-29 | 输出级偏压电路以及使用其的运算放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101471633A CN101471633A (zh) | 2009-07-01 |
CN101471633B true CN101471633B (zh) | 2013-01-30 |
Family
ID=40828806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200710305212 Active CN101471633B (zh) | 2007-12-29 | 2007-12-29 | 输出级偏压电路以及使用其的运算放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101471633B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8698556B2 (en) * | 2011-03-30 | 2014-04-15 | Microchip Technology Incorporated | Low switching error, small capacitors, auto-zero offset buffer amplifier |
TWI430238B (zh) | 2011-05-17 | 2014-03-11 | Realtek Semiconductor Corp | 應用於背光源的操作電路及其相關方法 |
CN102802297B (zh) * | 2011-05-23 | 2015-05-27 | 瑞昱半导体股份有限公司 | 应用于背光源的操作电路及其相关方法 |
CN103825558B (zh) * | 2012-11-16 | 2016-08-10 | 环旭电子股份有限公司 | 电子系统、功率放大器及其温度补偿方法 |
CN112821884B (zh) * | 2019-11-18 | 2023-07-25 | 群联电子股份有限公司 | 信号产生电路、存储器存储装置及信号产生方法 |
CN112653405B (zh) * | 2020-12-16 | 2024-06-21 | 宁波铼微半导体有限公司 | 宽带功率放大器及其构造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4731589A (en) * | 1986-07-25 | 1988-03-15 | Rca Corporation | Constant current load and level shifter circuitry |
US5285168A (en) * | 1991-09-18 | 1994-02-08 | Hitachi, Ltd. | Operational amplifier for stably driving a low impedance load of low power consumption |
US6753731B2 (en) * | 2002-02-04 | 2004-06-22 | Seiko Epson Corporation | Operation amplifier circuit, drive circuit and method of controlling operation amplifier circuit |
CN1607564A (zh) * | 2003-09-26 | 2005-04-20 | 恩益禧电子股份有限公司 | 差分ab类放大电路和使用该电路的驱动电路 |
-
2007
- 2007-12-29 CN CN 200710305212 patent/CN101471633B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4731589A (en) * | 1986-07-25 | 1988-03-15 | Rca Corporation | Constant current load and level shifter circuitry |
US5285168A (en) * | 1991-09-18 | 1994-02-08 | Hitachi, Ltd. | Operational amplifier for stably driving a low impedance load of low power consumption |
US6753731B2 (en) * | 2002-02-04 | 2004-06-22 | Seiko Epson Corporation | Operation amplifier circuit, drive circuit and method of controlling operation amplifier circuit |
CN1607564A (zh) * | 2003-09-26 | 2005-04-20 | 恩益禧电子股份有限公司 | 差分ab类放大电路和使用该电路的驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101471633A (zh) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101471633B (zh) | 输出级偏压电路以及使用其的运算放大器 | |
CN100530950C (zh) | 具有栅地阴地放大器控制的差动放大器 | |
US7884671B2 (en) | Low power operational amplifier | |
CN101101491B (zh) | 电源电路 | |
US5606287A (en) | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements | |
US7605656B2 (en) | Operational amplifier with rail-to-rail common-mode input and output range | |
CN101443996B (zh) | 用于驱动放大器输入晶体管的体电容的电路和方法 | |
US6608526B1 (en) | CMOS assisted output stage | |
CN202503479U (zh) | 高增益高电源抑制比ab类运算放大器 | |
CN101110575A (zh) | 输出级电路、功率放大电路及电信号的处理方法 | |
CN101839941B (zh) | 信号感测放大器 | |
US20060012429A1 (en) | Self biased differential amplifier | |
CN110212866A (zh) | 一种可驱动大负载电容的低功耗三级运算放大器 | |
TWI516021B (zh) | 射頻功率放大器與電子系統 | |
CN101471634B (zh) | 输出级电路以及使用其的运算放大器 | |
US6624696B1 (en) | Apparatus and method for a compact class AB turn-around stage with low noise, low offset, and low power consumption | |
US7786802B2 (en) | Output stage circuit and operational amplifier thereof | |
JP3657079B2 (ja) | エンハンスメント型トランジスタ回路のバイアス回路を有する集積回路装置 | |
EP0849876B1 (en) | Amplifier circuit with wide dynamic range and low power consumption | |
Guptha et al. | Low Power, Less Leakage Operational Transconductance Amplifier (OTA) Circuit Using FinFET | |
KR20020063733A (ko) | 공통 모드 궤환 회로를 구비한 연산 증폭기 | |
US11626841B2 (en) | High quiescent current control | |
US11558049B2 (en) | Bias circuit and electronic circuit | |
US6265908B1 (en) | Low voltage balun circuit | |
CN216056947U (zh) | 一种运放电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |