CN101101491B

CN101101491B - 电源电路

Info

Publication number: CN101101491B
Application number: CN2007101105848A
Authority: CN
Inventors: 小岛友和; 串间贵仁
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Craib Innovations Ltd
Priority date: 2006-07-07
Filing date: 2007-06-04
Publication date: 2011-09-28
Anticipated expiration: 2027-06-04
Also published as: US7755339B2; CN101101491A; US20080007242A1; JP2008015875A

Abstract

本发明公开了一种调节器，用于从大于低压晶体管模块的击穿电压的第一电源电压产生第二电源电压，其小于或等于低压晶体管模块的击穿电压，该调节器包括具有低压晶体管和高压晶体管的运算放大器。可采用仅包括低压晶体管的运算放大器。

Description

电源电路

技术领域

本发明涉及用于液晶显示装置等的电源电路，特别地，本发明涉及高驱动性能的电源电路，其包括液晶驱动器、控制器、存储器等。

背景技术

根据现有技术，存在一种串联调节器类型直流电源电路，其中根据输出电压的变化控制串联晶体管的驱动状态，从而可在功率增加过程中抑制过冲击(overshoot)和负冲击(undershoot)，而不会增加输出平滑电容器的电容值(参见美国专利6,531,855号)。

根据另一现有技术，存在一种运算放大器，其中，根据输入差电压(difference voltage)的幅值，相位补偿电容器和可变电阻元件串联连接以控制可变电阻元件的电阻值，从而同时获得高稳定的操作和高速的操作(参见美国专利6,137,356号)。

对于移动装置，例如具有代表性的，具有多个功能并包括电源电路的移动电话等装置正在普及。在这样的装置中，用于这些功能的多个电源电压在装置中产生，从而减少了装置所需的外部电源数量，并且根据功能的ON/OFF状态而控制电源为ON/OFF，由此可实现低功耗。

在半导体集成电路中，当将电源电压从电源电路提供至低压晶体管组(block)时，调节器通常包括运算放大器。

当将功率从外部提供给半导体集成电路时，电源电压变化大约10％至20％。在这种情形下，在电源电压的下限附近，速度很可能由于电源电压的降低而降低。而且，在电源电压的上限附近，晶体管很可能由于电源电压的增加而被损坏。为了避免这些情形，利用运算放大器提供高精度电源电压。因此，可提供不超过低压晶体管击穿电压的电压，并且进一步，提供不会导致速度降低的电压，从而低压晶体管组(例如，存储器)可由低压晶体管构成，以占用小的区域。此外，低压晶体管具有薄的栅氧化膜，因此可减少寄生电容并因此增加速度。

但是，包含在调节器中的运算放大器需要忍受大于或等于低压晶体管组中的晶体管击穿电压的电压。例如，在液晶显示装置中，假设控制器和存储器的击穿电压为2V，源驱动器的击穿电压为6V，并且栅驱动器的击穿电压为20V，这里源驱动器和栅驱动器都作为液晶驱动器提供。在这种情形下，各部分电源电路都由具有比相应部分的击穿电压高出1至2V或一个等级的击穿电压的晶体管组成。在后一种情形下，用于控制器和存储器的电源电路都由6V电压等级的晶体管构成，且用于源驱动器的电源电路由20V电压等级的晶体管构成。

因而，用于液晶显示装置中的电源电路在电路尺寸和功率消耗方面具有明显的缺陷。

首先，当各电源电路由击穿电压比相应功能电路的击穿电压高1至2V的晶体管构成时，共需要五种或六种具有不同击穿电压的晶体管。除此之外，还需要具有高一电压等级的击穿电压的电容器，并且在某些情形下，需要感应器和电阻器。随着具有不同击穿电压的晶体管数量的增加，半导体加工工艺成本也增加。

其次，当使用具有比各自击穿电压高一电压等级的击穿电压的晶体管时，所需的区域增加，从而导致半导体集成电路的成本增加。在这种情形下，将2V电压等级的晶体管和6V电压等级的晶体管进行比较，栅氧化膜厚度以及源漏扩散部分的面积增加大约2至4倍。进而，最小晶体管栅长度差别为2至4倍。从而面积增加4至16倍。而且，栅氧化膜厚度的增加导致晶体管阈值电压VT变化的增加，并且，由于驱动性能的降低和寄生电容的增加导致速度降低。因此，特性差且设计的可预见性很低。

另一问题在于功耗。当控制器和存储器消耗10mA时，假定击穿电压为2V，则功耗为与该击穿电压的乘积，即，2V×10mA＝20mW。但是，当用于提供10mA的电源电路具有6V的击穿电压时，功率消耗是6V×10mA＝60mW，其为所需功耗的3倍。

发明内容

因此，本发明的目的在于提供一种在具有多功能的半导体集成电路中能够使电流消耗和芯片面积最小化并使各功能模块稳定运行的电源电路。

为了实现这一目的，本发明提供了一种半导体集成电路中的电源电路，其包括调节器，用于从第一电源电压产生第二电源电压，并将该第二电源电压提供至低压晶体管组。该调节器包括运算放大器，其包括击穿电压低于第二电源电压的低压晶体管和击穿电压高于第二电源电压的高压晶体管。可替换地，该调节器包括运算放大器，其中所有晶体管为击穿电压低于第二电源电压的低压晶体管。

根据本发明的电源电路，虽然该电源电路是包括高压晶体管的电路或处理超过低压晶体管击穿电压大小的电压的电路，但其相比于那些低压晶体管电路具有可获得的稳定性、低功耗的特征。而且，主要电路可使用低压晶体管进行配置，因此能够减小包括电源电路的系统的面积。

附图说明

图1是根据本发明实施方式1的电源电路结构图；

图2是根据本发明实施方式2的电源电路结构图；

图3是当电源电路的输出电压不同于基准电压时，本发明实施方式1的电源电路的第一结构图；

图4是当电源电路的输出电压不同于基准电压时，本发明实施方式1的电源电路的第二结构图；

图5是为获得本发明实施方式1的电源电路而采用的运算放大器的第一结构图；

图6是为获得本发明实施方式1的电源电路而采用的运算放大器的第二结构图；

图7是为获得本发明实施方式1的电源电路而采用的运算放大器的第三结构图；

图8是为获得本发明实施方式1的电源电路而采用的运算放大器的第四结构图；

图9是为获得本发明实施方式1的电源电路而采用的运算放大器的第五结构图；

图10是为获得本发明实施方式1的电源电路而采用的运算放大器的第六结构图；

图11A、11B和11C是根据本发明实施方式1的箝位元件的结构图；

图12是为获得本发明实施方式1的电源电路而采用的运算放大器的第七结构图；

图13是为获得本发明实施方式2的电源电路而采用的运算放大器的第一结构图；

图14是为获得本发明实施方式2的电源电路而采用的运算放大器的第二结构图；

图15是为获得本发明实施方式2的电源电路而采用的运算放大器的第三结构图；以及

图16是为获得本发明实施方式2的电源电路而采用的运算放大器的第四结构图。

具体实施方式

(实施方式1)

下面参考相关附图说明本发明的实施方式1。

图1是根据本发明的电源电路100的示例性结构图，该电路占用小的区域、运行稳定并具有低功耗。在图1中，VIN表示提供功率的基准电压，附图标记1表示用于缓冲基准电压VIN的运算放大器，PVDD表示运算放大器1的电源，VSS表示地。AVCC表示运算放大器1的输出以及低压晶体管组3的电源。低压晶体管组3是位于在电源AVCC下工作的同一芯片上的功能性模块。

运算放大器1包括相对于低压晶体管组3的晶体管具有较高击穿电压的高压晶体管以及其击穿电压等于或小于低压晶体管组3的晶体管击穿电压的地压晶体管。运算放大器1具有如图1所示的电压跟随器结构，其中基准电压VIN连接在运算放大器1的同相输入端。

运算放大器1基本上具有如图6所示的两级放大器结构。在这种情形下，在运算放大器1中，仅构成差分放大电路的晶体管604和605为低压晶体管，而其他晶体管为高压晶体管。通常，低压晶体管组3由低压晶体管构成，而其他晶体管为高压晶体管。与此相对比，在图1的电路中，运算放大器1的差分放大电路由低压晶体管(604和605)构成。

当低压晶体管组3的电流量为10mA或更大，或当操作以几十MHz或更高的高运行速率执行时，电源AVCC可附带有大约为几微法拉(μF)的电容，以消除运算放大器1的输出电压的变化。

参考图1和图6，将更详细地说明电源电路100的运行。假设用于低压晶体管组3的电源AVCC为2V，且用于产生电源AVCC的电源电路100的电源电压PVDD为5V。这样，2V作为基准电压VIN输入。

图6是表示运算放大器1的电路。高压晶体管601和602构成有源负载电路。高压晶体管606和607构成电流镜像电路。高压晶体管603构成输出级。低压晶体管604和605构成差分放大电路。INP、INN和OUT分别表示运算放大器1的同相输入端、反相输入端和输出端。

这里，详细说明通常被认为是高压晶体管的晶体管604和605，指出他们为什么可以是低压晶体管。

低压晶体管604和605的漏电压比PVDD分别低高压晶体管601和602的栅-源电压VGS。这里，应当理解，当运算放大器1稳定工作时，高压晶体管601和602具有基本相同的漏-源电压VDS，并且进一步，高压晶体管601的VGS和VDS彼此相等。

这里假定高压晶体管601和602具有大约2.0V的阈值电压VT。高压晶体管通常具有大的栅氧化膜厚度和高的VT，以增加击穿电压。而且，高压晶体管601和602被设置为具有小的晶体管尺寸比W/L。

在这种情形下，对应高压晶体管601和602考虑电流方程。由于电流方程彼此相似，下面特别说明高压晶体管601的电流方程。

漏电流IDS表示为：

IDS＝(1/2)×μ×Cox×(W/L)×(VGS-VT)² …(1)

这里μ代表电荷迁移率、Cox代表栅氧化膜厚度、W/L代表晶体管尺寸比并且高压晶体管601工作在饱和区域。

在表达式(1)中，通过确定IDS并从处理信息中获得μ和Cox，可计算VGS。这里，可选择W/L以使VGS≥1.0V。

通过以这种方式确定W/L，高压晶体管601的VGS可为3.0V。而且，高压晶体管606的VDS可以是大于0V。

在这种情形下，说明晶体管604和605的电压。

VGS＝INP-(高压晶体管606的VDS)＜2.0V，

VDS＝(高压晶体管602的漏电压)-(高压晶体管606的漏电压)

＝(PVDD-高压晶体管602的VDS)-(高压晶体管606的漏电压)＜2.0V，且

VBS≤(高压晶体管602的漏电压)-0＜2.0V …(2)

注意到表达式(2)中的不等于符号表示晶体管604和605的背栅压(backgate voltage)被设为地电压、源电压或其间的中间电压。

因而，没有向晶体管604和605的端子施加2.0V或更高的电压。因此，当各晶体管604和605为具有2V击穿电压的低压晶体管时不会出现问题。

因而，运算放大器1的差分放大电路由低压晶体管604和605组成，从而具有诸如电压偏移小、运行速度高和占用面积小的优势。这是因为低压晶体管具有如下特征：栅氧化膜的厚度薄；栅电容小；VT的变化小；晶体管的尺寸小。

通过采用如上结构的运算放大器1，可获得高精度电源电路，而与小面积无关。

图3和图4表示具有其他结构的电源电路。当基准电压VIN不同于电压AVCC时，图3的电源电路300通过反相放大操作产生输出AVCC，图4的电源电路400通过同相放大操作产生输出AVCC。

首先，在图3中，D1和D2表示保护二极管，R1和R2表示电阻器，VB1表示偏置电压。在这种情况下，运算放大器1的输出电压AVCC可表示为：

AVCC＝(-R2/R1)(VIN-VB1)。

这里假设VB1＝0V。如果假设R2/R1＝2并且VIN＝1.0V，则可输出-2V。当低压晶体管组以0V和-2V的电源工作时可使用。

而且在该情形下，图6中运算放大器1的输入电压INP和INN均为1.0V，因此该差分放大电路可由低压晶体管构成。

下面，在图4中，R3和R4为电阻器。在这种情形下，运算放大器1的输出电压AVCC可表示为：

AVCC＝(1+R4/R3)VIN。

这里，如果假设VIN＝0.5V且1+R4/R3＝4，则输出电压AVCC为2.0V。

而且在该情形下，图6中运算放大器1的输入电压INP和INN都是0.5V，因此差分放大电路可由低压晶体管组成。

图5表示用具有另一结构的运算放大器5表示的运算放大器1。502表示P沟道晶体管而503表示N沟道晶体管。在此情形下，向包括差分放大电路和有源负载电路的放大部分提供低压电源AVDD，且向驱动电路提供电源PVDD，这使其可获得具有低击穿电压的差分放大电路。

图7表示一种结构，与图6相比，其中有源负载电路由连接为二极管的高压晶体管703和704构成。注意到各VBIAS1、VBIAS2和VBIAS3均为偏置电压。

图8表示一种结构，其中有源负载电路由串联连接的连接为二极管的晶体管构成。在该情形下，有源负载电路中的晶体管703和704以及与其串联连接的晶体管801、802可为低压晶体管。这是如果将各晶体管的VGS设置为1.5V，则仅2.0V或更低的电压施加至除输出晶体管705外的晶体管。此外，如果将连接为二极管的晶体管串联插入到晶体管701，则晶体管701、晶体管702和晶体管607也可为低压晶体管。通过减少有源负载电路和差分放大电路的电压，可进一步减少电源电路的电压漂移(shift)和偏置电压，并且进一步提供更高的速度和更小的面积。

图9表示一种结构，其中箝位元件611和612设置在有源负载电路和差分放大电路之间。通过将箝位元件611和612之间的电压差设置为2V，有源负载电路中的晶体管601和602以及差分放大电路中的晶体管604和605可为低压晶体管。而且，在此情形下，配置箝位元件611和612以防止电压超过击穿电压，从而可在不考虑击穿电压的情况下设置有源负载电路和差分放大电路的VGS。可设置大的晶体管尺寸和大的W/L比。产生增加的动态范围和高速响应。

而且，箝位元件611和612不对运算放大器产生作用。因此，即使当电源超过低压晶体管的电压范围，低压晶体管可用于以类似于不超过电源范围的电源的方式的设计。因此，不仅电路设计是可预知的，而且可容易地获得如通过速率、偏置电压等特性，这在由高压晶体管组成的电源电路中难以获得。将输入至差分放大电路中的电压进行电流变换，然后在有源负载电路中进行电压变换，随后将其提供作为输出晶体管603的栅电压，从而获得运算放大器1的输出端OUT的电压。

这样，电流从差分放大电路转移到有源负载电路。因此，即使提供如图11A至11C所示的晶体管1101、电阻器1102和二极管1103，只要他们串联连接，电流值在传送中就不会改变。通过该结构，晶体管601、602、604和605可以是低压晶体管，因而可进一步提高特性。

注意到，当在电源PVDD和输出AVDD之间存在更大的电压差时，通过串联连接多个箝位元件，晶体管601、602、604和605也可以是低压晶体管。

图10表示一种结构，其中箝位元件1011插入在晶体管1003和输出端OUT之间。在此情形下，晶体管1003可以是低压晶体管。而且，当在如图3和4所示的输入和输出之间存在电压差时，通过在晶体管607和输出端OUT之间插入箝位元件1012，晶体管607也可为低压晶体管。

如图12所示，当箝位元件1210插入在电阻器1201、电容器1202和输出端OUT之间时，电阻器1201和电容器1202可具有低击穿电压。电容器1202和电阻器1201执行关于运算放大器1的相位补偿。在此情形下，电容的小的变化和大的电容是可预料的。在这点上，击穿电压的减小相当有效。低压晶体管可具有薄的栅氧化膜厚度。因此，产生反型层的电压的变化，即所谓的阈值电压，会随着栅氧化膜厚度的降低而减小。而且，电容值会随着栅氧化膜厚度的减少而增加。在这样的配置下，可在小面积中获得相位稳定且不振荡的电源电路。

(实施方式2)

下面将参考附图说明本发明的实施方式2。

已在实施方式1中描述了构成运算放大器1的有源负载电路、差分放大电路以及电流镜像电路(除输出晶体管外)用低压晶体管配置而成。因此提高了运算放大器1的各种特性并减小了占用的面积。

在图2的实施方式2中，使所有组成运算放大器2的晶体管均为低压晶体管，因此能获得更高的精度。在图2中，组成运算放大器2的所有晶体管均为低压晶体管。附图标记4表示低压晶体管组。在图2的电源电路200中，与图1中相同的部分采用相同的附图标记，并不对其作详细说明。

下面将参考图13进一步说明图2中的运算放大器2可由低压晶体管构成。

图13是表示运算放大器2的配置的结构图。晶体管1301至1304组成共源共栅连接的电流镜像电路。N沟道晶体管1305和1306的栅电压等于共源共栅连接的电流镜像电路的栅电压。晶体管1309和1310组成差分放大电路。晶体管1307和1308组成有源负载电路。晶体管1313组成驱动电路。晶体管1311和1312组成电流镜像电路。IREF1表示偏置电流。VBIAS4和VBIAS5表示偏置电压。晶体管1311和1312可为电阻器。

在此假设PVDD＝5.0V且AVCC＝2.0V。运算放大器2的性能由共源共栅连接的电流镜像电路(晶体管1301至1304)以及N沟道晶体管1305和1306的电流量，差分放大电路的晶体管1307和1308、驱动电路的晶体管1313以及电流镜像电路的晶体管1311和1312的晶体管尺寸决定。

在此情形下，注意有源负载电路的晶体管1307和1308的源电压以及驱动电路的晶体管1313的源电压。如果这些电压为2V或更少，则击穿电压仅需要2V或更少，因此所有运算放大器2的晶体管可以是低压晶体管。

下面说明共源共栅连接的电流镜像电路(晶体管1301至1304)与N沟道晶体管1305和1306之间的电压关系。晶体管1301的漏电压等于栅-源电压VGS，其大约为1.5V。这里，假设晶体管1301的阈值电压VT和VDS_sat分别为0.9V和0.6V。相似地，可以假设晶体管1304的VGS和VDS为1.5V。因此，当该电路工作在饱和区域时，晶体管1301和1303的漏电压以及晶体管1305的源电压等于3.5V(＝PVDD-1.5V)。相似地，晶体管1302和1304的漏电压与晶体管1306的源电压等于2.0V(＝3.5V-1.5V)。

因而，2.0V或更大的电压不会施加至构成图13的运算放大器2的晶体管。因此，组成运算放大器2的所以晶体管都可以是低压晶体管。

进一步，输出晶体管1313的电流量等于晶体管1305和1306的电流量。而且，如果晶体管1305和1306工作在饱和区域，则晶体管1313的源电压不超过2.0V。因此，电流量可提升至最大电流量IMAX(＝(PVDD-2.0V)/晶体管1305的导通电阻+晶体管1306的导通电阻)。

如上所述，在图13所示的配置下，运算放大器2包括低压晶体管，从而薄的栅氧化膜厚度导致寄生电容减少，从而产生高速运行并且降低补偿电压。进一步，利用低压晶体管可提供占用面积小的运算放大器2。

图14表示包括晶体管1401至1406的共源共栅连接的电流镜像电路。而且，在此情形下，晶体管1307、1308和1313的源电压为2V或更少。因此，所有的晶体管均为低压晶体管。

虽然图13和14中采用了两级共源共栅连接的电流镜像电路，但根据电源PVDD和输出端OUT的电压AVCC之差，该级数可以是3、4、…、或者N。

图15表示一种结构，其中有源负载电路、差分放大电路、电流镜像电路和输出电路均具有共源共栅连接结构。

通常，在共源共栅连接的晶体管和共源共栅连接的运算放大器中，需要级数一致以增加输出阻抗并因此增加高频增益。在输出级中，如果晶体管1510与晶体管1511共源共栅连接，则晶体管1513也需要与晶体管1512共源共栅连接。这是因为共源共栅连接的晶体管的输出阻抗为gm×RDS×RDS，这里RDS代表各晶体管的输出阻抗；PVDD在交流电流的情形下也被处理为地；且晶体管1510和1511以及晶体管1512和1513显然彼此并联，因此如果仅一侧具有共源共栅连接结构，高阻抗是无效的。

但是，在图15的情形下，引入了共源共栅连接结构以使所有晶体管均工作在不超过2V的饱和区域。因此，根据电压范围可确定共源共栅结构。

在图15中，晶体管1501至1504组成共源共栅连接的有源负载，晶体管1505至1508组成共源共栅连接的差分放大电路，晶体管1510和1511组成共源共栅连接的输出电路，晶体管1512和1513组成共源共栅连接的电流镜像电路，并且晶体管1509组成偏置电路。注意到晶体管1509可以共源共栅连接。

在此情形下，如果提供偏置电压V1至V7以使晶体管工作在饱和区域，则所有晶体管均可为低压晶体管。进一步，在图15的共源共栅连接的运算放大器的情形中，高频特性相当突出。

图16表示一种结构，其中当在电源PVDD和输出AVDD之间有进一步的电压差时，有源负载电路、差分放大电路、输出电路和电流镜像电路通过共源共栅连接(M/2-1)个串联晶体管进行配置，从而所有组成运算放大器2的晶体管可以是低压晶体管。

另外，在图16中，有源负载电路和差分放大电路具有相同的共源共栅连接结构(例如，相同数量的串联连接的晶体管)，其能够增加输出阻抗。当获得足够的频率特性时，这些电路可具有不同数量的共源共栅连接晶体管。

在图16中，晶体管160_1至160_M/2和晶体管161_1至161_M/2组成有源负载，晶体管160_M/2+1至160_M和晶体管161_M/2+1至161_M组成差分放大电路，晶体管1601组成偏置电路，晶体管162_1至162_P组成输出电路，晶体管163_1至163_P组成输出偏置电路。

下面描述用来确定在此情况下的共源共栅连接级数M和P的方法。假定晶体管具有基本相同的VGS，M＝ΔV/VGS，其中ΔV表示PVDD和AVCC之间的电压差，M表示自然数。当运算放大器2用于构成如图2所示的全反馈缓冲器时，施加相同的电压，因此M＝P。

高频特性由输出阻抗确定。该电路中差分放大电路和有源负载电路的输出阻抗Z在下面表示为：

Z＝(差分放电电路的输出阻抗)//(有源负载电路的输出阻抗)

＝(晶体管161_M的gm

×晶体管161_M-1的gm×RDS

·

×晶体管161_M/2+1的gm×RDS

×晶体管161_M/2+1的RDS)//

(晶体管161_M/2的gm

×晶体管161_M/2-1的gm×RDS)

·

×晶体管161_2的gm×RDS

×晶体管161_1的RDS)

其中，“//”表示并联阻抗。

注意到，输出阻抗Z有助于提高运算放大器的频率特性和增益，但是，由于输出阻抗Z也是导致振荡出现的原因，荡输出阻抗高于需要的值时，振荡可能出现。

根据本发明，仅使用低压晶体管充分地提高了特性。因此，通常共源共栅连接中大量的级数是不必要的，虽然这依赖于运算放大器的规格。相反地，即使在M＝(晶体管的击串电压)/(串联晶体管的数量)的情况下，由于没有击穿电压的问题，根据运算放大器的规格可以选择共源共栅连接的级数M：

(PVDD-AVCC)/(晶体管的击穿电压)≤M≤ΔV/VGS。

进一步，考虑到本发明所寻求的面积减少，面积可随M的减少而减小。

进一步，说明如图3和图4所示的用运算放大器2配置成的反相放大器和同相放大器。其中，输入端INP或INN和输出端OUT具有不同的电压。因此，共源共栅的连接级数M和P可基于如下确定：

(PVDD-晶体管161_M的源电压)/(晶体管的击穿电压)≤M≤(PVDD-INP)/VGS，并且

(PVDD-AVCC)/(晶体管的击穿电压)≤P≤(PVDD-AVCC)/VGS。

另外，在此情形下，M和P取尽可能的大以提高运算放大器2的频率特性。当重点放在小面积和相位稳定上时，M可取尽可能的小。

虽然运算放大器2在图13和14中被设置为两级放大电路，运算放大器2可被设置为3级放大电路、舷到舷(rail-to-rail)运算放大器等。在此情形下产生的电源电路不脱离本发明的范畴。

虽然P沟道晶体管用在共源共栅连接的电流镜像电路中，也可使用N沟道晶体管构成相似的电路。

虽然上面描述了实施方式1和2，但是在这些实施例中可以使用双极型晶体管取代MOS晶体管来设置电路。而且，本发明不限于上述的实施方式。如附加权利要求中提出的一样，可在本发明范围内作出不同的变化和修改。

根据本发明的电源电路，虽然该电源电路是包括高压晶体管的电路或处理超过低压晶体管击穿电压大小的电压的电路，但获得一个稳定的、低功耗的电源电路是可能的，该电源电路具有可比于那些低压晶体管电路的特性。而且，可利用低压晶体管配置主要电路，因此可减少包括电源电路的系统面积。因此，本发明对于包括液晶驱动器、控制器、存储器等的高驱动性能电源电路是有益的。

Claims

1.一种半导体集成电路中的电源电路，包括：

调节器，用于从第一电源电压产生第二电源电压，该第二电源电压的绝对值比第一电源电压小，并将该第二电源电压提供至利用第二电源电压工作的低压晶体管组，

其中，该调节器包括具有低压晶体管和高压晶体管的运算放大器，该低压晶体管具有比该第二电源电压低的击穿电压，而该高压晶体管具有比该第二电源电压高的击穿电压，以及

所述运算放大器包括相位补偿电路以及位于相位补偿电路和运算放大器的输出之间的箝位元件。

2.如权利要求1所述的电源电路，其特征在于，所述箝位元件为被偏置以在饱和区域中工作的晶体管、电阻器或二极管。

3.如权利要求1所述的电源电路，其特征在于，所述相位补偿电路包括低压晶体管或低击穿电压元件。

4.一种半导体集成电路中的电源电路，包括：

其中，该调节器包括具有低压晶体管和高压晶体管的运算放大器，该低压晶体管具有比该第二电源电压低的击穿电压，而该高压晶体管具有比该第二电源电压高的击穿电压，以及所述运算放大器包括分别具有低压晶体管的有源负载电路和差分放大电路，且

该运算放大器进一步包括位于有源负载电路和差分放大电路之间的箝位元件。

5.如权利要求4所述的电源电路，其特征在于，所述箝位元件为被偏置以在饱和区域中工作的晶体管、电阻器或二极管。