CN106505992A - 驱动电路 - Google Patents

驱动电路 Download PDF

Info

Publication number
CN106505992A
CN106505992A CN201610964291.5A CN201610964291A CN106505992A CN 106505992 A CN106505992 A CN 106505992A CN 201610964291 A CN201610964291 A CN 201610964291A CN 106505992 A CN106505992 A CN 106505992A
Authority
CN
China
Prior art keywords
coupled
input
voltage
type transistor
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610964291.5A
Other languages
English (en)
Other versions
CN106505992B (zh
Inventor
李永胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/892,570 external-priority patent/US8836382B1/en
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN106505992A publication Critical patent/CN106505992A/zh
Application granted granted Critical
Publication of CN106505992B publication Critical patent/CN106505992B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种驱动电路，包括：一电平调节器，用以接收具有第二电压电平的参考电压及具有第一电压电平的输入信号以产生一参考信号；一差动放大器，具有第一输入端耦接至参考信号，第二输入端耦接至输出信号，以及一输出端，其中具有一第三电压电平的一操作电压提供至该差动放大器；以及一输出级，用以接收输入信号及操作电压以产生输出信号，其中差动放大器的第二输入端依据该输入信号耦接至差动放大器的输出端，其中第一电压电平小于第三电压电平，且第二电压电平介于第一电压电平及该第三电压电平之间。本发明的驱动电路可降低面积及功率消耗。

Description

驱动电路
本申请是申请日为2014年1月15日、申请号为201410017430.4、发明名称为“驱动电路”的申请的分案申请。
技术领域
本发明有关于驱动电路，特别是有关于可解决目前可携式系统中的混合电压问题的驱动电路。
背景技术
现今的混合电压源已常用在可携式系统或电子系统中的集成电路(IC)的不同的元件上，例如模拟电路及数字电路。举例来说，在一IC中的模拟电路及数字电路往往使用不同的电压电平。除此之外，因为IC制程的缘故，在同一个IC中往往也需使用到除了用于模拟电路及数字电路的两个电压电平之外的一额外电压电平。意即该额外电压电平需提供至该IC中的某些单元或元件。因此，在传统的IC中往往使用一复杂的驱动电路以提供该额外电压电平，其不利于IC的微型化且会增加功率消耗。
发明内容
本发明提供一种驱动电路，用以依据一输入信号及一参考电压产生一输出信号，该驱动电路包括：一电平调节器，用以接收具有一第二电压电平的该参考电压及具有一第一电压电平的该输入信号以产生一参考信号；一差动放大器，耦接至该电平调节器，其具有一第一输入端耦接至该参考信号，一第二输入端耦接至该输出信号，以及一输出端，其中具有一第三电压电平的一操作电压提供至该差动放大器；以及一输出级，耦接至该差动放大器的该第二输入端及该输出端，用以接收该输入信号及该操作电压以产生该输出信号，其中该差动放大器的该第二输入端依据该输入信号耦接至该差动放大器的该输出端，其中该第一电压电平小于该第三电压电平，且该第二电压电平介于该第一电压电平及该第三电压电平之间。
本发明更提供一种驱动电路，用以依据具有一第一电压电平的一输入信号及具有一第二电压电平的一参考电压以产生一输出信号，该驱动电路包括：一差动放大器，其具有一第一输入端耦接至该参考电压，一第二输入端耦接至该输出信号，以及一输出端，其中具有一第三电压电平的一操作电压提供至该差动放大器；以及一输出级，耦接至该差动放大器的该第二输入端及该输出端，用以接收该输入信号及该操作电压以产生该输出信号，其中该第二输入端依据该输入信号耦接至该差动放大器的该输出端，其中该第一电压电平小于该第三电压电平，且该第二电压电平介于该第一电压电平及该第三电压电平之间。
本发明更提供一种驱动电路，用以依据由具有一第一电压电平的一输入级电压所产生的一输入信号及具有第二电压电平的一参考电压产生一输出信号。该驱动电路包括：一差动放大器，具有一第一输入端耦接至该参考电压、一第二输入端耦接至该输出信号、以及一输出端，其中该差动放大器的电力由具有一第三电压电平的一操作电压所提供；一输出级，耦接至该差动放大器的该第二输入端及该输出端，用以接收该输入信号及该操作电压以产生该输出信号，其中该第二输入端依据该输入信号耦接至该差动放大器的该输出端，其中该第一电压电平低于该第三电压电平，且该第二电压电平介于该第一电压电平及该第三电压电平之间。
其中该操作电压依据该输入信号及该输入级电压所产生。
本发明的驱动电路可降低面积及功率消耗。
附图说明
图1是显示依据本发明一实施例的驱动电路100的功能方块图。
图2A是显示依据本发明一实施例的驱动电路100的详细电路图。
图2B是显示依据本发明一实施例的差动放大器120的一示意图。
图3是显示依据本发明一实施例的带差电压参考电路的电路图。
图4A～4D是显示依据本发明图2B的实施例中的不同电压电平及驱动电流与时间的关系图。
图5是显示依据本发明另一实施例的驱动电路100的功能方块图。
图6A是显示依据本发明一实施例中的切换式电容升压器600的电路图。
图6B是显示依据本发明一实施例中的切换式电容升压器600A的电路图。
图6C是显示依据本发明一实施例中的主要逻辑门的输出及充电信号的波形图。
图7是显示依据本发明图6A的实施例中操作电压、输入信号Vi、及输出信号V0随着时间变化关系的波形图。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
在电子系统中往往会具有不同的操作电压以提供至其模拟电路(例如1.8V)及数字电路(例如1.0V)。不同的规格可能会需要使用不同于这些操作电压的其他电压电平。举例来说，移动工业处理器接口(Mobile Industry Processor Interface，MIPI)的规格中需要产生具有0V及1.2V电压电平的输出信号。因此，需要一种驱动电路以产生具有驱动能力的这些电压电平。图1是显示依据本发明一实施例的驱动电路100的功能方块图。驱动电路100包括一电平调节器(level shifter)110、一差动放大器120及一输出级(outputstage)130。请参考图1，电平调节器110耦接至一输入信号Vi(其具有一第一电压电平)以及一参考电压Vref(其具有一第二电压电平，参考图2A)，并输出一参考信号Vr至差动放大器120的一第一输入端(例如图1中的+端)。该参考电压Vref的第二电压电平表示驱动电路100的输出信号Vo所需要的电压电平，且其可通过不具有电流驱动能力的一带差电压参考电路(bandgapvoltage reference circuit)所产生(其细节将详述于后)。差动放大器120的输出端及其第二输入端耦接至输出级130。输出级130亦耦接至输入信号Vi以做为另一输入，并提供一输出信号Vo，其即为驱动电路100的输出。差动放大器120及输出级130均可接受具有一第三电压电平的一操作电压以进行操作。在一实施例中，该第三电压电平高于该第一电压电平，且该第二电压电平介于该第一电压电平及该第三电压电平之间。当经由输出级130形成一负反馈回路时，差动放大器120的第一输入端及第二输入端会形成虚拟短路(virtualshort)。因此，差动放大器120的第二输入端的信号(即Vo)与差动放大器120的第一输入端的参考信号Vr相同。
图2A是显示依据本发明一实施例的驱动电路100的详细电路图。以下将介绍驱动电路100中的各元件的运作。电平调节器110的运作基于输入信号Vi。该输入信号Vi耦接至P型场效晶体管(下述为P型晶体管)MP3的栅极以及N型场效晶体管(下述为N型晶体管)MN4的栅极。N型晶体管MN4的源极耦接至地。P型晶体管MP3的源极耦接至参考电压Vref。N型晶体管MN4及P型晶体管MP3的漏极均耦接于节点B，意即差动放大器120的第一输入端。因此，可依据输入信号Vi在节点B获得参考信号Vr。举例来说，假设输入信号Vi处于0V的低逻辑电平且参考电压Vref处于1.2V的固定电压，P型晶体管MP3被开启且N型晶体管MN4被关闭，使得参考信号Vr约略在1.2V的电压电平。假设输入信号Vi处于1V的高逻辑电平，N型晶体管MN4会被开启，使得在节点B的参考信号Vr会被下拉至0V。输出级130的运作亦是基于输入信号Vi。输出级130包括N型晶体管MN1、MN2及MN5。N型晶体管MN2及MN5的栅极均由输入信号Vi所控制，且N型晶体管MN2及MN5的源极均耦接至地。N型晶体管MN5的漏极耦接至差动放大器120的输出端，且N型晶体管MN2的漏极耦接至可提供输出信号Vo的差动放大器120的第二输入端。N型晶体管MN1其栅极耦接至差动放大器120的输出端，其源极耦接至差动放大器120的第二输入端，且其漏极耦接至操作电压VDD。因此，可依据输入信号Vi在差动放大器120建立一负反馈回路。举例来说，假设输入信号Vi处于0V的低逻辑电平，N型晶体管MN2及MN5均被关闭，使得N型晶体管MN1由差动放大器120的输出端至第二输入端形成一负反馈回路。因此，差动放大器120的第一输入端及第二输入端会形成虚拟短路，故在差动放大器120的第二输入端的输出信号Vo与在差动放大器120的第一输入端的参考信号Vr(如上所述，约为1.2V)相同。假设输入信号Vi处于1.0V的高逻辑电平，N型晶体管MN2及MN5会被开启，使得N型晶体管MN1被关闭且无反馈回路。输出信号Vo会经由N型晶体管MN2而被下拉至0V。在此时，参考信号Vr亦如同前述为0V，然而，这并不是因为虚拟短路的缘故。在输出级130中的上拉的N型晶体管MN1及下拉的N型晶体管MN2可提供驱动后续电路的驱动能力。除此之外，由于上拉及下拉的晶体管均是由N型晶体管所制成，因N型晶体管的驱动能力一般来说是P型晶体管的2～3倍，故其可节省晶片面积。差动放大器120亦可接受具有第三电压电平(例如1.8V)的操作电压VDD以进行运作。在另一实施例中，参考电压Vref可不经由电平调节器110而直接耦接至差动放大器120的第一输入端。因为当输入信号Vi处于高逻辑电平时在差动放大器120的第一输入端及第二输入端不会形成虚拟短路，无论差动放大器120的第一输入端的信号电平为何，输出信号Vo均会被下拉至0V。在另一实施例中，场效应晶体管亦可替换为双载流子接面晶体管(bipolar junction transistor，BJT)。
图2B是显示依据本发明一实施例的差动放大器120的一示意图。如图2B所示，一操作电压VDD提供至一示范性的差动放大器120，且该差动放大器120在节点A(即差动放大器120的输出端)提供一输出电压Va。差动放大器120通过P型晶体管对MP1及MP2耦接至操作电压VDD，且通过N型晶体管MN3耦接至地。N型晶体管MN3的栅极由一偏压电压VB所控制，该偏压电压VB可开启/关闭N型晶体管MN3以致能/禁能差动放大器120。在另一实施例中，差动放大器120通过一电流源(即N型晶体管MN6及MN7的源极均耦接至已耦接至地的一电流源)以耦接至地。差动放大器120的第一输入端(N型晶体管MN6的栅极)耦接至具有参考信号Vr的节点B。差动放大器120的第二输入端(N型晶体管MN7的栅极)耦接至位于输出级130的节点C，借以提供驱动电路100的输出信号Vo。需注意的是，对于本领域技术人员而言，当了解差动放大器120可用许多形式来实现。在一实施例中，差动放大器120可由双载流子接面晶体管(BJT)来实现。
数个输入电压电平提供至输出级130，例如VDD、Va及Vi。举例来说，操作电压VDD提供至N型晶体管MN1的漏极。N型晶体管MN1的栅极及N型晶体管MN5的漏极均耦接至具有电压电平Va的节点A(即差动放大器120的输出端)。N型晶体管MN5的栅极及N型晶体管MN2的栅极均耦接至输入信号Vi。N型晶体管MN1的源极及N型晶体管MN2的漏极均耦接至差动放器120的第二输入端(N型晶体管MN7的栅极)。N型晶体管MN2的源极及N型晶体管MN5的源极均耦接至地。举例来说，假设输入信号Vi处于0V的低逻辑电平，N型晶体管MN4、MN5及MN2均被关闭。意即差动放大器120的第一输入端(具有参考信号Vr的N型晶体管MN6的栅极)的电压电平即为参考电压Vref(例如1.2V)。同时，N型晶体管MN1会被开启且输出信号Vo会被上拉至与参考信号Vr相同的电压电平(例如1.2V)。举例来说，若操作电压VDD为1.8V，电压Va约为1.6V。相反地，假设输入信号Vi处于1V的高逻辑电平，N型晶体管MN4、MN5及MN2会被开启。意即差动放大器120的第一输入端的参考信号Vr及输出信号Vo均会被下拉至0V(即接地)。
图3是显示依据本发明一实施例的带差电压参考电路的电路图。带差电压参考电路可提供非常稳定的参考电压而不受到温度及电源变化的影响。在一实施例中，参考电压Vref可由带差电压参考电路300所产生，如图3所示。一电压源VCC提供至运算放大器(operational amplifier)310。运算放大器310的负输入端连接至数个相同的BJT(例如：BJT 320～350)的集极，该些BJT320～350具有共同的集极及一共同的射极。BJT 320～350的基极连接至其共同集极。运算放大器310的正输入端连接至BJT 360的集极。电阻R1、R2及R3，举例来说，分别为5K、5K及390Ω。因此，横跨于BJT 320～350的共同集极及共同射极的电压为VBE4X，且横跨于BJT 360的集极及地之间的电压为VBE1X。更进一步而言，通过电阻R3的电流IPTAT为(VBE1X-VBE4X)/R3。因此，由带差电压参考电路300所产生的参考电压Vref可由下列公式计算而得：
Vref＝VBE1X+(VBE1X–VBE4X)×(5K/390)
需注意的是带差电压参考电路300的输出电压可为一固定值1.2V。更详细而言，虽然电压VBE4X及VBE1X会因为温度改变而产生变化，但电压VBE4X及VBE1X之间的差值可保持在一定值，使得电压Vref的电平可约略固定在1.2V。然而，因为带差电压参考电路300并不具有上拉及下拉晶体管以提供驱动能力，带差电压参考电路300并无法提供足够的电流以驱动其他电路。因此，驱动电路100的驱动电流主要来自输出级130。图4A～4D是显示依据本发明图2B的实施例中的不同电压电平及驱动电流与时间的关系图。在此实施例中，第一电压电平为1V，第二电压电平为1.2V，且第三电压电平为1.8V。如图4B～4D所示，当输入信号Vi处于0V的低逻辑电平时，参考信号Vr及输出信号Vo均在1.2V的电压电平。当输入信号Vi处于1V的高逻辑电平时，参考信号Vr及输出信号Vo均会被快速地下拉至0V的电压电平(意即接地)。由图4A，需注意到当输出信号Vo转换至高逻辑电平(即上拉)时，驱动电流IVDD(即由操作电压VDD所供应的电流，可包括流过P型晶体管对MP1及MP2的源极的一第一驱动电流以及流过N型晶体管MN1的漏极的一第二驱动电流)会产生一高峰值，且在包含当输出信号由高逻辑电平转换为低逻辑电平时的其他时间会维持约略为0A。因此，可在驱动电流IVDD几乎不消耗稳定功率的情况下提供驱动能力。
图5是显示依据本发明另一实施例的驱动电路100的功能方块图。为了降低电路布局(layout)面积并使用高速的应用，在驱动电路100会较倾向使用低电压的装置(由具有较低的电压容忍度的先进CMOS制程所制造出的装置)而不使用高电压的装置。举例来说，这些低电压装置会需要其漏极－栅极电压差小于1.2V，借以防止漏极－栅极的“击穿效应(punch through)”。在图5中的驱动电路100的输出级130与图2A类似，其差别在于额外的一个P型晶体管MP4耦接于N型晶体管MN1的源极及差动放大器120的第二输入端，且额外的一个N型晶体管MN8耦接于N型晶体管MN5的漏极与差动放大器120的输出端。在图5的实施例中，参考电压Vref可在没有电平调节器110时直接耦接于差动放大器120的第一输入端。在另一实施例中，可类似地与图2A同样加入电平调节器110。差动放大器120可同样地以上述的方式实现。P型晶体管MP4具有一栅极端耦接至输入信号Vi、一源极端耦接至N型晶体管MN1的源极端、以及一漏极端耦接至差动放大器120的第二输入端。N型晶体管MN8具有一栅极端及一漏极端，其均耦接至差动放大器120的输出端，以及一源极端耦接至N型晶体管MN5的漏极。在图5中的驱动电路100的运作类似于前述实施例。举例来说，假设输入信号Vi位于0V的低逻辑电平，N型晶体管MN2及MN5均会被关闭且P型晶体管MP4会被开启，使得N型晶体管MN1及P型晶体管MP4在由差动放大器120的输出端至其第二输入端形成一负反馈回路。假设输入信号Vi位于1.0V的高逻辑电平，N型晶体管MN2及MN5均会被开启且P型晶体管MP4会被关闭，使得N型晶体管MN1被关闭且没有反馈回路。N型晶体管MN1的源极端的电压可由P型晶体管MP4及N型晶体管MN1的一分压所决定，此时P型晶体管MP4及N型晶体管MN1均被关闭。通过设计N型晶体管MN1及P型晶体管MP4的长宽比，在N型晶体管MN1的源极端的电压可设计为在操作电压VDD(例如1.8V)及0V之间的一电压电平，例如是1.2V。因此，N型晶体管MN1及P型晶体管MP4会具有小于1.2V的一漏极－源极电压差Vds。因为电压Va可能高至1.6V，以二极管方式连接的N型晶体管MN8可同样地防止N型晶体管MN5的漏极－源极电压差Vds超过1.2V，如上述实施例所述。
在图1至图5的实施例中，操作电压VDD可具有由一电源供应器(例如1.8V的模拟电源供应器)所提供的一第三电压电平。在一些实施例中，依据一输入级电压VEE(例如一数字电源供应器)通过一切换式电容升压器可产生操作电压VDD，其中该输入级电压VEE提供了输入信号Vi的该第一电压电平，可去除额外的高电压电源供应器及相关的PCB板绕线的需求。图6A是显示依据本发明一实施例中的切换式电容升压器600的电路图。切换式电容升压器(switched-capacitor booster)600包括N型晶体管MN9、P型晶体管MP5及MP6、电容C0、以及反相器601。N型晶体管MN9具有一栅极端耦接至输入信号Vi、一源极端耦接至地、以及一漏极端。P型晶体管MP5具有一栅极端耦接至N型晶体管MN9的漏极端、一漏极端耦接至输入级电压VEE、以及一源极端。P型晶体管MP6具有一栅极端耦接至输入信号Vi、一漏极端耦接至N型晶体管MN9的漏极端、以及一源极端。P型晶体管MP5及MP6的源极端均耦接至电容C0的一第一端，其亦提供了操作电压VDD。反相器601的输入耦接于输入信号Vi，且反相器601的输出(产生输入信号Vi的反相信号)耦接至电容C0的一第二端。举例来说，假设输入信号Vi具有1V的高逻辑电平，N型晶体管MN9会被开启且P型晶体管MP6会被关闭。因此，P型晶体管MP5会被开启且电容C0的第一端会被充电至输入级电压VEE(例如1V)。电容C0的第二端会被充电至高逻辑电平1V的反相逻辑电平，意即0V的低逻辑电平。因此，1V的电压差会储存于电容C0。当输入信号Vi具有0V的低逻辑电平，N型晶体管MN9会被关闭且P型晶体管MP6会被开启，因此P型晶体管MP5会被关闭。提供操作电压VDD的电容C0的第一端在此情况下会浮接(floating)。电容C0的第二端会被充电至0V的低逻辑电平的反相逻辑电平，意即1V的高逻辑电平，并将电容C0的第一端的电压电平升压至接近2倍的输入级电压VEE。因为电荷由电容C0流动至驱动电路100，操作电压VDD的实际电压电平约为1.6V至1.8V，其电压电平已够高让驱动电路100正常运作。需注意的是，所产生的操作电压VDD并不是固定的直流电压，然而，因为操作电压VDD仅用于当输入信号为低逻辑电平时让驱动电路100拉升输出电压Vo，在当输入信号Vi为高逻辑电平时的操作电压VDD的变化是较不需要关心的。
图6B是显示依据本发明一实施例中的切换式电容升压器600A的电路图。当使用切换式电容升压器以产生操作电压VDD时，若输出电容负载相当大，因为电容C0可能无法提供足够的电荷至输出电容负载，输出信号Vo可能不会达到所需的参考电压Vref的第二电压电平。相较于图6A中的切换式电容升压器600，切换式电容升压器600A还包括一电容调整电路610以及一充电控制器620。电容调整电路610包括一P型晶体管对MP7及MP8，其依据耦接至P型晶体管MP7及MP8的第一充电信号VGP7,8而将电容C0的第一端及第二端(分别耦接至P型晶体管MP7及MP8的漏极)分别耦接至电容C1的第一端及第二端(分别耦接至P型晶体管MP7及MP8的源极)。电容调整电路610还包括一P型晶体管对MP9及MP10，其依据耦接至P型晶体管MP9及MP10的一第二充电信号VGP9,10而分别将电容C1的第一端及第二端耦接至输入级电压VEE及地。P型晶体管MP9具有一源极端耦接至输入级电压VEE、以及一漏极端耦接至电容C1的第一端，且P型晶体管MP10具有一源极端耦接至电容C1的第二端、以及一漏极端耦接至地。因此，当第一充电信号VGP7,8为低逻辑电平时，P型晶体管对MP7及MP8将电容C1及电容C0平行耦接(因此增加了在操作电压VDD的总体的电容值及储存的电荷)，且当第二充电信号VGP9,10为低逻辑电平时，P型晶体管对MP9及MP10将电容C1充电至输入级电压VEE的一电压差(即第一电压电平)。第一充电信号VGP7,8及第二充电信号VGP9,10均由充电控制器620所产生。在一实施例中，第一充电信号VGP7,8为第二充电信号VGP9,10的反相逻辑信号。在另一实施例中，仅在当第二充电信号VGP9,10为高逻辑电平，且输出信号V0低于参考电压Vref超过某一偏移值时，第一充电信号VGP7,8方为低逻辑电平。这种设计仅当输出电压V0显著地低于参考电压Vref时(意即有大输出电容负载)，才将电容C1平行耦接于电容C0以提供操作电压VDD，因而降低了电容C1的放电功耗。
请参考图6B，在一实施例中，充电控制器620包括逻辑门621、622、631及632、比较器623、以及时序延迟电路641、642及643。对于本发明领域技术人员来说，当了解时序延迟电路641～643可用许多方式来实现，且可为可在其输入端及输出端的信号之间提供延迟的任何电路。时序延迟电路641～643依序串联耦接，且时序延迟电路641接收输入信号Vi为其输入。逻辑门631可为一与门(AND Gate)，其具有一输出端、一第一输入端以接收输入信号Vi的反相信号、以及一第二输入端以接收来自时序延迟电路641的输出(即具有1单位时间延迟的输入信号Vi)。逻辑门632可为一与门(AND Gate)，其具有一输出端、一第一输入端以接收来自时序延迟电路642的输出(即具有2单位时间延迟的输入信号Vi)的反相信号、以及一第二输入端以接收来自时序延迟参数643的输出(具有3单位时间延迟的输入信号Vi)。在一实施例中，逻辑门632还包括一第三输入端以接收一控制信号VC，其中当该控制信号为低逻辑电平，在输入信号Vi的各周期的期间，电容C1会被充电/放电1次。当该控制信号VC为高逻辑电平(或是当没有第三输入接收该控制信号VC)，在输入信号Vi的各周期的期间，电容C1会被充电/放电2次。逻辑门622可为一或门(OR Gate)，其具有一输出端用以产生该第二充电信号VGP9,10、一第一输入耦接至逻辑门631的输出端、以及一第二输入端耦接至逻辑门632的输出端。比较器623具有一偏移值(例如0.05V)，并且包括一第一输入端耦接至参考电压Vref(例如1.2V)、一第二输入端耦接至输出信号Vo、以及一输出端。当输出信号Vo小于参考电压且输出信号Vo与参考电压之间的差值超过该偏移值时(例如Vo<1.15V)，比较器623的输出端可输出高逻辑状态，反之则输出低逻辑状态。逻辑门621可为一与非门(NAND Gate)，其具有一输出端用以产生该第一充电信号VGP7,8、一第一输入端耦接至逻辑门622的输出端、以及一第二输入端耦接至比较器623的输出端。
图6C是显示依据本发明一实施例中当比较器623输出高逻辑状态时的主要逻辑门的输出及充电信号的波形图。请参考图6C可得知当控制信号VC为低逻辑状态时，在输入信号Vi的各周期的期间，电容C1会被充电/放电1次，且当控制信号为高逻辑状态时，在输入信号Vi的各周期的期间，电容C1会被充电/放电2次。当电容C1在每个周期被充电/放电超过1次，电容C1会提供更多的电荷至输出电容负载，因此可大幅增加驱动能力。通过同样地增加串联的时序延迟电路及逻辑门(即逻辑门632)的数量，在输入信号Vi的各周期的期间，充电控制器620可用以充电/放电超过2次。在另一实施例中，若电容C1在各周期中仅需要被充电/放电1次，时序延迟电路642及643、以及逻辑门622及632则可被移除，且逻辑门621的第一输入端可耦接至逻辑门631(其用以产生第二充电信号VGP9,10)的输出。在一些实施例中，比较器623可被移除，且逻辑门621可为一反相器，其具有一输入端耦接至逻辑门622的输出、以及一输出端用以产生该第一充电信号VGP7,8(即第一充电信号VGP7,8为第二充电信号VGP9,10的反相信号)。在此实施例中，不管输出信号Vo及参考电压Vref的电压电平为何，电容C1皆平行耦接于电容C0以提供操作电压VDD。
图7是显示依据本发明图6A的实施例中操作电压VDD、输入信号Vi、及输出信号Vo随着时间变化关系的波形图。在此实施例中，第一电压电平为1V，且第二电压电平为1.2V。如图7所示，当输入信号Vi具有1V的高逻辑电平，操作电压VDD会被充电至1V；然而，因为输出信号Vo具有0V的低逻辑电平，故不会被操作电压VDD的实际电压电平所影响。当输入信号Vi具有0V的低逻辑电平时，操作电压VDD会被升压至接近1V的2倍(即2V)。因为电荷会由电容C0流动至驱动电路100，操作电压VDD的实际电压电平约为1.6V至1.8V，其电压电平已足够高让驱动电路100正常运作，可由输出信号Vo的1.2V的高逻辑电平的波形得到确认。
综上所述，本发明揭露一种驱动电路，其可提供不同于多个操作电压的电压电平。因为本发明的驱动电路的电路设计已经简化，与传统的驱动电路相比，本发明的驱动电路可降低面积及功率消耗。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
100～驱动电路；
110～电平调节器；
120～差动放大器；
130～输出级；
300～带差电压参考电路；
310～运算放大器；
320－360～双载流子接面晶体管；
600、600A～切换式电容升压器；
601～反相器；
610～电容调整电路；
620～充电控制器；
621－622、631－632～逻辑门；
623～比较器；
641－643～时序延迟电路；
VBE4X、VBE1X～电压；
IPTAT～电流；
R1－R3～电阻；
Vi～输入信号；
Vo～输出信号；
Vr～参考信号；
Vref～参考电压；
VB～偏压电压；
VDD～操作电压；
VCC～电压源；
IVDD～驱动电流；
t1－t3～时间；
+、－～输入端；
A、B、C～节点；
MN1－MN9～N型晶体管；
MP1－MP10～P型晶体管；
C0、C1～电容；
VEE～输入级电压；
VC～控制信号。

Claims (5)

1.一种驱动电路，其特征在于，用以依据由具有第一电压电平的输入级电压所产生的输入信号及具有第二电压电平的参考电压产生输出信号，该驱动电路包括：
差动放大器，具有第一输入端、耦接至该输出信号的第二输入端、以及输出端，其中该差动放大器由具有第三电压电平的操作电压供电；
输出级，耦接至该差动放大器的该第二输入端及该输出端，用以接收该输入信号及该操作电压以产生该输出信号；以及
电平调节器，耦接至该差动放大器，用以接收该参考电压及该输入信号以产生参考信号，其中该差动放大器的该第一输入端耦接至该参考信号，
其中该差动放大器的该第二输入端依据该输入信号耦接至该差动放大器的该输出端，
其中该第一电压电平低于该第三电压电平，且该第二电压电平介于该第一电压电平及该第三电压电平之间。
2.根据权利要求1所述的驱动电路，其特征在于，该输出级包括：
第一N型晶体管，具有耦接至该差动放大器的该输出端的栅极端、耦接至该操作电压的漏极端、以及耦接至该差动放大器的该第二输入端的源极端；
第二N型晶体管，具有耦接至该输入信号的栅极端，耦接至该差动放大器的该第二输入端的漏极端、以及耦接至地的源极端；以及
第五N型晶体管，具有耦接至该输入信号的栅极端、耦接至该差动放大器的该输出端的漏极端、以及耦接至地的源极端，
其中该输出信号在该差动放大器的该第二输入端所产生。
3.根据权利要求2所述的驱动电路，其特征在于，该输出级还包括：
第四P型晶体管，具有耦接至该输入信号的栅极端、耦接至该差动放大器的该第二输入端的漏极端、以及耦接至该第一N型晶体管的该源极端的源极端。
4.根据权利要求2所述的驱动电路，其特征在于，该输出级还包括：
第八N型晶体管，具有均耦接至该差动放大器的该输出端的栅极端及漏极端、以及耦接至该第五N型晶体管的该漏极端的源极端。
5.根据权利要求1所述的驱动电路，其特征在于，该电平调节器包括：
第三P型晶体管，具有耦接至该参考电压的源极端、耦接至该输入信号的栅极端、以及耦接至该参考信号的漏极端；以及
第四N型晶体管，具有耦接至地的源极端、耦接至该输入信号的栅极端、以及耦接至该参考信号的漏极端。
CN201610964291.5A 2013-05-13 2014-01-15 驱动电路 Active CN106505992B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/892,570 US8836382B1 (en) 2013-05-13 2013-05-13 Mixed voltage driving circuit
US13/892,570 2013-05-13
US13/974,426 2013-08-23
US13/974,426 US8786324B1 (en) 2013-05-13 2013-08-23 Mixed voltage driving circuit
CN201410017430.4A CN103780242B (zh) 2013-05-13 2014-01-15 驱动电路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410017430.4A Division CN103780242B (zh) 2013-05-13 2014-01-15 驱动电路

Publications (2)

Publication Number Publication Date
CN106505992A true CN106505992A (zh) 2017-03-15
CN106505992B CN106505992B (zh) 2019-05-31

Family

ID=50572152

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610964291.5A Active CN106505992B (zh) 2013-05-13 2014-01-15 驱动电路
CN201410017430.4A Active CN103780242B (zh) 2013-05-13 2014-01-15 驱动电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410017430.4A Active CN103780242B (zh) 2013-05-13 2014-01-15 驱动电路

Country Status (3)

Country Link
US (1) US8786324B1 (zh)
CN (2) CN106505992B (zh)
TW (1) TWI510878B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108667451A (zh) * 2017-03-31 2018-10-16 意法半导体国际有限公司 用于io焊盘的负电压容限io电路系统

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6017593B2 (ja) * 2015-01-13 2016-11-02 力晶科技股▲ふん▼有限公司 負基準電圧発生システムとその製造方法
CN108736863B (zh) * 2017-04-20 2022-02-25 上海和辉光电有限公司 一种输出驱动电路
CN109286396B (zh) * 2017-07-19 2022-04-08 円星科技股份有限公司 用于多线接口的实体层电路
TWI661661B (zh) * 2018-06-28 2019-06-01 杰力科技股份有限公司 電壓轉換電路及其控制電路
US10581420B2 (en) * 2018-07-20 2020-03-03 Nanya Technology Corporation Semiconductor device
US10886882B2 (en) 2019-02-01 2021-01-05 M31 Technology Corporation Load circuit of amplifier and driver circuit for supporting multiple interface standards
US11257558B1 (en) * 2020-08-07 2022-02-22 Micron Technology, Inc. Overvoltage protection for circuits of memory devices
CN118057734A (zh) * 2022-11-21 2024-05-21 华润微集成电路(无锡)有限公司 逻辑电平转换电路及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087834A (en) * 1990-03-12 1992-02-11 Texas Instruments Incorporated Buffer circuit including comparison of voltage-shifted references
CN1613236A (zh) * 2002-01-02 2005-05-04 英特尔公司 低供电电压差分信号驱动器
US20090015299A1 (en) * 2007-07-11 2009-01-15 Matsushita Electric Industrial Co., Ltd. Output circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541799A (en) * 1994-06-24 1996-07-30 Texas Instruments Incorporated Reducing the natural current limit in a power MOS device by reducing the gate-source voltage
US5754065A (en) * 1995-11-07 1998-05-19 Philips Electronics North America Corporation Driving scheme for a bridge transistor
US20030042938A1 (en) * 2001-09-06 2003-03-06 Shvarts Emanuil Y. Equivalent shottky or emanuil shvarts diode (ESD)
US6885245B2 (en) * 2003-04-08 2005-04-26 Via Technologies, Inc. Differential amplifier and comparator using the same
TW200501551A (en) * 2003-04-23 2005-01-01 Rohm Co Ltd Audio signal amplifier circuit and electronic apparatus having the same
US7298182B2 (en) * 2004-06-15 2007-11-20 Infineon Technologies Ag Comparator using differential amplifier with reduced current consumption
JP4375198B2 (ja) * 2004-10-26 2009-12-02 株式会社デンソー 負荷駆動用半導体装置
DE102006018149B4 (de) * 2006-04-19 2023-02-09 Infineon Technologies Ag Brückenschaltung mit integrierter Ladungspumpe
US8456404B2 (en) * 2007-03-01 2013-06-04 Renesas Electronics Corporation Voltage boosting power supply circuit for monitoring charging voltage with predetermined voltage to detect boosted voltage, and boosted voltage control method
US7639059B1 (en) * 2007-09-12 2009-12-29 National Semiconductor Corporation Fast settling reference voltage buffer with wide reference range
US8237422B2 (en) * 2009-05-09 2012-08-07 Cosmic Circuits Private Limited Efficient switch cascode architecture for switching devices
KR20110130189A (ko) * 2010-05-27 2011-12-05 페어차일드코리아반도체 주식회사 램프 파형 생성 장치 및 방법
JP2013130802A (ja) * 2011-12-22 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、画像表示装置、記憶装置、及び電子機器
US8760131B2 (en) * 2012-01-06 2014-06-24 Micrel, Inc. High bandwidth PSRR power supply regulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087834A (en) * 1990-03-12 1992-02-11 Texas Instruments Incorporated Buffer circuit including comparison of voltage-shifted references
CN1613236A (zh) * 2002-01-02 2005-05-04 英特尔公司 低供电电压差分信号驱动器
US20090015299A1 (en) * 2007-07-11 2009-01-15 Matsushita Electric Industrial Co., Ltd. Output circuit

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ANDREA BONI等: "Op-Amps and Startup Circuits for CMOS Bandgap References With Near 1-V Supply", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
CHIEN-YU LU等: "Energy Efficient Bootstrapped CMOS Large RC-Load Driver Circuit for Ultra Low-Voltage VLSI", 《VLSI DESIGN AUTOMATION AND TEST》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108667451A (zh) * 2017-03-31 2018-10-16 意法半导体国际有限公司 用于io焊盘的负电压容限io电路系统
CN108667451B (zh) * 2017-03-31 2022-06-24 意法半导体国际有限公司 用于io焊盘的负电压容限io电路系统

Also Published As

Publication number Publication date
CN103780242B (zh) 2017-04-12
US8786324B1 (en) 2014-07-22
TW201443602A (zh) 2014-11-16
CN106505992B (zh) 2019-05-31
TWI510878B (zh) 2015-12-01
CN103780242A (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
CN103780242B (zh) 驱动电路
CN207490875U (zh) 电压生成器电路
JP3505467B2 (ja) 半導体集積回路
CN102790516B (zh) 用于电源管理的反馈箝位功率mos管驱动电路
CN101505094B (zh) 一种便携式设备的电源模块
CN106230416A (zh) 一种带有源钳位的无自举栅极驱动电路
CN101901019B (zh) 一种高压恒流启动的内部电源电路
CN100543631C (zh) 恒压输出电路
CN108958344A (zh) 基体偏压产生电路
CN107070202A (zh) 具有电压自动调节功能的负电压产生电路
CN103490599A (zh) 一种功率管分段栅驱动电路
CN106160419B (zh) 低压差稳压电源电路结构
CN104635824A (zh) 低压降稳压器和相关方法
CN203813657U (zh) 一种电源自适应的电荷泵装置
CN107402595A (zh) 补偿电路
CN103529901B (zh) 用于向自举电路提供电源的电路
CN100536139C (zh) 半导体集成电路
CN106774599A (zh) 一种高电源抑制比的电压调节器电路
CN104124951B (zh) 用于驱动晶体管的电路
CN103269217A (zh) 输出缓冲器
CN102830743A (zh) 一种欠压锁定电路
CN203405751U (zh) 一种新型的稳压器电路结构
CN108829174A (zh) 线性稳压器电路
CN206341200U (zh) 一种栅极驱动电路
CN107422773A (zh) 数字低压差稳压器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant