CN102830743A - 一种欠压锁定电路 - Google Patents

Abstract

一种欠压锁定电路，属于电子技术领域。包括第一电阻（R1）、第二电阻（R2）和第一NMOS管（M1）、第二NMOS管（M2）、第三NMOS管（M3）以及反相器（INV1）；R1和R2串联后的一端接芯片内部电源电压，另一端接M1的漏极，R1和R2的串联点接M1的栅极；M1的源极接M2和M3的漏极；M2的栅极接M1的漏极并接INV1的输入端；M3的栅极接INV1的输出端，INV1的输出端作为所述欠压锁定电路的输出端；M2和M3的源极接芯片地。本发明具有结构简单、功耗较小，节约芯片面积以及CMOS兼容性好等优点，同时具有滞回特性。

Description

一种欠压锁定电路

技术领域

本发明属于电子技术领域，涉及集成电路设计技术，具体涉及一种欠压锁定电路。

背景技术

电源管理类芯片的目地是为应用系统提供稳定可靠的电源供应，任何的供电不稳定的现象都可能对应用系统造成严重影响。尤其在电源管理芯片的启动过程中，最容易出现供电不稳定的现象，原因在于，电源管理芯片启动过程中，外部电源通过芯片输入端对芯片输入端的电容进行充电，使芯片电源稳定上升，当升至其开启电压时芯片开始工作，电源芯片的内部电路或者负载从充电电容抽取电流，可能将芯片的电源电压拉至开启电压以下，导致芯片出现误动作现象。为了保证电源芯片顺利启动并稳定工作，需要欠压锁定电路检测芯片的供电电源，在电源足以驱动芯片稳定工作之前锁定芯片的内部控制信号，使其不动作。

现有的欠压锁定电路一般将采样的芯片电源电压与基准电压通过比较器进行比较来判断是否欠压，此方法的缺点是需要实现基准电路和比较器电路，电路结构复杂，功耗较大。为了简化电路，人们提出了多种结构但大多采用了双极型晶体管，与CMOS工艺的兼容性不佳。

发明内容

本发明提供一种欠压锁定电路，具有电路结构简单、功耗较低、易于集成的特点。

本发明的技术方案为：

一种欠压锁定电路，其电路结构图如图1所示，包括：第一电阻R1、第二电阻R2和第一NMOS管M1、第二NMOS管M2、第三NMOS管M3以及反相器INV1。第一电阻R1和第二电阻R2串联后的一端接芯片内部电源电压VDD，另一端接第一NMOS管M1的漏极第一电阻R1和第二电阻R2的串联点A接第一NMOS管M1的栅极；第一NMOS管M1的源极接第二NMOS管M2和第三NMOS管M3的漏极；第二NMOS管M2的栅极接第一NMOS管M1的漏极并接反相器INV1的输入端；第三NMOS管M3的栅极接反相器INV1的输出端，反相器INV1的输出端作为所述欠压锁定电路的输出端；第二NMOS管M2和第三NMOS管M3的源极接芯片地VSS。

本发明的有益效果：

本发明所述的一种欠压锁定电路具有结构简单、功耗较小，节约芯片面积以及CMOS兼容性好等优点。与现有技术相比，所述欠压锁定电路克服了传统欠压锁定电路中结构复杂、功耗较大，芯片版图面积较大以及与CMOS兼容性差等问题。首先，所述欠压锁定电路利用反相器自身的翻转阈值电压作为参考，不需要基准电路和比较器电路，电路结构简单，采用的器件数目大大减少，有效地减小了电路的功耗和芯片版图面积；其次，由于所述欠压锁定电路中没有采用双极性晶体管，使该电路与CMOS工艺完全兼容；另外，为防止芯片反复开启与关断，所述欠压锁定电路具有滞回特性。

附图说明

图1是本发明提供的欠压锁定电路结构示意图。

图2是本发明提供的欠压锁定电路中CMOS反相器结构图。

图3是本发明提供的述欠压锁定电路的工作过程示意图。

具体实施方式

下面结合附图和具体实施例对本发明做进一步的说明。

针对现有的欠压锁定电路所存在的结构复杂、面积较大以及与CMOS兼容性差等问题，本发明提出了一种欠压锁定电路，具体电路结构如图1所示，包括：第一电阻R1、第二电阻R2和第一NMOS管M1、第二NMOS管M2、第三NMOS管M3以及反相器INV1。第一电阻R1和第二电阻R2串联后的一端接芯片内部电源电压VDD，另一端接第一NMOS管M1的漏极第一电阻R1和第二电阻R2的串联点A接第一NMOS管M1的栅极；第一NMOS管M1的源极接第二NMOS管M2和第三NMOS管M3的漏极；第二NMOS管M2的栅极接第一NMOS管M1的漏极并接反相器INV1的输入端；第三NMOS管M3的栅极接反相器INV1的输出端，反相器INV1的输出端作为所述欠压锁定电路的输出端；第二NMOS管M2和第三NMOS管M3的源极接芯片地VSS。

上述技术方案中，所述反相器INV1为CMOS反相器，如图2所示，由一个PMOS管MP和一个NMOS管MN构成，PMOS管MP和NMOS管MN共栅、共漏连接，相互连接的栅极作为CMOS反相器的输入端，相互连接的漏极作为CMOS反相器的输出端；PMOS管MP的源极接芯片内部电源电压VDD，NMOS管MN的源极接芯片地VSS。

所述第一电阻R1和第二R2组成分压和限流电路；NMOS管M1、M2和反相器INV1组成检测电路，NMOS管M3实现滞回特性。

下面分别针对芯片内部电源电压VDD上升过程与下降过程（如图3所示），对所述欠压锁定电路的工作原理进行阐述。

1、芯片内部电源电压VDD上升过程：

首先，设反相器INV1的输入电压由低升高过程中使反相器INV1翻转的电压值为V_S，且设反相器INV1中NMOS管MN和PMOS管MP的沟道长度相等，则

$V_S=\frac{V_{\mathrm{DD}}-\left|V_{\mathrm{THP}}\right|-V_{\mathrm{THN}}}{1+k}+V_{\mathrm{THN}}---\left(1\right)$

$k=\sqrt{\frac{{\mathrm{\μ}}_N{W}_N{L}_P}{{\mathrm{\μ}}_P{W}_P{L}_N}}---\left(2\right)$

其中，V_DD芯片内部电源电压，V_THN和V_THP分别为NMOS管MN和PMOS管MP的阈值电压，u_N和u_P分别为电子和空穴的迁移率，W_N，L_N和W_P，L_P分别为反相器INV1中NMOS管MN和PMOS管MP的沟道宽度和长度。可以明显地看出，通过调节W_N、L_N和W_P、L_P可以调节反相器翻转的电压值V_S。

(1)当VDD电压比较低时，第一NMOS管M1和第二NMOS管M2均没有导通，节点A和B的电位相等，即V_A=V_B=VDD，反相器INV1输出信号VOUT为低电平，将系统锁定。

(2)随着VDD电压升高，V_B跟随VDD上升：

A、当V_B升至略高于V_THN时，第二NMOS管M2进入线性工作区，易知此时第一NMOS管M1与第二NMOS管M2上的电流I_D1＝I_D2=I₀非常小，则有

V_GS1-V_THN=V_A-V_C-V_THN=V_B+I₀R₂-V_C-V_THN≈I₀R₂-V_C    (3)

V_DS1=V_B-V_C≈V_THN-V_C    (4)

此时由于I₀非常小，I₀R₂小于V_THN，所以第一NMOS管M1工作在饱和区。

B、当V_DD继续上升，V_B同时跟随VDD上升，使得流过第一电阻R1、第二电阻R2、第一NMOS管M1和第二NMOS管M2上的电流I₀逐渐增大，第二NMOS管M2逐渐进入饱和区，V_B电压会由于I₀不断增大而降低，当V_B小于反相器INV1的翻转电压V_S时，反相器INV1输出高电平，解除系统锁定。反相器INV1开始翻转时对应的电源电压VDD的值即是所述欠压锁定电路的上升阈值电压V_THUP，因为此时有V_B=V_S，以及第二NMOS管M2的饱和电流为

$I_{\mathrm{Dsat}2}=\frac{1}{2}{\mathrm{\μ}}_N{C}_{\mathrm{OX}}\frac{W_2}{L_2}{(V_B-V_{\mathrm{THN}})}^2---\left(5\right)$

从而，

$V_{\mathrm{THUP}}=V_B+I_{\mathrm{Dsat}2}(R_1+R_2)=V_S+\frac{1}{2}{\mathrm{\μ}}_N{C}_{\mathrm{OX}}\frac{W_2}{L_2}{(V_S-V_{\mathrm{THN}})}^2(R_1+R_2)---\left(6\right)$

其中，u_N为电子迁移率，C_OX为单位面积栅氧化物电容，W₂和L₂分别为第二NMOS管M2的沟道宽度和长度，V_THN为NMOS管的阈值电压。由于V_S是关于V_THUP的一元一次函数，公式（6）是关于V_THUP的一元二次方程，解得V_THUP如下：

$V_{\mathrm{THUP}}=\left|V_{\mathrm{THP}}\right|+V_{\mathrm{THN}}+[\frac{2\left|V_{\mathrm{THP}}\right|{(1+k)}^2{L}_2}{{\mathrm{\μ}}_N{C}_{\mathrm{OX}}{W}_2}+{\left(\frac{{\mathrm{kL}}_2}{2{\mathrm{\μ}}_N{C}_{\mathrm{OX}}{W}_2(R_1+R_2)}\right)}^2]---\left(7\right)$

公式(7)可以看出，通过调节以下参数可以实现对上升阈值电压V_THUP的设置：

1）通过调节反相器INV1的尺寸调节系数k,V_THUP随着k增大而增大；

2）通过调节第二NMOS管M2的尺寸W₂和L₂可以调节V_THUP，且V_THUP随着W₂/L₂增大而减小；

3）通过调节第一电阻R1和第二电阻R2同样可以调节V_THUP，且V_THUP随着R1+R2增大而减小，但由于该电阻起到限流作用，通过调节此参数来改变V_THUP时需要考虑静态功耗问题。

C、当VOUT由低电平升为高电平后，第三NMOS管M3导通，并且工作在线性区；随着VDD继续升高，V_A电压升高，使得第一NMOS管M1进入线性工作区，而第二NMOS管M2进入亚阈值工作区。

2、芯片内部电源电压VDD下降过程：

设所述欠压锁定电路的下降阈值电压为V_THDOWN。当VDD下降到接近V_THDOWN时，第一NMOS管M1和第二NMOS管M2均工作在饱和区，第三NMOS管M3工作在线性区，则此时有如下关系式：

$I_{D1}=\frac{1}{2}{\mathrm{\μ}}_N{C}_{\mathrm{OX}}\frac{W_1}{L_1}{(V_A-V_C-V_{\mathrm{THN}})}^2=\frac{V_{\mathrm{THDOWN}}-V_B}{R_1+R_2}---\left(8\right)$

$I_{D2}=\frac{1}{2}{\mathrm{\μ}}_N{C}_{\mathrm{OX}}\frac{W_2}{L_2}{(V_B-V_{\mathrm{THN}})}^2---\left(9\right)$

$I_{D3}=\frac{1}{2}{\mathrm{\μ}}_N{C}_{\mathrm{OX}}\frac{W_3}{L_3}[2(V_{\mathrm{THDOWN}}-V_{\mathrm{THN}})V_C-{V_C}^2]---\left(10\right)$

$V_A=V_B+I_{D1}{R}_2=\frac{R_2}{R_1+R_2}(V_{\mathrm{THDOWN}}-V_B)---\left(11\right)$

V_B=V_S    (12)

I_D1=I_D2+I_D3    (13)

其中，I_Di为NMOS管Mi的电流，W_i和L_i分别为NMOS管Mi的沟道宽度和长度，i=1、2、3。

借助数学工具对公式(8)-(13)进行精确运算得到VDD的值即是所述欠压锁定电路的下降阈值电压V_THDOWN；为了便于直观分析，由公式(8)-(13)整理得到如下等式，

$V_{\mathrm{THDOWN}}\≈V_{\mathrm{THN}}+\frac{1}{2}{V}_C{(1-\frac{L_{3}k}{{\mathrm{\μ}}_N{C}_{\mathrm{OX}}{W}_3{V}_C(R_1+R_2)(1+k)})}^{-1}---\left(14\right)$

其中，由于反相器INV1翻转时C点电压V_C很小，流过M2的电流I_D2忽略不计；同时由于V_C变化范围很小，近似认为恒定。

从公式(14)可以看出，通过调节以下参数均可以实现对下降阈值电压V_THDOWN的设置：

1）通过调节反相器INV1的尺寸可以改变反相器的翻转阈值电压V_S，从而调节V_THDOWN，且V_THDOWN随着k增大而增大；

2）通过调节第一电阻R1和第二电阻R2同样可以调节V_THUP，且V_THDOWN随着R1+R2增大而减小，但由于该电阻起到限流作用，通过调节此参数来改变V_THDOWN时需要考虑静态功耗问题；

3）通过调节第三NMOS管M3的尺寸W₃和L₃可以调节V_THDOWN，且V_THDOWN随着W₃/L₃增大而减小，通过调节该参数可以实现迟滞特性。

综上所述可以看出，通过调节第一、二电阻R1、R2的阻值，第一、二、三NMOS管M1、M2、M3的宽长比以及反相器INV1的尺寸可以灵活设定所述欠压锁定电路的上升阈值电压V_THUP和下降阈值电压V_THDOWN，并使其满足一定滞回量V_THHYS。

需要说明的是：

一、所述第一、二电阻R1、R2起到分压作用的同时还限制了电路的功耗，需要根据系统要求折中选取阻值。

二、所述第一、二、三NMOS管M1、M2、M3和反相器INV1可以根据应用场合的耐压需求选取不同耐压值的器件类型。

三、所述第三NMOS管M3使本发明具有滞回特性，通过调节其尺寸参数可以设定滞回范围V_THHYS。

四、所述反相器INV1不仅仅限于CMOS反相器，其他类型的反相器通过设定合适的参数也可实现预期的功能，此处不再赘述具体推导过程。

上述内容对本发明所提供的一种欠压锁定电路进行了详细的介绍，本发明应用具体实施个例对本发明的原理及实施方式进行了阐述，以上实施个例仅用于帮助理解本发明的基本原理及其核心思想，在本发明基本原理及其核心思想之上对具体实施方式做的改动，都应当属于本发明的范围之内。

Claims (2)

1.一种欠压锁定电路，包括：第一电阻（R1）、第二电阻（R2）和第一NMOS管（M1）、第二NMOS管（M2）、第三NMOS管（M3）以及反相器（INV1）；第一电阻（R1）和第二电阻（R2）串联后的一端接芯片内部电源电压（VDD），另一端接第一NMOS管（M1）的漏极第一电阻（R1）和第二电阻（R2）的串联点（A）接第一NMOS管（M1）的栅极；第一NMOS管（M1）的源极接第二NMOS管（M2）和第三NMOS管（M3）的漏极；第二NMOS管（M2）的栅极接第一NMOS管（M1）的漏极并接反相器（INV1）的输入端；第三NMOS管（M3）的栅极接反相器（INV1）的输出端，反相器（INV1）的输出端作为所述欠压锁定电路的输出端；第二NMOS管（M2）和第三NMOS管（M3）的源极接芯片地（VSS）。

2.根据权利要求1所述的欠压锁定电路，其特征在于，所述反相器（INV1）为CMOS反相器，由一个PMOS管（MP）和一个NMOS管（MN）构成，PMOS管（MP）和NMOS管（MN）共栅、共漏连接，相互连接的栅极作为CMOS反相器的输入端，相互连接的漏极作为CMOS反相器的输出端；PMOS管（MP）的源极接芯片内部电源电压（VDD），NMOS管（MN）的源极接芯片地（VSS）。

Images