CN207301853U - 一种基于fvf控制的ldo电路 - Google Patents
一种基于fvf控制的ldo电路 Download PDFInfo
- Publication number
- CN207301853U CN207301853U CN201721372720.6U CN201721372720U CN207301853U CN 207301853 U CN207301853 U CN 207301853U CN 201721372720 U CN201721372720 U CN 201721372720U CN 207301853 U CN207301853 U CN 207301853U
- Authority
- CN
- China
- Prior art keywords
- grid
- fvf
- circuit
- drain electrode
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 239000000758 substrate Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims 1
- 230000001052 transient effect Effects 0.000 abstract description 8
- 230000004044 response Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 3
- 230000037230 mobility Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004445 quantitative analysis Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Abstract
本实用新型公开了一种基于FVF控制的LDO电路，其特征在于，包括：偏置电路、FVF控制电路、负载电路，本实用新型创造的电路结构以FVF控制电路为核心，相对于现有的LDO电路，本实用新型创造在低功耗、大负载电流、高电源抑制比、瞬态响应等各个参数指标中均具有良好的表现，满足未来LDO电路的发展需要。该电路结构可广泛应用于SoC芯片。
Description
技术领域
本实用新型涉及一种调节电变量或磁变量的系统，特别涉及一种LDO(LowDropout Regulator，LDO，低压差线性稳压器)电路。
背景技术
几乎所有的电子电路都需要一个稳定的电压源，它维持在特定容差范围内，以确保正确运行(典型的CPU电路只允许电压源与额定电压的最大偏离不超过±3％)。该固定电压由某些种类的稳压器提供。LDO电路就是其中的一种稳压器。
如图1所示，传统的LDO电路包括：基准电压Vref、误差放大器EA、功率管a1、电阻分压器a2、电流源a3。该LDO电路通过电阻分压器a2自动检测输出电压Vout，误差放大器EA不断调整电流源a3从而维持输出电压Vout稳定在额定电压上。该结构的LDO电路存在负载瞬态响应能力不高的问题。然而随着集成电路的不断发展，传统的LDO结构已经不能满足低功耗、大负载电流、高电源抑制比、良好的瞬态响应等要求，因此亟需设计出新型电路。
实用新型内容
本实用新型的目的是提供一种基于FVF(Flipped voltage follower，翻转电压跟随器)控制的LDO电路。
本实用新型解决其技术问题的解决方案是：一种基于FVF控制的LDO电路，包括：偏置电路、FVF控制电路、负载电路；所述偏置电路由：PMOS晶体管M1、M4、M6、M7、NMOS晶体管M2、M5、M8、电阻R1、R2构成，所述M1的栅极分别与所述M4、M6的栅极连接，所述M1的漏极与所述M2的漏极连接，所述M2的栅、漏极、所述M5的栅极汇集连接于第一偏置输出节点，所述M5的漏极与所述M4的漏极连接，所述M5的源极与所述R1的一端连接，所述M6的漏极与所述M7的源极连接，所述M7的栅、漏极、所述R2的一端汇集连接于第二偏置输出节点，所述R2的另一端分别与所述M8的栅、漏极连接，所述M2、M8的源极、R1的另一端分别对地GND连接，所述M1、M4、M6的源极分别与电源VDD连接，所述M1、M4、M6、M7的衬底分别与电源VDD连接，所述M2、M5、M8的衬底分别与地GND连接；所述FVF控制电路由：PMOS晶体管M9、MP、M10、M12，NMOS晶体管M11、M13构成，所述M9的漏、栅极、MP的栅极、M10的源极汇集连接于第一节点，所述M10的栅极、M12的漏极、所述M13漏极汇集连接于第二节点，所述MP的漏极、所述M12的源极汇集连接于第三节点，所述第三节点与基于FVF控制的LDO电路的输出端连接，所述M13的栅极与所述M11的栅极连接，所述M11的漏极与所述M10的漏极连接，所述M11、M13的源极分别对地GND连接，所述M9、MP的源极分别与电源VDD连接，所述M9、MP、M10、M12的衬底分别与电源VDD连接，所述M11、M13的衬底分别对地GND连接；所述负载电路由电容CL、电阻RL构成，所述电容CL、电阻RL互相并接；所述偏置电路的第一偏置输出节点分别与所述FVF控制电路的M11、M13的栅极连接，所述偏置电路的第二偏置输出节点与所述FVF控制电路的M12的栅极连接，所述负载电路一端连接所述输出端，另一端对地GND连接。
进一步，所述基于FVF控制的LDO电路还包括NMOS晶体管M3，所述M3的栅、源极分别与所述M1、M4的栅极、所述M4、M5的漏极连接，所述M3的源极与所述第一偏置输出节点连接。
进一步，所述PMOS晶体管MP为功率管。
本实用新型的有益效果是：本发明创造的电路结构以FVF控制电路为核心，相对于现有的LDO电路，本发明创造在低功耗、大负载电流、高电源抑制比、瞬态响应等各个参数指标中均具有良好的表现，满足未来LDO电路的发展需要。该电路结构可广泛应用于SoC芯片。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单说明。显然，所描述的附图只是本实用新型的一部分实施例，而不是全部实施例，本领域的技术人员在不付出创造性劳动的前提下，还可以根据这些附图获得其他设计方案和附图。
图1是背景技术中的LDO电路的结构示意图；
图2是本发明创造的LDO电路的结构示意图；
图3是当负载电压升高时FVF控制电路的瞬态变化图；
图4是当负载电压降低时FVF控制电路的瞬态变化图。
具体实施方式
以下将结合实施例和附图对本实用新型的构思、具体结构及产生的技术效果进行清楚、完整地描述，以充分地理解本实用新型的目的、特征和效果。显然，所描述的实施例只是本实用新型的一部分实施例，而不是全部实施例，基于本实用新型的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本实用新型保护的范围。另外，文中所提到的所有联接/连接关系，并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少联接辅件，来组成更优的联接结构。本发明创造中的各个技术特征，在不互相矛盾冲突的前提下可以交互组合。
实施例1，参考图2，一种基于FVF控制的LDO电路，包括：偏置电路、FVF控制电路、负载电路；
所述偏置电路由：PMOS晶体管M1、M4、M6、M7、NMOS晶体管M2、M5、M8、电阻R1、R2构成，所述M1的栅极分别与所述M4、M6的栅极连接，所述M1的漏极与所述M2的漏极连接，所述M2的栅、漏极、所述M5的栅极汇集连接于第一偏置输出节点a，所述M5的漏极与所述M4的漏极连接，所述M5的源极与所述R1的一端连接，所述M6的漏极与所述M7的源极连接，所述M7的栅、漏极、所述R2的一端汇集连接于第二偏置输出节点b，所述R2的另一端分别与所述M8的栅、漏极连接，所述M2、M8的源极、R1的另一端分别对地GND连接，所述M1、M4、M6的源极分别与电源VDD连接，所述M1、M4、M6、M7的衬底分别与电源VDD连接，所述M2、M5、M8的衬底分别与地GND连接；
所述FVF控制电路由：PMOS晶体管M9、MP、M10、M12，NMOS晶体管M11、M13构成，作为优化，所述PMOS晶体管MP为功率管，所述M9的漏、栅极、MP的栅极、M10的源极汇集连接于第一节点A，所述M10的栅极、M12的漏极、所述M13漏极汇集连接于第二节点B，所述MP的漏极、所述M12的源极汇集连接于第三节点C，所述第三节点C与基于FVF控制的LDO电路的输出端b1连接，所述M13的栅极与所述M11的栅极连接，所述M11的漏极与所述M10的漏极连接，所述M11、M13的源极分别对地GND连接，所述M9、MP的源极分别与电源VDD连接，所述M9、MP、M10、M12的衬底分别与电源VDD连接，所述M11、M13的衬底分别对地GND连接；
所述负载电路3由电容CL、电阻RL构成，所述电容CL、电阻RL互相并接；
所述偏置电路1的第一偏置输出节点a分别与所述FVF控制电路2的M11、M13的栅极连接，所述偏置电路1的第二偏置输出节点b与所述FVF控制电路2的M12的栅极连接，所述负载电路3一端连接所述输出端b1，另一端对地GND连接。
FVF控制的LDO电路的工作原理如下：
在偏置电路1中，晶体管M1、M2、M4和M5组成的电路可以产生与电源无关的电流。晶体管M1、M4构成电流镜，M2、M5构成电流镜。流经M4、M5的电流和晶体管本身的参数与R1有关，和VDD无关，因此偏置电路1可以提供稳定的电流，该电流在晶体管M6、M7、M8，电阻R1、R2的作用下，通过第一偏置输出节点a和第二偏置输出节点b为所述FVF控制电路2提供稳定的偏置电压。
而上述与电源无关的偏置电路1中存在简并点，就是说当上电的时候，所有晶体管中电流均为零，这样会影响所述偏置电路1的启动。为了解决这个问题，我们给它增加一个启动电路，即NMOS晶体管M3。所述M3的栅、源极分别与所述M1、M4的栅极、所述M4、M5的漏极连接，所述M3的源极与所述第一偏置输出节点a连接。晶体管M3在所述偏置电路1上电时提供了电源VDD经M4、M2到地的电流通路，从而摆脱了偏置电路1的简并点。
参考图3，当负载电压Vout升高时，流经M12的电流增大，则B点电压VB升高，M10的栅极电压升高，VGS10降低，流经M10的电流减小，因此A点电压VA被拉高。因此VGS9降低，可知流经M9的电流减小。又因为M9和MP组成电流镜结构，因此流经MP的电流减小，将负载电压Vout拉低，从而稳定负载电压Vout。
参考图4所示当负载电压Vout降低时，流经M12的电流减小，则B点电压VB降低，M10的栅极电压降低，VGS10升高，流经M10的电流增大，因此A点电压被拉低。因此VGS9升高，流经M9的电流增大，又因为M9和MP组成电流镜结构，则流经MP的电流增大，将负载电压Vout拉高，稳定负载电压Vout。
VGS10为M10的栅源电压，VGS9为M9的栅源电压。
下面对基于FVF控制的LDO电路进行定量分析：
1、首先我们对偏置电路1进行分析
晶体管M1、M2、M4和M5组成的电路可以产生与电源无关的电流。晶体管M1、M4构成电流镜，M2、M5构成电流镜。假设
则流经M4、M5的电流Iout和流经M1、M2的Iref电流有如下关系
Iout＝nIref (2)
从图2可得
VGS2＝VGS5+IoutR1 (3)
因为M2、M5处于饱和区，可得电流公式
其中Ki＝μn,pCox(W/L)i i＝1,2...
由式(1)(2)(3)(4)可得
VGS是MOS管的栅源电压，VTH是CMOS管的阈值电压。μn是电子的迁移率，μp是空穴的迁移率。Cox是单位面积栅电容。W是导电沟道宽度，L是导电沟道长度。
由式(5)可以看出来，流经M4、M5的电流和晶体管本身的参数与R1有关，和电源VDD无关，因此偏置电路1可以提供稳定的电流。该电流在晶体管M6、M7、M8，电阻R1、R2的作用下，通过第一偏置输出节点a和第二偏置输出节点b为所述FVF控制电路2提供稳定的偏置电压。
而上述与电源无关的偏置电路1中存在简并点，就是说当上电的时候，所有晶体管中电流均为零，这样会影响所述偏置电路1的启动。为了解决这个问题，我们给它增加一个启动电路，即NMOS晶体管M3。
M3可以使电路摆脱简并偏置点的条件是
VTH2+VTH3+|VTH4|<VDD
VGS2+VTH3+|VGS4|>VDD
其中第二个条件是为了保证电路启动后M3保持关断。
2、对FVF控制电路2的分析：
如图2所示，Vout与PMOS管M12连接源极连接，考虑到沟道调制效应可得
Vout＝VDS12+VB (6)
其中Ki＝μpCox(W/L)i i＝1,2...
式(7)是PMOS管漏源电流表达式，里面的负号不代表大小，而是表示方向，式(7)表示电流方向为由漏极流向源极，这里我们规定电流方向为由源极流向漏极，可得PMOS管源漏电流表达式为
VDS12是M12漏源电压，VGS是PMOS管的栅源电压，需要注意的是PMOS管VGS是小于零的。VDS是PMOS管漏源电压，VTP是PMOS管的阈值电压。μp是空穴的迁移率，Cox是单位面积栅电容。W是导电沟道宽度，L是导电沟道长度，λ是沟道调制系数。
当Vout发生变化，设其变化量为ΔVout，由式(6)可得
VDS12＝Vout+ΔVout-VB (9)
将式(9)代入式(8)得流经M12的电流
由式(10)可知ΔVout为正时，中括号内的项的值是增大的，则流经M12的电流增大，ΔVout为负时，中括号内的项的值是减小的，则流经M12的电流减小。
可得
VG10＝VB (11)
VGS10＝VS10-VB (12)
当不考虑沟道调制效应时，PMOS管电流公式为
设B点电压的变化量为ΔVB，由式(11)(12)(13)可得流经M10的电流为
VG10是M10栅极电压，VGS10是M10栅源电压，VS10是M10源极电压，VTP为PMOS阈值电压。
由式(14)可知，当ΔVB为正时，平方项内的值减小，I10减小。当ΔVB为负时，平方项内的值增大，I10增大。
由图2可知M9和MP为电流镜结构，因此可得
VGS9＝VDD-VA (15)
IP＝I9 (16)
设A点电压的变化量为ΔVA，由式(13)(15)(16)可得流经MP的电流为
VA是A点电压，IP是流经MP的电流，I9是流经M9的电流。
由式(17)可知，当ΔVA为正时，平方项内的值减小，IP减小。当ΔVA为负时，平方项内的值增大，IP增大。
输出电压可得
Vout＝IL·ZL (18)
IL为负载电流，ZL为负载阻抗。
当流经MP的电流IP增大时，负载电流IL增大，因此输出电压Vout被拉高，恢复正常状态；当流经MP的电流IP减小时，负载电流IL减小，因此输出电压Vout被拉低，恢复正常状态；
综上所述，当Vout升高时，由式(10)可知ΔVout为正，则流经M12的电流增大，则B点电压升高，由式(14)可知，此时ΔVB为正，I10减小，因此A点电压被拉高。由式(17)可知，此时ΔVA为正，流经MP的电流IP减小。由式(18)可知，负载电流IL减小，将Vout拉低，稳定负载电压。
当Vout降低时，由式(10)可知ΔVout为负，则流经M12的电流减小，则B点电压降低，由式(14)可知，此时ΔVB为负，I10增大，因此A点电压被拉低。由式(17)可知，此时ΔVA为负，流经MP的电流IP增大由式(18)可知，负载电流IL增大，将Vout拉高，稳定负载电压。
本发明创造的LDO电路利用基于FVF的控制电路来应对负载电压的变化，提高负载瞬态响应能力，通过仿真，本发明创造的LDO电路相对于传统的LDO电路在功耗、电源抑制比、瞬态响应相应方面均具有良好的表现，特别在瞬态响应方面具有突出的特点。
以上对本实用新型的较佳实施方式进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做出种种的等同变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。
Claims (3)
1.一种基于FVF控制的LDO电路，其特征在于，包括：偏置电路(1)、FVF控制电路(2)、负载电路(3)；
所述偏置电路(1)由：PMOS晶体管M1、M4、M6、M7、NMOS晶体管M2、M5、M8、电阻R1、R2构成，所述M1的栅极分别与所述M4、M6的栅极连接，所述M1的漏极与所述M2的漏极连接，所述M2的栅、漏极、所述M5的栅极汇集连接于第一偏置输出节点(a)，所述M5的漏极与所述M4的漏极连接，所述M5的源极与所述R1的一端连接，所述M6的漏极与所述M7的源极连接，所述M7的栅、漏极、所述R2的一端汇集连接于第二偏置输出节点(b)，所述R2的另一端分别与所述M8的栅、漏极连接，所述M2、M8的源极、R1的另一端分别对地GND连接，所述M1、M4、M6的源极分别与电源VDD连接，所述M1、M4、M6、M7的衬底分别与电源VDD连接，所述M2、M5、M8的衬底分别与地GND连接；
所述FVF控制电路(2)由：PMOS晶体管M9、MP、M10、M12，NMOS晶体管M11、M13构成，所述M9的漏、栅极、MP的栅极、M10的源极汇集连接于第一节点(A)，所述M10的栅极、M12的漏极、所述M13漏极汇集连接于第二节点(B)，所述MP的漏极、所述M12的源极汇集连接于第三节点(C)，所述第三节点(C)与基于FVF控制的LDO电路的输出端(b1)连接，所述M13的栅极与所述M11的栅极连接，所述M11的漏极与所述M10的漏极连接，所述M11、M13的源极分别对地GND连接，所述M9、MP的源极分别 与电源VDD连接，所述M9、MP、M10、M12的衬底分别与电源VDD连接，所述M11、M13的衬底分别对地GND连接；
所述负载电路(3)由电容CL、电阻RL构成，所述电容CL、电阻RL互相并接；
所述偏置电路(1)的第一偏置输出节点(a)分别与所述FVF控制电路(2)的M11、M13的栅极连接，所述偏置电路(1)的第二偏置输出节点(b)与所述FVF控制电路(2)的M12的栅极连接，所述负载电路(3)一端连接所述输出端(b1)，另一端对地GND连接。
2.根据权利要求1所述的一种基于FVF控制的LDO电路，其特征在于：还包括NMOS晶体管M3，所述M3的栅、源极分别与所述M1、M4的栅极、所述M4、M5的漏极连接，所述M3的源极与所述第一偏置输出节点(a)连接。
3.根据权利要求1或2所述的一种基于FVF控制的LDO电路，其特征在于：所述PMOS晶体管MP为功率管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721372720.6U CN207301853U (zh) | 2017-10-16 | 2017-10-16 | 一种基于fvf控制的ldo电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721372720.6U CN207301853U (zh) | 2017-10-16 | 2017-10-16 | 一种基于fvf控制的ldo电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207301853U true CN207301853U (zh) | 2018-05-01 |
Family
ID=62272697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721372720.6U Withdrawn - After Issue CN207301853U (zh) | 2017-10-16 | 2017-10-16 | 一种基于fvf控制的ldo电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207301853U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107544613A (zh) * | 2017-10-16 | 2018-01-05 | 佛山科学技术学院 | 一种基于fvf控制的ldo电路 |
-
2017
- 2017-10-16 CN CN201721372720.6U patent/CN207301853U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107544613A (zh) * | 2017-10-16 | 2018-01-05 | 佛山科学技术学院 | 一种基于fvf控制的ldo电路 |
| CN107544613B (zh) * | 2017-10-16 | 2023-11-28 | 佛山科学技术学院 | 一种基于fvf控制的ldo电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107544613A (zh) | 一种基于fvf控制的ldo电路 | |
| CN101341453B (zh) | 恒压电路与控制恒压电路的输出电压的方法 | |
| CN107305403B (zh) | 一种低功耗电压产生电路 | |
| Keikhosravy et al. | A 0.13-$\mu {\rm m} $ CMOS Low-Power Capacitor-Less LDO Regulator Using Bulk-Modulation Technique | |
| CN110632972B (zh) | 一种应用于抑制ldo输出电压过冲的方法及电路 | |
| CN108874008B (zh) | 一种具有双反馈的ldo电路 | |
| CN103389766B (zh) | 一种亚阈值非带隙基准电压源 | |
| CN210691138U (zh) | 线性稳压器电路 | |
| CN101571728B (zh) | 一种非带隙的高精度基准电压源 | |
| TW201217934A (en) | Programmable low dropout linear regulator | |
| CN108241396A (zh) | 一种提高瞬态响应速度的低压差线性稳压器 | |
| Chen et al. | 17.10 0.65 V-input-voltage 0.6 V-output-voltage 30ppm/° C low-dropout regulator with embedded voltage reference for low-power biomedical systems | |
| CN107783588B (zh) | 一种推挽式快速响应ldo电路 | |
| CN105094207A (zh) | 消除体效应的带隙基准源 | |
| CN110347203A (zh) | 宽带低功耗的带隙基准电路 | |
| CN207909011U (zh) | 应用于低电压输出的自适应动态偏置ldo电路 | |
| CN107797601A (zh) | 一种低功耗亚阈值全mos管的基准电压源的设计 | |
| CN108227815B (zh) | 应用于低电压输出的自适应动态偏置ldo电路 | |
| CN207301853U (zh) | 一种基于fvf控制的ldo电路 | |
| CN102467145A (zh) | 一种采用高压耗尽nmos管结构的高压转低压电源电路 | |
| CN103440011A (zh) | 具有压差补偿的线性恒流源电路 | |
| CN105224006B (zh) | 一种低压cmos基准源 | |
| CN107783586A (zh) | 一种无双极晶体管的电压基准源电路 | |
| CN207992862U (zh) | 一种推挽式快速响应ldo电路 | |
| CN107979285A (zh) | 一种电源转换电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20180501 Effective date of abandoning: 20231128 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20180501 Effective date of abandoning: 20231128 |
|
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |