CN107544613A - 一种基于fvf控制的ldo电路 - Google Patents

Abstract

本发明公开了一种基于FVF控制的LDO电路，其特征在于，包括：偏置电路、FVF控制电路、负载电路，本发明创造的电路结构以FVF控制电路为核心，相对于现有的LDO电路，本发明创造在低功耗、大负载电流、高电源抑制比、瞬态响应等各个参数指标中均具有良好的表现，满足未来LDO电路的发展需要。该电路结构可广泛应用于SoC芯片。

Description

一种基于FVF控制的LDO电路

技术领域

本发明涉及一种调节电变量或磁变量的系统，特别涉及一种LDO(Low DropoutRegulator，LDO，低压差线性稳压器)电路。

背景技术

几乎所有的电子电路都需要一个稳定的电压源，它维持在特定容差范围内，以确保正确运行(典型的CPU电路只允许电压源与额定电压的最大偏离不超过±3％)。该固定电压由某些种类的稳压器提供。LDO电路就是其中的一种稳压器。

如图1所示，传统的LDO电路包括：基准电压Vref、误差放大器EA、功率管a1、电阻分压器a2、电流源a3。该LDO电路通过电阻分压器a2自动检测输出电压Vout，误差放大器EA不断调整电流源a3从而维持输出电压Vout稳定在额定电压上。该结构的LDO电路存在负载瞬态响应能力不高的问题。然而随着集成电路的不断发展，传统的LDO结构已经不能满足低功耗、大负载电流、高电源抑制比、良好的瞬态响应等要求，因此亟需设计出新型电路。

发明内容

本发明的目的是提供一种基于FVF(Flipped voltage follower，翻转电压跟随器)控制的LDO电路。

本发明解决其技术问题的解决方案是：一种基于FVF控制的LDO电路，包括：偏置电路、FVF控制电路、负载电路；所述偏置电路由：PMOS晶体管M1、M4、M6、M7、NMOS晶体管M2、M5、M8、电阻R1、R2构成，所述M1的栅极分别与所述M4、M6的栅极连接，所述M1的漏极与所述M2的漏极连接，所述M2的栅、漏极、所述M5的栅极汇集连接于第一偏置输出节点，所述M5的漏极与所述M4的漏极连接，所述M5的源极与所述R1的一端连接，所述M6的漏极与所述M7的源极连接，所述M7的栅、漏极、所述R2的一端汇集连接于第二偏置输出节点，所述R2的另一端分别与所述M8的栅、漏极连接，所述M2、M8的源极、R1的另一端分别对地GND连接，所述M1、M4、M6的源极分别与电源VDD连接，所述M1、M4、M6、M7的衬底分别与电源VDD连接，所述M2、M5、M8的衬底分别与地GND连接；所述FVF控制电路由：PMOS晶体管M9、M_P、M10、M12，NMOS晶体管M11、M13构成，所述M9的漏、栅极、M_P的栅极、M10的源极汇集连接于第一节点，所述M10的栅极、M12的漏极、所述M13漏极汇集连接于第二节点，所述M_P的漏极、所述M12的源极汇集连接于第三节点，所述第三节点与基于FVF控制的LDO电路的输出端连接，所述M13的栅极与所述M11的栅极连接，所述M11的漏极与所述M10的漏极连接，所述M11、M13的源极分别对地GND连接，所述M9、M_P的源极分别与电源VDD连接，所述M9、M_P、M10、M12的衬底分别与电源VDD连接，所述M11、M13的衬底分别对地GND连接；所述负载电路由电容C_L、电阻R_L构成，所述电容C_L、电阻R_L互相并接；所述偏置电路的第一偏置输出节点分别与所述FVF控制电路的M11、M13的栅极连接，所述偏置电路的第二偏置输出节点与所述FVF控制电路的M12的栅极连接，所述负载电路一端连接所述输出端，另一端对地GND连接。

进一步，所述基于FVF控制的LDO电路还包括NMOS晶体管M3，所述M3的栅、源极分别与所述M1、M4的栅极、所述M4、M5的漏极连接，所述M3的源极与所述第一偏置输出节点连接。

进一步，所述PMOS晶体管M_P为功率管。

本发明的有益效果是：本发明创造的电路结构以FVF控制电路为核心，相对于现有的LDO电路，本发明创造在低功耗、大负载电流、高电源抑制比、瞬态响应等各个参数指标中均具有良好的表现，满足未来LDO电路的发展需要。该电路结构可广泛应用于SoC芯片。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单说明。显然，所描述的附图只是本发明的一部分实施例，而不是全部实施例，本领域的技术人员在不付出创造性劳动的前提下，还可以根据这些附图获得其他设计方案和附图。

图1是背景技术中的LDO电路的结构示意图；

图2是本发明创造的LDO电路的结构示意图；

图3是当负载电压升高时FVF控制电路的瞬态变化图；

图4是当负载电压降低时FVF控制电路的瞬态变化图。

具体实施方式

以下将结合实施例和附图对本发明的构思、具体结构及产生的技术效果进行清楚、完整地描述，以充分地理解本发明的目的、特征和效果。显然，所描述的实施例只是本发明的一部分实施例，而不是全部实施例，基于本发明的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本发明保护的范围。另外，文中所提到的所有联接/连接关系，并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少联接辅件，来组成更优的联接结构。本发明创造中的各个技术特征，在不互相矛盾冲突的前提下可以交互组合。

实施例1，参考图2，一种基于FVF控制的LDO电路，包括：偏置电路、FVF控制电路、负载电路；

所述偏置电路由：PMOS晶体管M1、M4、M6、M7、NMOS晶体管M2、M5、M8、电阻R1、R2构成，所述M1的栅极分别与所述M4、M6的栅极连接，所述M1的漏极与所述M2的漏极连接，所述M2的栅、漏极、所述M5的栅极汇集连接于第一偏置输出节点a，所述M5的漏极与所述M4的漏极连接，所述M5的源极与所述R1的一端连接，所述M6的漏极与所述M7的源极连接，所述M7的栅、漏极、所述R2的一端汇集连接于第二偏置输出节点b，所述R2的另一端分别与所述M8的栅、漏极连接，所述M2、M8的源极、R1的另一端分别对地GND连接，所述M1、M4、M6的源极分别与电源VDD连接，所述M1、M4、M6、M7的衬底分别与电源VDD连接，所述M2、M5、M8的衬底分别与地GND连接；

所述FVF控制电路由：PMOS晶体管M9、M_P、M10、M12，NMOS晶体管M11、M13构成，作为优化，所述PMOS晶体管M_P为功率管，所述M9的漏、栅极、M_P的栅极、M10的源极汇集连接于第一节点A，所述M10的栅极、M12的漏极、所述M13漏极汇集连接于第二节点B，所述M_P的漏极、所述M12的源极汇集连接于第三节点C，所述第三节点C与基于FVF控制的LDO电路的输出端b1连接，所述M13的栅极与所述M11的栅极连接，所述M11的漏极与所述M10的漏极连接，所述M11、M13的源极分别对地GND连接，所述M9、M_P的源极分别与电源VDD连接，所述M9、M_P、M10、M12的衬底分别与电源VDD连接，所述M11、M13的衬底分别对地GND连接；

所述负载电路3由电容C_L、电阻R_L构成，所述电容C_L、电阻R_L互相并接；

所述偏置电路1的第一偏置输出节点a分别与所述FVF控制电路2的M11、M13的栅极连接，所述偏置电路1的第二偏置输出节点b与所述FVF控制电路2的M12的栅极连接，所述负载电路3一端连接所述输出端b1，另一端对地GND连接。

FVF控制的LDO电路的工作原理如下：

在偏置电路1中，晶体管M1、M2、M4和M5组成的电路可以产生与电源无关的电流。晶体管M1、M4构成电流镜，M2、M5构成电流镜。流经M4、M5的电流和晶体管本身的参数与R1有关，和VDD无关，因此偏置电路1可以提供稳定的电流，该电流在晶体管M6、M7、M8，电阻R1、R2的作用下，通过第一偏置输出节点a和第二偏置输出节点b为所述FVF控制电路2提供稳定的偏置电压。

而上述与电源无关的偏置电路1中存在简并点，就是说当上电的时候，所有晶体管中电流均为零，这样会影响所述偏置电路1的启动。为了解决这个问题，我们给它增加一个启动电路，即NMOS晶体管M3。所述M3的栅、源极分别与所述M1、M4的栅极、所述M4、M5的漏极连接，所述M3的源极与所述第一偏置输出节点a连接。晶体管M3在所述偏置电路1上电时提供了电源VDD经M4、M2到地的电流通路，从而摆脱了偏置电路1的简并点。

参考图3，当负载电压V_out升高时，流经M12的电流增大，则B点电压V_B升高，M10的栅极电压升高，V_GS10降低，流经M10的电流减小，因此A点电压V_A被拉高。因此V_GS9降低，可知流经M9的电流减小。又因为M9和MP组成电流镜结构，因此流经MP的电流减小，将负载电压V_out拉低，从而稳定负载电压V_out。

参考图4所示当负载电压V_out降低时，流经M12的电流减小，则B点电压V_B降低，M10的栅极电压降低，V_GS10升高，流经M10的电流增大，因此A点电压被拉低。因此V_GS9升高，流经M9的电流增大，又因为M9和MP组成电流镜结构，则流经MP的电流增大，将负载电压V_out拉高，稳定负载电压V_out。

V_GS10为M10的栅源电压，V_GS9为M9的栅源电压。

下面对基于FVF控制的LDO电路进行定量分析：

1、首先我们对偏置电路1进行分析

晶体管M1、M2、M4和M5组成的电路可以产生与电源无关的电流。晶体管M1、M4构成电流镜，M2、M5构成电流镜。假设

则流经M4、M5的电流I_out和流经M1、M2的I_ref电流有如下关系

I_out＝nI_ref (2)

从图2可得

V_GS2＝V_GS5+I_outR1 (3)

因为M2、M5处于饱和区，可得电流公式

其中K_i＝μ_n,pC_ox(W/L)_i i＝1,2...

由式(1)(2)(3)(4)可得

V_GS是MOS管的栅源电压，V_TH是CMOS管的阈值电压。μn是电子的迁移率，μp是空穴的迁移率。C_ox是单位面积栅电容。W是导电沟道宽度，L是导电沟道长度。

由式(5)可以看出来，流经M4、M5的电流和晶体管本身的参数与R1有关，和电源VDD无关，因此偏置电路1可以提供稳定的电流。该电流在晶体管M6、M7、M8，电阻R1、R2的作用下，通过第一偏置输出节点a和第二偏置输出节点b为所述FVF控制电路2提供稳定的偏置电压。

而上述与电源无关的偏置电路1中存在简并点，就是说当上电的时候，所有晶体管中电流均为零，这样会影响所述偏置电路1的启动。为了解决这个问题，我们给它增加一个启动电路，即NMOS晶体管M3。

M3可以使电路摆脱简并偏置点的条件是

V_TH2+V_TH3+|V_TH4|<VDD

V_GS2+V_TH3+|V_GS4|>VDD

其中第二个条件是为了保证电路启动后M3保持关断。

2、对FVF控制电路2的分析：

如图2所示，V_out与PMOS管M12连接源极连接，考虑到沟道调制效应可得

Vo_ut＝V_DS12+V_B (6)

其中K_i＝μ_pC_ox(W/L)_i i＝1,2...

式(7)是PMOS管漏源电流表达式，里面的负号不代表大小，而是表示方向，式(7)表示电流方向为由漏极流向源极，这里我们规定电流方向为由源极流向漏极，可得PMOS管源漏电流表达式为

V_DS12是M12漏源电压，V_GS是PMOS管的栅源电压，需要注意的是PMOS管V_GS是小于零的。V_DS是PMOS管漏源电压，V_TP是PMOS管的阈值电压。μp是空穴的迁移率，C_ox是单位面积栅电容。W是导电沟道宽度，L是导电沟道长度，λ是沟道调制系数。

当V_out发生变化，设其变化量为ΔV_out，由式(6)可得

V_DS12＝V_out+ΔV_out-V_B (9)

将式(9)代入式(8)得流经M12的电流

由式(10)可知ΔV_out为正时，中括号内的项的值是增大的，则流经M12的电流增大，ΔV_out为负时，中括号内的项的值是减小的，则流经M12的电流减小。

可得

V_G10＝V_B (11)

V_GS10＝V_S10-V_B (12)

当不考虑沟道调制效应时，PMOS管电流公式为

设B点电压的变化量为ΔV_B，由式(11)(12)(13)可得流经M10的电流为

V_G10是M10栅极电压，V_GS10是M10栅源电压，V_S10是M10源极电压，V_TP为PMOS阈值电压。

由式(14)可知，当ΔV_B为正时，平方项内的值减小，I₁₀减小。当ΔV_B为负时，平方项内的值增大，I₁₀增大。

由图2可知M9和MP为电流镜结构，因此可得

V_GS9＝VDD-V_A (15)

I_P＝I₉ (16)

设A点电压的变化量为ΔV_A，由式(13)(15)(16)可得流经M_P的电流为

V_A是A点电压，I_P是流经M_P的电流，I₉是流经M9的电流。

由式(17)可知，当ΔV_A为正时，平方项内的值减小，I_P减小。当ΔV_A为负时，平方项内的值增大，I_P增大。

输出电压可得

V_out＝I_L·Z_L (18)

I_L为负载电流，Z_L为负载阻抗。

当流经MP的电流I_P增大时，负载电流I_L增大，因此输出电压V_out被拉高，恢复正常状态；当流经MP的电流I_P减小时，负载电流I_L减小，因此输出电压V_out被拉低，恢复正常状态；

综上所述，当V_out升高时，由式(10)可知ΔV_out为正，则流经M12的电流增大，则B点电压升高，由式(14)可知，此时ΔV_B为正，I₁₀减小，因此A点电压被拉高。由式(17)可知，此时ΔV_A为正，流经MP的电流I_P减小。由式(18)可知，负载电流I_L减小，将V_out拉低，稳定负载电压。

当V_out降低时，由式(10)可知ΔV_out为负，则流经M12的电流减小，则B点电压降低，由式(14)可知，此时ΔV_B为负，I₁₀增大，因此A点电压被拉低。由式(17)可知，此时ΔV_A为负，流经MP的电流I_P增大由式(18)可知，负载电流I_L增大，将V_out拉高，稳定负载电压。

本发明创造的LDO电路利用基于FVF的控制电路来应对负载电压的变化，提高负载瞬态响应能力，通过仿真，本发明创造的LDO电路相对于传统的LDO电路在功耗、电源抑制比、瞬态响应相应方面均具有良好的表现，特别在瞬态响应方面具有突出的特点。

以上对本发明的较佳实施方式进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。

Claims (3)

1.一种基于FVF控制的LDO电路，其特征在于，包括：偏置电路(1)、FVF控制电路(2)、负载电路(3)；

所述偏置电路(1)由：PMOS晶体管M1、M4、M6、M7、NMOS晶体管M2、M5、M8、电阻R1、R2构成，所述M1的栅极分别与所述M4、M6的栅极连接，所述M1的漏极与所述M2的漏极连接，所述M2的栅、漏极、所述M5的栅极汇集连接于第一偏置输出节点(a)，所述M5的漏极与所述M4的漏极连接，所述M5的源极与所述R1的一端连接，所述M6的漏极与所述M7的源极连接，所述M7的栅、漏极、所述R2的一端汇集连接于第二偏置输出节点(b)，所述R2的另一端分别与所述M8的栅、漏极连接，所述M2、M8的源极、R1的另一端分别对地GND连接，所述M1、M4、M6的源极分别与电源VDD连接，所述M1、M4、M6、M7的衬底分别与电源VDD连接，所述M2、M5、M8的衬底分别与地GND连接；

所述FVF控制电路(2)由：PMOS晶体管M9、M_P、M10、M12，NMOS晶体管M11、M13构成，所述M9的漏、栅极、M_P的栅极、M10的源极汇集连接于第一节点(A)，所述M10的栅极、M12的漏极、所述M13漏极汇集连接于第二节点(B)，所述M_P的漏极、所述M12的源极汇集连接于第三节点(C)，所述第三节点(C)与基于FVF控制的LDO电路的输出端(b1)连接，所述M13的栅极与所述M11的栅极连接，所述M11的漏极与所述M10的漏极连接，所述M11、M13的源极分别对地GND连接，所述M9、M_P的源极分别与电源VDD连接，所述M9、M_P、M10、M12的衬底分别与电源VDD连接，所述M11、M13的衬底分别对地GND连接；

所述负载电路(3)由电容C_L、电阻R_L构成，所述电容C_L、电阻R_L互相并接；

所述偏置电路(1)的第一偏置输出节点(a)分别与所述FVF控制电路(2)的M11、M13的栅极连接，所述偏置电路(1)的第二偏置输出节点(b)与所述FVF控制电路(2)的M12的栅极连接，所述负载电路(3)一端连接所述输出端(b1)，另一端对地GND连接。

2.根据权利要1所述的一种基于FVF控制的LDO电路，其特征在于：还包括NMOS晶体管M3，所述M3的栅、源极分别与所述M1、M4的栅极、所述M4、M5的漏极连接，所述M3的源极与所述第一偏置输出节点(a)连接。

3.根据权利要1或2所述的一种基于FVF控制的LDO电路，其特征在于：所述PMOS晶体管M_P为功率管。