CN109739293A - 一种基于衬底偏置的fvf双环路ldo电路 - Google Patents

Abstract

本发明公开了一种基于衬底偏置的FVF双环路LDO电路，包括偏置电路、控制电路和负载电路,所述偏置电路与所述控制电路连接，所述控制电路与所述负载电路连接，其中，所述偏置电路产生与电源无关的偏置电流，并将稳定的电流提供给所述控制电路，所述控制电路控制输出电压V_out保持稳定，并将稳定的输出电压提供给负载电路，所述负载电路对输出电压进行消耗。本发明通过动态偏置功率管衬底提高电路瞬态响应能力，稳定输出电压，具有结构简单、集成度高、静态电流低、瞬态响应能力快等特点。

Description

一种基于衬底偏置的FVF双环路LDO电路

技术领域

本发明涉及集成电路电源管理领域，尤其涉及一种基于衬底偏置的FVF(Flippedvoltage follower，翻转电压跟随器)双环路LDO电路。

背景技术

LDO(Low Drop Out)低压差线性稳压器，是一种降压型线性稳压电路，其广泛应用于多种直流电压转换的场合中。LDO是运算放大器和闭环负反馈系统相结合的典型应用，用来实现输入电压和负载电流在一定范围内变化时稳定输出电压的功能。随着信息科学与集成电路的高速发展，LDO电路以其性能良好，面积小，低功耗，纹波小，静态电流小等优点得到很多电子产品的垂青，应用得到了极大的推广，尤其在电源管理领域。但是随着便携式电子产品的兴起，应用市场对LDO电路有了新的需求,比如极干净的电源就对LDO电路的电源抑制比提出了很高的要求，压控振荡器电路中对电源的噪声有较高的要求，同时随着CMOS工艺尺寸不断缩减，低功耗设计难度不断加大，传统的LDO电路已经不能满足灵活、高效、可靠等市场要求。典型LDO结构如图1所示，包含参考电压、误差放大器、功率管和反馈电阻。

发明内容

针对上述技术问题，本发明的目的在于提供一种基于衬底偏置的FVF双环路LDO电路，本发明采用NMOS晶体管、PMOS晶体管、电阻和电容元器件，具有结构简单、集成度高、静态电流低、瞬态响应能力快等特点。

为实现上述目的，本发明是根据以下技术方案实现的：

一种基于衬底偏置的FVF双环路LDO电路，其特征在于，包括偏置电路、控制电路和负载电路,所述偏置电路与所述控制电路连接，所述控制电路与所述负载电路连接，其中，所述偏置电路产生与电源无关的偏置电流，并将稳定的电流提供给所述控制电路，所述控制电路通过衬底偏置和双环路的特性控制输出电压V_out保持稳定，并将稳定的输出电压提供给负载电路，所述负载电路对输出电压进行消耗。

上述技术方案中，所述偏置电路包括CMOS晶体管M1、M2、M3、M4、M5、M6、M7、M8、M9和电阻R_s。其中M1、M2、M6是PMOS管，M3、M4、M5、M7、M8、M9是NMOS管。M1的漏极和M3的漏极连接，栅极与M2的栅极连接，源极与VDD连接；M2的漏极与M4的漏极连接，栅极与M1的栅极连接，源极与VDD连接；M3的漏极与M1的漏极连接，栅极与漏极连接，栅极与M4的栅极连接，源极与地GND连接；M4的漏极与M2的漏极连接，栅极与M3的栅极连接，源极与R_s一端连接；M5的漏极与M2的栅极连接，栅极与漏极连接，同时与M6的栅极连接，源极与M4的栅极连接；电阻R_s一端与M4的源极连接，一端接地；M6的漏极与M7的漏极连接，栅极与M2的漏极连接，源极与VDD连接；M7的漏极与M6的漏极连接，栅极与漏极连接，源极与M8的漏极连接；M8的漏极与M7的源极连接，栅极与漏极连接，源极与M9的漏极连接；M9的漏极M8的源极连接，栅极与漏极连接，源极与地GND连接。

上述技术方案中，所述控制电路包括CMOS管M10、M11、M12、M13、M14、M15、M16、M17、M18、M19、M20、M21、MP，其中M10、M12、M13、M14、M16、M18、M19、M20是NMOS管，M11、M15、M17、M21、MP是PMOS管，M10的漏极与M17的漏极连接，栅极与M9的栅极连接，源极与地GND连接；M11的漏极与M12的漏极连接，栅极与M2的漏极连接，源极与VDD连接；M12的漏极与M11的漏极连接，栅极与M8的栅极连接，源极与M10的漏极连接；M13的漏极与VDD连接，栅极与M11的漏极连接，源极与M14的漏极连接；M14的漏极与M13的源极连接，栅极与漏极连接，同时与M16的栅极连接，源极与地GND连接；M15的漏极与M16的漏极连接，栅极与漏极连接，源极与VDD连接；M16的漏极与M15的漏极连接，栅极与M14的栅极连接，源极与地GND连接；M17的漏极与M10的漏极连接，栅极与M7的栅极连接，源极与V_out连接；M18的漏极、栅极与V_out连接，源极与M19的漏极连接；M19的漏极与M18的源极连接，栅极与V_out连接，源极与地GND连接；M20的漏极与M21的漏极连接，栅极与M19的漏极连接，源极与地GND连接；M21漏极、栅极与M20漏极连接，栅极与MP衬底连接，源极与VDD连接；MP的漏极与连接，栅极与M16的漏极连接，源极与VDD连接。

上述技术方案中，所述负载电路包括负载电容C_L和负载电阻R_L，所述负载电容C_L的两端分别与地GND和V_out连接；负载电阻R_L的两端分别与地GND和V_out连接。

本发明与现有技术相比，具有如下优点：

本发明通过动态偏置功率管衬底提高电路瞬态响应能力，稳定输出电压。

本发明采用的双环路设计瞬态响应更灵敏，可以快速对输出电压做出修正。

本发明采用的偏置电路，可以为控制电路提供与电源电压无关的电流。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。

图1为典型的LDO电路结构示意图；

图2为本发明的基于衬底偏置的FVF双环路LDO电路结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。

如图2所示，本发明的一种基于衬底偏置的FVF双环路LDO电路，包括偏置电路、控制电路和负载电路,偏置电路与所述控制电路连接，所述控制电路与负载电路连接，其中，偏置电路产生与电源无关的偏置电流，并将稳定的电流提供给所述控制电路，控制电路控制输出电压V_out保持稳定，并将稳定的输出电压提供给负载电路，所述负载电路对输出电压进行消耗。

偏置电路包括CMOS晶体管M1、M2、M3、M4、M5、M6、M7、M8、M9和电阻R_s。其中M1、M2、M6是PMOS管，M3、M4、M5、M7、M8、M9是NMOS管。M1的漏极和M3的漏极连接，栅极与M2的栅极连接，源极与VDD连接；M2的漏极与M4的漏极连接，栅极与M1的栅极连接，源极与VDD连接；M3的漏极与M1的漏极连接，栅极与漏极连接，栅极与M4的栅极连接，源极与地GND连接；M4的漏极与M2的漏极连接，栅极与M3的栅极连接，源极与R_s一端连接；M5的漏极与M2的栅极连接，栅极与漏极连接，同时与M6的栅极连接，源极与M4的栅极连接；电阻R_s一端与M4的源极连接，一端接地；M6的漏极与M7的漏极连接，栅极与M2的漏极连接，源极与VDD连接；M7的漏极与M6的漏极连接，栅极与漏极连接，源极与M8的漏极连接；M8的漏极与M7的源极连接，栅极与漏极连接，源极与M9的漏极连接；M9的漏极M8的源极连接，栅极与漏极连接，源极与地GND连接。

偏置电路中，晶体管M1、M2、M3和M4组成的电路可以产生与电源无关的偏置电流。晶体管M1、M2构成电流镜，M3、M4构成电流镜。流经M2、M5的电流和晶体管本身的参数与R_s有关，和VDD无关，因此偏置电路可以提供稳定的电流。

控制电路包括CMOS管M10、M11、M12、M13、M14、M15、M16、M17、M18、M19、M20、M21、MP，其中M10、M12、M13、M14、M16、M18、M19、M20是NMOS管，M11、M15、M17、M21、MP是PMOS管，M10的漏极与M17的漏极连接，栅极与M9的栅极连接，源极与地GND连接；M11的漏极与M12的漏极连接，栅极与M2的漏极连接，源极与VDD连接；M12的漏极与M11的漏极连接，栅极与M8的栅极连接，源极与M10的漏极连接；M13的漏极与VDD连接，栅极与M11的漏极连接，源极与M14的漏极连接；M14的漏极与M13的源极连接，栅极与漏极连接，同时与M16的栅极连接，源极与地GND连接；M15的漏极与M16的漏极连接，栅极与漏极连接，源极与VDD连接；M16的漏极与M15的漏极连接，栅极与M14的栅极连接，源极与地GND连接；M17的漏极与M10的漏极连接，栅极与M7的栅极连接，源极与V_out连接；M18的漏极、栅极与V_out连接，源极与M19的漏极连接；M19的漏极与M18的源极连接，栅极与V_out连接，源极与地GND连接；M20的漏极与M21的漏极连接，栅极与M19的漏极连接，源极与地GND连接；M21漏极、栅极与M20漏极连接，栅极与MP衬底连接，源极与VDD连接；MP的漏极与连接，栅极与M16的漏极连接，源极与VDD连接。

在控制电路中，如图2所示，当V_out升高时,A点电压升高，流经M17的电流增大，流经M10的电流保持恒定，因此流经M12的电流减小，C点电压就增大，M13的栅极电压增大，流经M13的电流就增大，流经M16的栅极电压减小，流经M16的电流减小，MP的栅极电压升高，流经MP的电流随之减小，A点电压下降，将V_out拉低；V_out升高的同时，B点电压随之升高，M20的栅极电压升高，流经M20的电流增大，M21以二极管形式连接，所以M21的栅极电压下降，MP的衬底电压V_SB上升，MP的阈值电压V_TH随之上升,流经MP的电流减小，A点电压下降，将V_out拉低。

当V_out降低时,A点电压下降，流经M17的电流减小，流经M10的电流保持恒定，因此流经M12的电流增大，C点电压就减小，M13的栅极电压下降，流经M13的电流减小，流经M16的栅极电压增大，流经M16的电流增大，MP的栅极电压下降，流经MP的电流随之增大，A点电压增大，将V_out拉高；V_out降低的同时，B点电压随之下降，M20的栅极电压下降，流经M20的电流减小，M21以二极管形式连接，所以M20的栅极电压上升，MP的衬底电压V_SB下降，MP的阈值电压V_TH随之下降,流经MP的电流增大，A点电压上升，将V_out拉高。

在负载电路中，负载电路由负载电容C_L和负载电阻R_L组成。负载电容C_L的两端分别与地GND和V_out连接；负载电阻R_L的两端分别与地GND和V_out连接。

下面对本发明的LDO电路进行定量分析：

1、对偏置电路进行分析

由晶体管M1、M2、M3和M4组成的电路可以产生与电源无关的偏置电流。其中晶体管M1、M2构成电流镜，M3、M4构成电流镜。

假设流经M1、M3的电流是I_REF，流经M2、M4的电流I_out。由式(1)可知,两者有一定的比例关系，其中K只与工艺参数有关。

I_out＝KI_REF(2)

由电路图2中可知

V_GS3＝V_GS4+I_outR_S(3)

因为M3、M4处于饱和区，可得电流公式

其中

忽略体效应，联立(1)(2)(3)(4)可得

其中，μ_n是电子的迁移率，C_ox是单位面积栅电容。W是导电沟道宽度，L是导电沟道长度,R_S是电阻阻值，V_GS是MOS管的栅源电压，V_TH是CMOS管的阈值电压。

从式(5)中可以看出来，流经M2、M4的电流I_out与电源电压无关，只与工艺和温度参数有关，所以从该偏置电路流出的电流保持恒定。

而上述与电源无关的偏置电路中存在简并偏置点，即当电源通电时，所有晶体管中电流均为零，无限期地保持关断，因此电路不会工作。通过增加一种电路可以解决电路启动问题，即增加晶体管M5，二极管方式连接的M5在上电时提供了VDD经M2、M3到地的电流通路，所以可以使电路摆脱简并点,M2和M3，M4和M1都不会保持关断。但是M5要电路摆脱简并偏置点必须满足以下条件：

V_TH3+V_TH5+|V_TH2|<VDD(6)

V_GS3+V_TH5+|V_GS2|>VDD(7)

后者是为了保证在电路启动后M5保持关断。

从图2中可以看出M6、M11都与M2构成电流镜，提供偏置电流，可以得出I₆、I₁₁都是恒定的，M7、M8、M9以二极管方式连接，相当于小信号电阻的作用。所以V_b1和V_b2是偏置电压，保持恒定，M9、M10是构成电流镜，所以通过M10的电流保持恒定。

2、对控制电路进行分析

点B处的电压是随输出电压V_out同步变化的。由图2可知M18的连接方式为二极管连接，因此处于饱和区，M19处于三极管区

I₁₈＝I₁₉(10)

由式(8)(9)(10)可得：

V_GS19＝V_out(12)

V_DS19＝V_B(13)

V_GS18＝V_out-V_B(14)

由式(11)(12)(13)(14)可得：

对式(15)求导可得：

由式(16)可以看出，V_B处的电压与输出电压之间的导数大于零，因此它们之间呈正比例关系。V_B处的电压随输出的增大而增大。

流经M20的电流为：

由式(17)可知：

B点电压增大，M20的栅源电压增大，I₂₀增大，B点电压减小，M20的栅源电压减小，I₂₀减小。

M21以二极管形式连接，PMOS管中电流增大，栅源电压增大，栅极电压减小，PMOS管中电流减小，栅源电压减小，栅极电压增大。

I₂₀＝I₂₁(18)

由式(18)可知，I₂₀增大时，V_G21减小，I₂₀减小时，V_G21增大

MP的衬底电压V_SB与阈值电压的关系如下：

流经MP的电流为

由式(19)(20)可知，

V_G21减小时，MP的衬底电压增大，V_TH增大，I_P减小，将V_out拉低，V_G21增大时，MP的衬底电压减小，V_TH减小，I_P增大，将V_out拉高。

V_out与PMOS管M17源极连接，考虑到沟道调制效应可知输出电压V_out和流经PMOS管的电流I₁₇关系：

V_DS17＝V_out-V_M(22)

其中

式(21)PMOS管电流表达式中，里面的负号不代表大小，而是表示方向，式(21)表示电流方向为由漏极流向源极，这里规定电流方向为由源极流向漏极，考虑沟道调制效应，可得PMOS管源漏电流表达式为

当V_out发生变化，设其变化量为ΔV_out，M17的漏源电压与输出电压V_out的变化关系如下：

ΔV_DS17＝ΔV_out-V_M(24)

流经M10的总电流不变，因此当流经M17的电流发生变化时，流经M12的电流随之发生变化，即

ΔI₁₇＝-ΔI₁₂(25)

由式(23)(24)(25)可得，流经M12的电流与V_out有如下关系

由式(26)可知ΔV_out为负时,ΔI₁₂为正，即V_out减小时，I₁₂增大，V_out增大时，I₁₂减小。

当流经M12的电流I₁₂发生变化，漏源电压发生变化。

ΔV_DS12＝ΔI₁₂r₀(27)

由上述描述可知流经M11的电流恒定，则流经M12的电流减小时，M13的栅极电压增大，流经M12的电流增大时，M13的栅极电压减小。

M13、M14组成以二极管连接为负载的源跟随器电路，其中输入是M12的漏极电压，输出是M16的栅极电压，M14相当于小信号电阻的作用。由图2可知：

V_GS16＝V_DS14＝I₁₃r₁₄(29)

由式(28)(29)可得

由式(30)可知，V_GS13增加时，V_GS16增大，V_GS13减小时，V_GS16减小。

M15、M16为采用二极管连接的共源级电路，输入是M13的源极电压，输出是MP的栅极电压，M15相当于小信号电阻的作用。流经M16的电流为

由图2可知

V_N＝V_DS16(32)

V_DS16＝I₁₆r₁₆(33)

联立(31)(32)(33)

由式(34)可知

V_GS16增大时，V_N增大，MP的栅极电压增大，MP的栅源电压减小，V_GS16减小时，V_N减小，MP的栅极电压减小，MP的栅源电压增大。

流经MP的电流为：

由图可知：

V_out＝VDD-V_SDP(36)

V_SDP＝I_Pr_MP(37)

其中r_MP是MP的漏源电阻。

由式(36)(37)可得，

V_out＝VDD-I_Pr_MP(38)

由式(35)可知，MP的栅源电压减小时，I_P减小，由式(38)可知，I_P减小，将V_out拉高。

因为M2与M11构成电流镜，则：

M2与M6构成电流镜，则

M9与M10构成电流镜，则

M7、M8以二极管形式连接，所以I₆＝I₉(42)

联立(40)(41)(42)可知

M点的电压V_M＝I₁₀r₁₀(44)

流经M12的电流

由图2可知V_GS12＝V_b2-V_M(46)

I₁₇＝I₁₀-I₁₂(47)

联立(45)(46)(47)可知

联立(22)(44)(48)可知：

当V_out升高时,由式(26)可知，流经M12的电流减小，因为流经M11的电流不变，则流经M13的电流就增大，由式(30)可知，流经M13电流减小时，M16的栅源电压减小，由式(34)可知，M16的栅源电压减小时，MP的栅极电压升高，流经MP的电流减小，由式(38)可知，流经功率管MP电流减小，A点电压降低，将V_out拉低，恢复正常状态；V_out升高的同时，由式(16)可知，B点电压(M20的栅极电压)升高，则流经M20的电流增大，M21以二极管形式连接，流经M21的电流同时增大，则M21的栅极电压下降，由式(19)(20)可知，MP的衬底电压V_SB上升，MP的阈值电压V_TH随之上升,流经MP的电流减小，由式(38)可知，流经功率管MP电流减小，A点电压下降，将V_out拉低，恢复正常状态。

当V_out降低时,由式(26)可知，流经M12的电流增大，因为流经M11的电流不变，流经M13的电流就减小，由式(30)可知，流经M13电流增大时，M16的栅源电压增大，由式(34)可知，M16的栅源电压增大时，MP的栅极电压减小，流经MP的电流随之增大，由式(38)可知，流经功率管MP电流增大时，A点电压升高，将V_out拉高，恢复正常状态；V_out降低的同时，由式(16)可知，B点(M20的栅极电压)降低，则流经M20的电流减小，M21以二极管形式连接，流经M21的电流同时减小，所以M21的栅极电压升高，由式(19)(20)可知，MP的衬底电压V_SB下降，MP的阈值电压V_TH随之下降,流经MP的电流增大，由式(38)可知，流经功率管MP电流增大时，A点电压升高，将V_out拉高，恢复正常状态。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (4)

1.一种基于衬底偏置的FVF双环路LDO电路，其特征在于，包括偏置电路、控制电路和负载电路,所述偏置电路与所述控制电路连接，所述控制电路与所述负载电路连接，其中，所述偏置电路产生与电源无关的偏置电流，并将稳定的电流提供给所述控制电路，所述控制电路通过衬底偏置和双环路的特性控制输出电压V_out保持稳定，并将稳定的输出电压提供给负载电路，所述负载电路对输出电压进行消耗。

2.根据权利要求1所述的一种基于衬底偏置的FVF双环路LDO电路，其特征在于，所述偏置电路包括CMOS晶体管M1、M2、M3、M4、M5、M6、M7、M8、M9和电阻R_s，其中M1、M2、M6是PMOS管，M3、M4、M5、M7、M8、M9是NMOS管；M1的漏极和M3的漏极连接，栅极与M2的栅极连接，源极与VDD连接；M2的漏极与M4的漏极连接，栅极与M1的栅极连接，源极与VDD连接；M3的漏极与M1的漏极连接，栅极与漏极连接，栅极与M4的栅极连接，源极与地GND连接；M4的漏极与M2的漏极连接，栅极与M3的栅极连接，源极与R_s一端连接；M5的漏极与M2的栅极连接，栅极与漏极连接，同时与M6的栅极连接，源极与M4的栅极连接；电阻R_s一端与M4的源极连接，一端接地；M6的漏极与M7的漏极连接，栅极与M2的漏极连接，源极与VDD连接；M7的漏极与M6的漏极连接，栅极与漏极连接，源极与M8的漏极连接；M8的漏极与M7的源极连接，栅极与漏极连接，源极与M9的漏极连接；M9的漏极M8的源极连接，栅极与漏极连接，源极与地GND连接。

3.根据权利要求1所述的一种基于衬底偏置的FVF双环路LDO电路，其特征在于，所述控制电路包括CMOS管M10、M11、M12、M13、M14、M15、M16、M17、M18、M19、M20、M21、MP，其中M10、M12、M13、M14、M16、M18、M19、M20是NMOS管，M11、M15、M17、M21、MP是PMOS管，M10的漏极与M17的漏极连接，栅极与M9的栅极连接，源极与地GND连接；M11的漏极与M12的漏极连接，栅极与M2的漏极连接，源极与VDD连接；M12的漏极与M11的漏极连接，栅极与M8的栅极连接，源极与M10的漏极连接；M13的漏极与VDD连接，栅极与M11的漏极连接，源极与M14的漏极连接；M14的漏极与M13的源极连接，栅极与漏极连接，同时与M16的栅极连接，源极与地GND连接；M15的漏极与M16的漏极连接，栅极与漏极连接，源极与VDD连接；M16的漏极与M15的漏极连接，栅极与M14的栅极连接，源极与地GND连接；M17的漏极与M10的漏极连接，栅极与M7的栅极连接，源极与V_out连接；M18的漏极、栅极与V_out连接，源极与M19的漏极连接；M19的漏极与M18的源极连接，栅极与V_out连接，源极与地GND连接；M20的漏极与M21的漏极连接，栅极与M19的漏极连接，源极与地GND连接；M21漏极、栅极与M20漏极连接，栅极与MP衬底连接，源极与VDD连接；MP的漏极与连接，栅极与M16的漏极连接，源极与VDD连接。

4.根据权利要求1所述的一种一种基于衬底偏置的FVF双环路LDO电路，其特征在于，所述负载电路包括负载电容C_L和负载电阻R_L，所述负载电容C_L的两端分别与地GND和V_out连接；负载电阻R_L的两端分别与地GND和V_out连接。