CN107479612A - 一种快速响应ldo电路 - Google Patents

Abstract

本发明公开了一种快速响应LDO电路，包括：偏置电路、快速反应电路、负载电路；所述偏置电路由：PMOS晶体管M1、M2、NMOS晶体管M3、M4、M5、运算放大器AMP构成，所述快速反应电路由：PMOS晶体管M6、M7、M9、M11、M12、MP、M14、NMOS晶体管M8、M10、M13、M15、电容C1构成，所述负载电路由电容C_L、电阻R_L构成，本发明跟现有技术对比具有快速瞬态响应的特点。

Description

一种快速响应LDO电路

技术领域

本发明涉及一种调节电变量或磁变量的系统，特别涉及一种LDO(Low DropoutRegulator，LDO，低压差线性稳压器)电路。

背景技术

几乎所有的电子电路都需要一个稳定的电压源，它维持在特定容差范围内，以确保正确运行(典型的CPU电路只允许电压源与额定电压的最大偏离不超过±3％)。该固定电压由某些种类的稳压器提供。LDO电路就是其中的一种稳压器。

如图1所示，传统的LDO电路包括：基准电压V_ref、误差放大器EA、功率管a1、电阻分压器a2、电流源a3。该LDO电路通过电阻分压器a2自动检测输出电压V_out，误差放大器EA不断调整电流源a3从而维持输出电压V_out稳定在额定电压上。该结构的LDO电路存在负载瞬态响应能力不高的问题。然而随着集成电路的不断发展，传统的LDO结构已经不能满足低功耗、大负载电流、高电源抑制比、良好的瞬态响应等要求，因此亟需设计出新型电路。

发明内容

本发明的目的是提供一种可快速应对负载变化、具有良好瞬态响应的LDO电路。

本发明解决其技术问题的解决方案是：一种快速响应LDO电路，包括：偏置电路、快速反应电路、负载电路；所述偏置电路由：PMOS晶体管M1、M2、NMOS晶体管M3、M4、M5、运算放大器AMP构成，所述M1的源极与地GND连接，所述M1的栅、漏极、所述M2的源极分别与所述运算放大器AMP的同相输入端连接，所述运算放大器AMP的反相输入端连接输入参考电压V_ref，所述M2的漏、栅极、所述运算放大器AMP的输出端、所述M3的漏、栅极分别连接于第一节点，所述第一节点与所述偏置电路的驱动电源V_mir连接，所述M4的漏、栅极相互连接并与所述M3的源极连接，所述M5的漏、栅极相互连接并与所述M4的源极连接，所述M5的源极与地GND连接，所述M1、M2的衬底与电源VDD连接，所述M3、M4、M5的衬底与地GND连接；所述快速反应电路由：PMOS晶体管M6、M7、M9、M11、M12、MP、M14、NMOS晶体管M8、M10、M13、M15、电容C1构成，所述M6的栅、漏极相互连接并与所述M7的源极连接，所述M7的栅、漏极相互连接并与所述M8的漏极、所述M10的栅极连接，所述M8的栅极与所述M14的栅极连接，所述M8的源极、所述M14的漏极、所述M15的源极分别连接于第二节点，所述M15的源极与地GND连接，所述M9的栅、漏极分别与所述M12的栅极、所述M10的漏极连接，所述M11的栅、漏极分别与所述M12的源极连接，所述M12的漏极分别与所述M13的栅、漏极、所述MP的栅极、所述电容C1的一端连接，所述M10的源极、所述M13的源极、所述电容C1的另一端分别与地GND连接，所述MP的漏极与所述M14的源极连接，所述M6、M9、M11、MP的源极分别与电源VDD连接，所述M6、M7、M9、M11、M12、M14、MP的衬底与电源VDD连接，所述M8、M10、M13、M15的衬底与地GND连接；所述负载电路由电容C_L、电阻R_L构成，所述电容C_L、电阻R_L互相并接；所述运算放大器AMP的反相输入端与所述M8的栅极连接，所述M5的栅、漏极分别与所述M15的栅极连接，所述负载电路的一端分别与所述MP的漏极、所述M14的源极连接于第三节点，所述第三节点与所述快速响应LDO电路的输出端连接。

进一步，所述PMOS管MP为功率管。

进一步，所述参考电压V_ref为带隙基准电路的输出电压。

本发明的有益效果是：本发明创造的电路结构以快速反应电路为为核心，相对于现有的LDO电路，本发明创造在低功耗、大负载电流、高电源抑制比、瞬态响应等各个参数指标中均具有良好的表现，特别在瞬态响应方面表现突出，满足未来LDO电路的发展需要。该电路结构可广泛应用于SoC芯片。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单说明。显然，所描述的附图只是本发明的一部分实施例，而不是全部实施例，本领域的技术人员在不付出创造性劳动的前提下，还可以根据这些附图获得其他设计方案和附图。

图1是背景技术中的LDO电路的结构示意图；

图2是本发明创造的LDO电路的结构示意图；

图3是当负载电压升高时快速响应电路的控制环路的变化情况；

图4是当负载电压降低时快速响应电路的控制环路的变化情况；

图5是快速反应电路的小信号等效电路。

具体实施方式

以下将结合实施例和附图对本发明的构思、具体结构及产生的技术效果进行清楚、完整地描述，以充分地理解本发明的目的、特征和效果。显然，所描述的实施例只是本发明的一部分实施例，而不是全部实施例，基于本发明的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本发明保护的范围。另外，文中所提到的所有联接/连接关系，并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少联接辅件，来组成更优的联接结构。本发明创造中的各个技术特征，在不互相矛盾冲突的前提下可以交互组合。

实施例1，参考图2，一种快速响应LDO电路，包括：偏置电路1、快速反应电路2、负载电路3。

所述偏置电路1由：PMOS晶体管M1、M2、NMOS晶体管M3、M4、M5、运算放大器AMP构成，所述M1的源极与地GND连接，所述M1的栅、漏极、所述M2的源极分别与所述运算放大器AMP的同相输入端连接，所述运算放大器AMP的反相输入端连接输入参考电压V_ref，所述参考电压V_ref为带隙基准电路的输出电压，带隙基准电路可建立一个与电源和工艺无关、具有确定温度特性的直流电压，从而为运算放大器AMP提供一个稳定的电压V_ref，提高LDO电路的性能。所述M2的漏、栅极、所述运算放大器AMP的输出端、所述M3的漏、栅极分别连接于第一节点(a)，所述第一节点(a)与所述偏置电路(1)的驱动电源V_mir连接，所述M4的漏、栅极相互连接并与所述M3的源极连接，所述M5的漏、栅极相互连接并与所述M4的源极连接，所述M5的源极与地GND连接，所述M1、M2的衬底与电源VDD连接，所述M3、M4、M5的衬底与地GND连接；所述快速反应电路2由：PMOS晶体管M6、M7、M9、M11、M12、MP、M14、NMOS晶体管M8、M10、M13、M15、电容C1构成，所述PMOS管MP为功率管，所述M6的栅、漏极相互连接并与所述M7的源极连接，所述M7的栅、漏极相互连接并与所述M8的漏极、所述M10的栅极连接，所述M8的栅极与所述M14的栅极连接，所述M8的源极、所述M14的漏极、所述M15的源极分别连接于第二节点(A)，所述M15的源极与地GND连接，所述M9的栅、漏极分别与所述M12的栅极、所述M10的漏极连接，所述M11的栅、漏极分别与所述M12的源极连接，所述M12的漏极分别与所述M13的栅、漏极、所述MP的栅极、所述电容C1的一端连接，所述M10的源极、所述M13的源极、所述电容C1的另一端分别与地GND连接，所述MP的漏极与所述M14的源极连接，所述M6、M9、M11、MP的源极分别与电源VDD连接，所述M6、M7、M9、M11、M12、M14、MP的衬底与电源VDD连接，所述M8、M10、M13、M15的衬底与地GND连接；所述负载电路3由电容C_L、电阻R_L构成，所述电容C_L、电阻R_L互相并接；所述运算放大器AMP的反相输入端与所述M8的栅极连接，所述M5的栅、漏极分别与所述M15的栅极连接，所述负载电路3的一端分别与所述MP的漏极、所述M14的源极连接于第三节点C，所述第三节点C与所述快速响应LDO电路的输出端b1连接。

本发明创造的定性分析如下：

参考图3，当输出V_out(负载电压)升高时，ΔV_out为正，流经M14的电流增大，则流经M8的电流减小。输入M10的栅极电压升高，M10的栅源电压升高，流经M10的电流增大。输入M12的栅极电压降低，M12的栅源电压升高，则流经M12的电流增大。输入MP的栅极电压升高，MP的栅源电压降低，流经MP的电流I_P减小，将V_out拉低恢复正常状态，从而稳定负载电压；

如图4所示，当输出V_out(负载电压)降低时，ΔV_out为负，流经M14的电流减小，则流经M8的电流增大。输入M10的栅极电压减小，M10栅源电压减小，流经M10的电流减小，输入M12的栅极电压升高，则流经M12的电流的减小，输入MP栅极的电压降低，MP的栅源电压升高，流经MP的电流I_P增大，将V_out拉高恢复正常状态，从而稳定负载电压。

1、下面对快速响应LDO电路进行定量分析：

如图2所示，V_out与PMOS管M14连接源极连接，考虑到沟道调制效应可得输出电压V_out和流经PMOS管的电流

V_out＝V_DS14+V_A (1)

其中，K_i＝μ_pC_ox(W/L)_i i＝1,2...

式(2)PMOS管漏源电流表达式中，里面的负号不代表大小，而是表示方向，式(2)表示电流方向为由漏极流向源极，这里我们规定电流方向为由源极流向漏极，考虑沟道调制效应，可得PMOS管源漏电流表达式为

V_out是输出电压，V_A是第二节点A的电压。V_GS是MOS管的栅源电压，需要注意的是PMOS管V_GS是小于零的。V_DS是漏源电压，V_TP是PMOS管的阈值电压。μp是空穴的迁移率，C_ox是单位面积栅电容。W是导电沟道宽度，L是导电沟道长度，λ是沟道调制系数。

当V_out发生变化，设其变化量为ΔV_out，由式(1)可得

ΔV_DS14＝ΔV_out-V_A (4)

流经M15的总电流不变，因此当流经M14的电流变化时，流经M8的电流也跟着变化即

ΔI₁₄＝-ΔI₈ (5)

由式(3)(4)(5)得流经M8的电流的变化为

由式(6)可知ΔV_out为正时，中括号内的项的值是增大的，则流经M8的电流减小，ΔV_out为负时，中括号内的项的值是减小的，则流经M8的电流增大。

由图2可知，M6、M7的连接方式为二极管连接方式，其可以等效为一个小信号。电阻其大小为

R_eq为等效电阻，g_m为MOS管跨导，r_o为MOS管漏源之间电阻。

因此，可得M10的栅极电压为

V_G10＝VDD-(R_eq6+R_eq7)·(I₈+ΔI₈) (8)

由式(8)可知，当M8电流减小时，ΔI₈为负，M10栅极电压升高；M8电流增大时，ΔI₈为正，M10栅极电压降低。

由图2可知，M9的连接方式为二极管连接方式，因此M12的栅极电压可得

V_G12＝VDD-R_eq9I₁₀ (9)

NMOS管M10忽略沟道调制效应的漏源电流公式

设NMOS管M10的栅极电压变化量为ΔV_G10，则由式(9)(10)可得

由式(11)可知当M10的栅极电压升高时，ΔV_G10为正，M12栅极电压降低；当M10的栅极电压降低时，ΔV_G10为负，M12栅极电压升高。

由图2可知M13的连接方式为二极管连接，因此可得MP的栅极电压为

V_GMP＝R_eq13I₁₂ (12)

忽略沟道调制效应，由式(3)得PMOS管M12管的漏源电流为

设PMOS管M12的栅极电压变化量为ΔV_G12，则由式(12)(13)可得

由式(14)可知当M12的栅极电压升高时，ΔV_G12为正，MP栅极电压降低；当M12的栅极电压降低时，ΔV_G12为负，MP栅极电压升高。

PMOS功率管MP的漏源电流为：

输出电压为

V_out＝I_L·Z_L (16)

I_L为负载电流，Z_L为负载阻抗。

又因为负载电流正比于MP的电流，可得负载电流为

I_L＝αI_MP α>0 (17)

设MP的栅极电压变化量为ΔV_GMP，，则由式(15)(16)(17)可得

由式(18)可知当MP的栅极电压升高时，ΔV_GMP为正，输出电压V_out降低；当MP的栅极电压降低时，ΔV_GMP为负，输出电压V_out升高。

综上所述，当输出电压V_out升高时，ΔV_out为正时，则流经M8的电流减小；由式(8)可知当M8电流减小时，M10栅极电压升高；由式(11)可知当M10的栅极电压升高时，ΔV_G10为正，M12栅极电压降低；由式(15)可知当M12的栅极电压降低时，ΔV_G12为负，MP栅极电压升高；由式(18)可知当MP的栅极电压升高时，ΔV_GMP为正，流经MP的电流减小，将输出电压V_out拉低，使其恢复正常。

输出电压V_out降低时，ΔV_out为负时，流经M8的电流增大；由式(8)可知当M8电流增大时，M10栅极电压降低；由式(11)可知当M10的栅极电压降低时，ΔV_G10为负，M12栅极电压升高；由式(15)可知当M12的栅极电压升高时，ΔV_G12为正，MP栅极电压降低；由式(18)可知当MP的栅极电压降低时，ΔV_GMP为负，流经MP的电流增大，将输出电压V_out拉高，使其恢复正常。

2、所述快速反应电路2中的M9、M10、M11、M12和M13构成误差放大器，下面对该误差放大器的增益进行分析：

由图2可知，误差放大器由两级放大器组成，第一级为M9和M10构成二极管连接的负载的共源级电路。其中，输入为M8漏极电压V_D8，输出为M12栅极电压V_G12。

对于二极管连接的M9，其一直保持饱和状态，特性相当于小信号电阻，其漏源电流为

流经M10的漏源电流为

I₉＝I₁₀ (21)

由式(19)(20)(21)得

对式(22)求导可得增益

误差放大器第二级由M11、M12和M13构成源跟随器，其中M12的栅极电压V_G12为输入，NMOS管M13的漏源电压V_DS13为输出。其中M11、M13以二极管方式连接，一直处于饱和区。M13的漏源电流为

流经M12的漏源电流为

又流经M12和M13的电流相等，即

I₁₂＝I₁₃ (26)

由式(24)(25)(26)得

对式(27)求导可得增益为

由式(23)(28)可得由M9、M10、M11、M12和M13构成的误差放大器的增益为

在分析了误差放大器之后，下面分析功率管MP和负载电路3。

图5是其小信号等效电路图。功率管MP和负载电路增益为

g_mMP是功率管MP的跨导，r_oMP是MP的漏源电阻。

其传输函数为

整个电路的开环传输函数为

由传输函数可得其极点

极点P1是在输出端产生的极点，由于电容C_L很大，因此由它决定的极点P1靠近原点，是系统的主极点。由功率管MP的寄生电容决定的极点P2为系统非主极点。

LDO的单位增益带宽为

由式(35)可知，LDO电路的单位增益带宽由误差放大器的增益、功率管MP的跨导和负载电容C_L决定。

本发明创造的LDO电路利用快速反应电路2来应对负载电压的变化，提高负载瞬态响应能力，通过仿真，本发明创造的LDO电路可以在8ns以内便能使LDO电路的负载电压恢复正常状态，相对于传统LDO电路具有明显优势。

以上对本发明的较佳实施方式进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。

Claims (3)

1.一种快速响应LDO电路，其特征在于，包括：偏置电路(1)、快速反应电路(2)、负载电路(3)；

所述偏置电路(1)由：PMOS晶体管M1、M2、NMOS晶体管M3、M4、M5、运算放大器AMP构成，所述M1的源极与地GND连接，所述M1的栅、漏极、所述M2的源极分别与所述运算放大器AMP的反相输入端连接，所述运算放大器AMP的同相输入端连接输入参考电压V_ref，所述M2的漏、栅极、所述运算放大器AMP的输出端、所述M3的漏、栅极分别连接于第一节点(a)，所述第一节点(a)与所述偏置电路(1)的驱动电源V_mir连接，所述M4的漏、栅极相互连接并与所述M3的源极连接，所述M5的漏、栅极相互连接并与所述M4的源极连接，所述M5的源极与地GND连接，所述M1、M2的衬底与电源VDD连接，所述M3、M4、M5的衬底与地GND连接；

所述快速反应电路(2)由：PMOS晶体管M6、M7、M9、M11、M12、MP、M14、NMOS晶体管M8、M10、M13、M15、电容C1构成，所述M6的栅、漏极相互连接并与所述M7的源极连接，所述M7的栅、漏极相互连接并与所述M8的漏极、所述M10的栅极连接，所述M8的栅极与所述M14的栅极连接，所述M8的源极、所述M14的漏极、所述M15的漏极分别连接于第二节点(A)，所述M15的源极与地GND连接，所述M9的栅、漏极分别与所述M12的栅极、所述M10的漏极连接，所述M11的栅、漏极分别与所述M12的源极连接，所述M12的漏极分别与所述M13的栅、漏极、所述MP的栅极、所述电容C1的一端连接，所述M10的源极、所述M13的源极、所述电容C1的另一端分别与地GND连接，所述MP的漏极与所述M14的源极连接，所述M6、M9、M11、MP的源极分别与电源VDD连接，所述M6、M7、M9、M11、M12、M14、MP的衬底与电源VDD连接，所述M8、M10、M13、M15的衬底与地GND连接；

所述负载电路(3)由电容C_L、电阻R_L构成，所述电容C_L、电阻R_L互相并接；

所述运算放大器AMP的反相输入端与所述M8的栅极连接，所述M5的栅、漏极分别与所述M15的栅极连接，所述负载电路(3)的一端分别与所述MP的漏极、所述M14的源极连接于第三节点(C)，所述第三节点(C)与所述快速响应LDO电路的输出端(b1)连接。

2.根据权利要求1所述的一种快速响应LDO电路，其特征在于：所述PMOS管MP为功率管。

3.根据权利要求1或2所述的一种快速响应LDO电路，其特征在于：所述参考电压V_ref为带隙基准电路的输出电压。