CN111474975B - 一种ldo的输出电流采样电路及采样精度调整方法 - Google Patents

Abstract

本发明公开了一种LDO的输出电流采样电路及采样精度调整方法，LDO包括输出MOS管，其源极为电压输出端，漏极连接输入电压，该电路包括采样MOS管、运算放大器、反馈MOS管、分压电阻、可调电阻、采样电阻、第一电流输出单元和第二电流输出单元，采样MOS管栅极通过分压电阻连接输出MOS管栅极、漏极连接输入电压、源极连接可调电阻一端，运算放大器反相输入端连接电压输出端、同相输入端连接可调电阻调节端、输出端连接反馈MOS管的栅极，反馈MOS管的漏极连接可调电阻另一端、源极连接采样电阻，两个电流输出单接入在分压电阻与采样MOS管栅极之间。本发明能够大幅提高MOS管工作于饱和区和深线性区时的电流采样精度。

Description

一种LDO的输出电流采样电路及采样精度调整方法

技术领域

本发明涉及电子电路技术领域，特别是涉及一种LDO的输出电流采样电路及采样精度调整方法。

背景技术

LDO（low dropout regulator，低压差线性稳压器）是一种广泛地应用在电源系统中的电路，由于其高功率传输特性及较高的效率，比如输入电压为20.2V，输出电压为20V的应用场景下，转换效率在99%以上，但是，在这类应用场景下，对LDO的电流采样精度要求很高，比如要求精度达到±2%或者±1%。如图1所示，是一种典型的LDO的电路原理图。图中，LDO的采样MOS管Ms与LDO的输出MOS管Mp均为NMOS管，采样MOS管Ms与LDO的输出MOS管Mp并联进行电流采样，由于系统应用的特殊性，在输入电压跳变或者负载跳变，以及系统输入电压精度等因素的影响下，输出MOS管Mp可能工作于饱和区也可能工作于深线性区，这就对并联电流采样带来了很多的不确定性。增加了电流采样的难度，以至于在实际应用中很难达到±2%以内的电流采样精度。

发明内容

本发明主要解决的技术问题是提供一种LDO的输出电流采样电路及采样精度调整方法，能够大幅提高MOS管工作于饱和区和深线性区时的电流采样精度。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种LDO的输出电流采样电路，所述LDO包括输出MOS管，所述输出MOS管的源极为电压输出端，漏极连接输入电压，所述输出电流采样电路包括采样MOS管、运算放大器、反馈MOS管、分压电阻、可调电阻、采样电阻、第一电流输出单元和第二电流输出单元，所述采样MOS管的栅极通过分压电阻连接输出MOS管的栅极、漏极连接输入电压、源极连接可调电阻的一端，所述运算放大器的反相输入端连接输出MOS管的源极、同相输入端连接可调电阻的调节端、输出端连接反馈MOS管的栅极，所述反馈MOS管的漏极连接可调电阻的另一端、源极连接采样电阻，所述第一电流输出单元和第二电流输出单元接入在分压电阻与采样MOS管的栅极之间，所述第一电流输出单元工作时，所述采样MOS管的栅极输入电压增大，所述第二电流输出单元工作时，所述采样MOS管的栅极输入电压减小。

优选的，所述第一电流输出单元和第二电流输出单元均为电流源，所述第一电流输出单元的一端连接偏置电压、另一端连接在分压电阻和采样MOS管的栅极之间，所述第二电流输出单元的一端连接在分压电阻和采样MOS管的栅极之间、另一端接地。

优选的，所述电压输出端与地之间串联连接第一电阻和第二电阻。

优选的，所述电压输出端还连接有电容，所述电容的另一端接地。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种应用于前述任一种所述的低压差线性稳压器的采样精度调整方法，所述采样精度调整方法包括：调整所述可调电阻的阻值大小，使得所述输出MOS管的等效寄生阻抗与采样MOS管的等效寄生阻抗的比值等于输出MOS管的导通阻抗与采样MOS管的导通阻抗的比值；调节所述运算放大器的失调电压，使得所述失调电压减小，以消除失调电压对采样精度的影响。

为解决上述技术问题，本发明采用的又一个技术方案是：提供一种应用于前述任一种所述的低压差线性稳压器的采样精度调整方法，所述采样精度调整方法包括：开启所述第一电流输出单元和/或第二电流输出单元，并调整所述第一电流输出单元和/或第二电流输出单元的输出电流值大小，使得所述输出MOS管的阈值电压与采样MOS管的阈值电压之间的失配电压减小，以消除失配电压对采样精度的影响。

区别于现有技术的情况，本发明的有益效果是：

1.无论输出MOS管工作于深线性区还是工作于饱和区，采样精度均不受影响。

2.输出MOS管工作于深线性区或饱和区时的采样精度均能提高到±1%以内。

附图说明

图1是一种典型的LDO的电路原理图。

图2是现有技术中的LDO的电流采样电路的等效电路图。

图3是本发明实施例的LDO的输出电流采样电路的等效电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图3所示，LDO包括输出MOS管Mp，输出MOS管Mp的源极为电压输出端Vout，漏极连接输入电压Vin，输出电流采样电路包括采样MOS管Ms、运算放大器OS、反馈MOS管Mo、分压电阻Ros、可调电阻Radj、采样电阻Rsns、第一电流输出单元Iadj_p和第二电流输出单元Iadj_n，采样MOS管Ms的栅极通过分压电阻Ros连接输出MOS管Mp的栅极、漏极连接输入电压Vin、源极连接可调电阻Radj的一端，运算放大器OS的反相输入端连接输出MOS管Mp的源极，即电压输出端、同相输入端连接可调电阻Radj的调节端、输出端连接反馈MOS管Mo的栅极，反馈MOS管Mo的漏极连接可调电阻Radj的另一端、源极连接采样电阻Rsns，第一电流输出单元Iadj_p和第二电流输出单元Iadj_n接入在分压电阻Ros与采样MOS管Ms的栅极之间，第一电流输出单元Iadj_p工作时，采样MOS管Ms的栅极输入电压增大，第二电流输出单元Iadj_n工作时，采样MOS管Ms的栅极输入电压减小。

采样电阻Rsns上的压降为采样电压Vsns_out，其与采样电流成比例关系，通过采样电压Vsns_out可以换算出LDO的输出电流。

在本实施例中，第一电流输出单元Iadj_p和第二电流输出单元Iadj_n均为电流源，第一电流输出单元Iadj_p的一端连接偏置电压Vcp、另一端连接在分压电阻Ros和采样MOS管Ms的栅极之间，第二电流输出单元Iadj_n的一端连接在分压电阻Ros和采样MOS管Ms的栅极之间、另一端接地。

为了方便分压，电压输出端Vout与地之间串联连接第一电阻（图未示）和第二电阻（图未示），在等效时，为了简化电路，第一电阻（图未示）和第二电阻（图未示）以负载电流Iload表示。

进一步的，电压输出端Vout还连接有电容C，电容C的另一端接地。电容C与负载电流Iload为并联关系。

在考虑LDO的电流采样精度时，需要将一些寄生参数也考虑进来。图中，vos_op代表运算放大器OS的失调电压, vos_th代表输出MOS管Mp的阈值电压与采样MOS管Ms的阈值电压之间的失配电压，Rdp和Rds分别代表输出MOS管Mp和采样MOS管Ms的漏极的等效寄生阻抗，同理Rsp和Rss分别代表输出MOS管Mp和采样MOS管Ms的源极的等效寄生阻抗，那么Rdp+Rsp则为输出MOS管Mp的等效寄生阻抗，Rds+Rss则为采样MOS管Ms的等效寄生阻抗。

LDO的电流采样精度时，为了说明本发明实施例的输出电流采样电路的有益效果，先不考虑分压电阻Ros、可调电阻Radj、第一电流输出单元Iadj_p和第二电流输出单元Iadj_n对电流采样精度的影响，则图3的等效电路图变为图2的等效电路图，图2也是现有技术中的LDO的电流采样电路的等效电路图。下面将针对深线性区和饱和区分别来推导各个寄生参数对电流采样精度的影响。图中Vgate代表栅极电压。

当输出MOS管Mp工作于深线性区（电阻区）时，输出MOS管Mp的导通阻抗为：

其中，

代表室温下电子迁移率，

为单位面积栅氧化层电容，

代表输出MOS管Mp的等效沟道宽度width；

代表输出MOS管Mp的等效沟道长度Length，

表示加载在输出MOS管Mp的栅极和源极之间的压差，

代表输出MOS管Mp的等效阈值电压。

同理，采样MOS管Ms的导通阻抗为：

其中，

代表采样MOS管Ms的等效沟道宽度width；

代表采样MOS管Ms的等效沟道长度Length，

表示加载在采样MOS管Ms的栅极和源极之间的压差，

代表采样MOS管Ms的等效阈值电压。

对式（2）进行变换，得到：

当输出MOS管Mp工作于深线性区时，式（3）中的vos_th与Vgsp-Vthp相比可以忽略，因此实际上可以得到：

考虑到所有以上非理想因素后，可以得到采样电压Vsns_out为：

当输出MOS管Mp工作于饱和区时，输出MOS管Mp流过的电流为：

其中，

代表MOS管的漏极电压对漏极电流的影响，

代表输出MOS管Mp的漏极电压。

同理，采样MOS管Ms流过的电流为：

其中，

代表采样MOS管Ms的漏极电压。

由于高压的LDNMOS的沟道调制效应较小，作为高阶项的

可以忽略，得到：

忽略高阶项得：

考虑到所有以上非理想因素后，可以得到采样电压Vsns_out为：

式（9）中，由于Vgsp-Vthp的值会变得很小，比如100mV以下，那么上式中的mV级别的vos_th的影响就会变得比较大。

由式（5）和（9）我们可以看出，当输出MOS管Mp工作于饱和区时，对电流采样精度影响较大的是vos_th，Vds的影响很小；而当输出MOS管Mp工作于深线性区时，则恰恰相反，对电流采样精度影响较大的是vos_op，vos_th的影响很小。因此在针对饱和区和深线性区进行电流采样精度调整时，现有技术在针对深线性区调整后，在饱和区下电流采样精度会下降；同样在针对饱和区调整后，在线性区下电流采样精度也会下降，所以现有技术无法同时满足饱和区和深线性区的电流采样精度要求。

而本发明实施例的输出电流采样电路由于引入了分压电阻Ros、可调电阻Radj、第一电流输出单元Iadj_p和第二电流输出单元Iadj_n，可以兼顾饱和区和深线性区的电流采样精度要求。

针对深线性区，可以通过改变运算放大器OS的输入端的反馈点来调节Rds+Rss+Radj，使得等效阻抗满足公式：

然后通过调节运算放大器OS的输入失调电压vos_op使得其足够小，从而满足深线性区的电流采样精度。

针对饱和区，由公式（9）可知，影响较大的是vgs的失调电压vos_th，因此可以通过调整第一电流输出单元Iadj_p和第二电流输出单元Iadj_n来改变失调电压vos_th，使得输出MOS管Mp的阈值电压与采样MOS管Ms的阈值电压之间的失配电压足够小。由前面的推导可以知道，改变饱和区的vgs对深线性区的影响很小，即几乎不会影响深线性区的精度调整效果。

本发明还提供一种应用于前述实施例的输出电流采样电路的采样精度调整方法，其包括：

调整可调电阻Radj的阻值大小，使得输出MOS管Mp的等效寄生阻抗与采样MOS管Ms的等效寄生阻抗的比值等于输出MOS管Mp的导通阻抗与采样MOS管Ms的导通阻抗的比值，即满足公式（10）；

调节运算放大器OS的失调电压vos_op，使得失调电压vos_op减小，以消除失调电压vos_op对采样精度的影响。

本发明还提供一种应用于前述实施例的输出电流采样电路的采样精度调整方法，其包括：

开启第一电流输出单元Iadj_p和/或第二电流输出单元Iadj_n，并调整第一电流输出单元Iadj_p和/或第二电流输出单元Iadj_n的输出电流值大小，使得输出MOS管Mp的阈值电压与采样MOS管Ms的阈值电压之间的失配电压减小，以消除失配电压对采样精度的影响。

需要注意的是，第一电流输出单元Iadj_p和第二电流输出单元Iadj_n可以只开启一个，也可以同时开启。在只开启一个时，只需调节所开启的电流源的输出电流值大小，在同时开启时，可以只调节第一电流输出单元Iadj_p或第二电流输出单元Iadj_n的输出电流值大小，也可以同时调节第一电流输出单元Iadj_p和第二电流输出单元Iadj_n的输出电流值大小。

通过上述方式，本发明实施例的LDO的输出电流采样电路及采样精度调整方法能够大幅提高MOS管工作于饱和区和深线性区时的电流采样精度，电流采样精度可以由±3%提高到±1%以内。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (5)

1.一种LDO的输出电流采样电路，所述LDO包括输出MOS管，所述输出MOS管的源极为电压输出端，漏极连接输入电压，其特征在于，所述输出电流采样电路包括采样MOS管、运算放大器、反馈MOS管、分压电阻、可调电阻、采样电阻、第一电流输出单元和第二电流输出单元，所述采样MOS管的栅极通过分压电阻连接输出MOS管的栅极、漏极连接输入电压、源极连接可调电阻的一端，所述运算放大器的反相输入端连接输出MOS管的源极、同相输入端连接可调电阻的调节端、输出端连接反馈MOS管的栅极，所述反馈MOS管的漏极连接可调电阻的另一端、源极连接采样电阻，所述第一电流输出单元和第二电流输出单元接入在分压电阻与采样MOS管的栅极之间，所述第一电流输出单元工作时，所述采样MOS管的栅极输入电压增大，所述第二电流输出单元工作时，所述采样MOS管的栅极输入电压减小,电压输出端Vout与地之间串联连接第一电阻和第二电阻。

2.根据权利要求1所述的LDO的输出电流采样电路，其特征在于，所述第一电流输出单元和第二电流输出单元均为电流源，所述第一电流输出单元的一端连接偏置电压、另一端连接在分压电阻和采样MOS管的栅极之间，所述第二电流输出单元的一端连接在分压电阻和采样MOS管的栅极之间、另一端接地。

3.根据权利要求1所述的LDO的输出电流采样电路，其特征在于，所述电压输出端还连接有电容，所述电容的另一端接地。

4.一种应用于权利要求1至3任一项所述的输出电流采样电路的采样精度调整方法，其特征在于，所述采样精度调整方法包括：

调整所述可调电阻的阻值大小，使得所述输出MOS管的等效寄生阻抗与采样MOS管的等效寄生阻抗的比值等于输出MOS管的导通阻抗与采样MOS管的导通阻抗的比值；

调节所述运算放大器的失调电压，使得所述失调电压减小，以消除失调电压对采样精度的影响。

5.一种应用于权利要求1至3任一项所述的输出电流采样电路的采样精度调整方法，其特征在于，所述采样精度调整方法包括：

开启所述第一电流输出单元和/或第二电流输出单元，并调整所述第一电流输出单元和/或第二电流输出单元的输出电流值大小，使得所述输出MOS管的阈值电压与采样MOS管的阈值电压之间的失配电压减小，以消除失配电压对采样精度的影响。

Images