CN103838286A - 一种快速瞬态响应、高稳定性的低压差线性稳压器 - Google Patents

Abstract

本发明公开了一种快速瞬态响应、高稳定性的低压差线性稳压器。包括功率调整管、误差放大器电路和ESR电阻，所述误差放大器电路包括主运放电路和缓冲驱动电路；还包括瞬态相应提高电路和补偿网络电路。本发明的优点：1、提出了一种补偿网络，可以保证负载电流发生变化时，相位裕量不发生变化，保证了低压差线性稳压器的稳定性；2、在补偿网络的基础上添加一个感应电容能够快速跟踪极点的变化，从而保证在负载电流跳变瞬间稳定性保持不变，防止输出电压发生振荡的情形；3、设计了一种瞬态响应提高电路结构来改善负载瞬态响应，能够在输出端负载电流发生跳变时，保证其输出具有快速瞬态响应能力，而且增益和相位裕度不会发生太大变化。

Description

一种快速瞬态响应、高稳定性的低压差线性稳压器

技术领域

本发明涉及电源管理技术领域，具体地说，涉及一种低压差线性稳压器(LDO，low-DropoutRegulator)的设计。

背景技术

电源管理技术大量用于电子消费产品中，尤其是笔记本电脑、智能手机、PDA等便携式电子产品中。电源管理的应用主要是为了通过改善器件对能量的利用率，以达到延长电池寿命和芯片工作时间的目的。

低压差线性稳压器(LDO)是一种输出电压低于输入电压的线性稳压源，它的基本功能是提供稳定可靠恒定电源电压。它的优点是自身压降低、功耗低、封装体积小、输出纹波低、运用方案简单。LDO的输出纹波较小，它滤掉了电路中的噪声，对它驱动的电路起到净化作用。LDO的外接电路没有使用电感，因此不存在电磁干扰的问题。因此，常用LDO来驱动存储器、微控制器、低压逻辑等对电源电压波动较敏感的电路模块。

众所周知，稳定性是低压差线性稳压器(LDO)的一大难点，许多传统片外电容的LDO，电路图参照图1，通常采用ESR电阻与输出电容串联产生的零点来抵消次极点，以保证稳定性。但是，当负载电流发生很大变化时，次极点会发生变化，ESR零点并不能很好的跟踪极点的变化，从而对于稳定性造成不良影响。而且，如果输出电压在负载电流跳变瞬间过冲或欠冲电压太大，会直接影响后续电路模块的正常工作。

发明内容

本发明的目的是提供一种快速瞬态响应、高稳定性的低压差线性稳压器，以解决上述问题。所述的低压差线性稳压器是主要用于DC/DC里的COMS低压差线性稳压器，作为带隙基准输出端的后续模块，以达到滤波和提高参考电压精度的目的。

为解决上述问题，本发明所采用的技术方案是：

一种快速瞬态响应、高稳定性的低压差线性稳压器，包括功率调整管、误差放大器电路和ESR电阻，所述误差放大器电路包括主运放电路和缓冲驱动电路，所述主运放电路的同相输入端接带隙基准参考电压，反相输入端与低压差线性稳压器的输出端相接，所述缓冲驱动电路的输入端接主运放电路的输出端，缓冲驱动电路的输出端接功率调整管的栅极；所述功率调整管的漏极接外部的输入电源，功率调整管的源极接低压差线性稳压器的输出端；其特征在于：还包括瞬态相应提高电路和补偿网络电路；所述瞬态响应提高电路的两个输入端接主运放电路中产生的偏置电压，输出端接误差放大器的输出端；所述补偿网络电路的输入端接误差放大器的输出端，输出端接主运放电路的输出端。

进一步的，所述瞬态响应提高电路包括NMOS管M₇、M₈和PMOS管M₆、M₉、M₁₀；NMOS管M₇的栅极和PMOS管M₆的栅极作为所述瞬态响应提高电路的两个输入端，两个输入端分别接主运放电路中产生的偏置电压A和B；NMOS管M₆和M₇的并联管子数目分别为3和4；NMOS管M₆的源极接DC/DC中Battery模块的电压V_BAT，M₆的漏极接NMOS管M₇的漏极和NMOS管M₈的栅极；NMOS管M₇和M₈的的源极接地，M₈的漏极接PMOS管M₉的漏极和栅极，以及M₁₀的栅极；PMOS管M₉的栅极和M₁₀的栅极相接，M₉和M₁₀的源极接外部的Battery模块的电压V_BAT；PMOS管M₁₀的漏极作为接所述瞬态响应提高电路的输出端，并接误差放大器的输出端V_G。

进一步的，所述补偿网络电路包括PMOS管M₀、M₃、M₄和NMOS管M₁、M₂、M₅，以及补偿电容Cc、感应电容C_F、电阻R₂、比较器comp、偏置电流源IB；其中：NMOS管M₅的栅极作为所述补偿网络电路的输入端，接误差放大器的输出端V_G；补偿电容Cc一端作为所述补偿网络电路的输出端，接主运放电路的输出端V_O，补偿电容Cc的另一端接NMOS管M₁的源极和感应电容C_F的一端；NMOS管M₁的栅极和感应电容C_F的另一端都接电阻R₂的一端；R₂的另一端接NMOS管M₂的栅极和漏极，NMOS管M₁和M₂的源极都接地，M₂的漏极接PMOS管M₀和M₃的漏极，M₀的栅极接偏置电压Vb1，PMOS管M₃和M₄的栅极都接比较器comp的输出端，M₀、M₃、M₄的源极都接外部的Battery模块的电压V_BAT，M₄的漏极接比较器comp的一个输入端和NMOS管M₅的漏极，比较器comp的另一个输入端接外部的输入电源，M₅的源极接低压差线性稳压器输出端和偏置电源IB的一端，IB的另一端接地。

进一步的，所述误差放大器电路包括主运放电路和缓冲驱动电路；其中：主运放电路包括PMOS管M₁₁、M₁₂、M₂₁、M₂₂、M₂₃、M₂₄、M₂₅和NMOS管M₁₃、M₁₄、M₁₅、M₁₆、M₁₇、M₁₈、M₁₉、M₂₀和偏置电阻R₁；缓冲驱动电路包括PMOS管M₂₆、M₂₇；具体连接关系如下：

所述主运放电路中，PMOS管M₂₅的栅极接偏置电压Vb1，M₂₅的源极接电源电压V_BAT，M₂₅的漏极接PMOS管M₁₁和M₁₂的源极；PMOS管M₁₁的栅极接带隙基准参考电压Vref，M₁₁的漏极接NMOS管M₁₃的漏极和NMOS管M₁₅和M₁₈的栅极，M₁₂的栅极接V_OUT；NMOS管M₁₃和M₁₉的栅极都接偏置电压Vb2，M₁₃的源极与M₁₅的漏极相接，M₁₅的栅极接M₁₈的栅极，M₁₅和M₁₈的源极都接地，M₁₈的漏极接M₁₉的源极，M₁₉的漏极接偏置电阻R₁的一端和PMOS管M₂₁、M₂₂的栅极；偏置电阻R₁的另一端接PMOS管M₂₁的漏极和PMOS管M₂₃、M₂₄的栅极；PMOS管M₂₁的源极接M₂₃的漏极，M₂₃的栅极与M₂₄的栅极相连，M₂₃和M₂₄的源极接电源电压V_BAT；PMOS管M₂₄的漏极接PMOS管M₂₂的源极，M₂₂的漏极接NMOS管M₂₀的漏极；NMOS管M₂₀的源极接NMOS管M₁₇的漏极，M₁₇的栅极接NMOS管M₁₆的栅极和PMOS管M₁₂的漏极，M₁₇和M₁₆的源极都接地；NMOS管M₁₆的漏极接M₁₄的源极；NMOS管M₁₄的漏极接PMOS管M₁₂的漏极；

所述缓冲驱动电路中，PMOS管M₂₇的漏极接地，M₂₇的源极接误差放大器的输出端V_G和M₂₆的漏极，M₂₇的栅极接PMOS管M₂₂的源极；PMOS管M₂₆的栅极接偏置电压Vb1，M₂₆的源极接电源电压V_BAT。

由于采用了上述技术方案，与现有技术相比，本发明所述的低压差线性稳压器具有以下显著的进步和有益效果：1、提出了一种补偿网络，可以保证负载电流发生变化时，相位裕量不发生变化，保证了低压差线性稳压器的稳定性；2、在补偿网络的基础上添加一个感应电容能够快速跟踪极点的变化，从而保证在负载电流跳变瞬间稳定性保持不变，防止输出电压发生振荡的情形；3、设计了一种瞬态响应提高电路结构来改善负载瞬态响应，能够在输出端负载电流发生跳变时，保证其输出具有快速瞬态响应能力，而且增益和相位裕度不会发生太大变化。

附图说明

图1是传统低压差线性稳压器的电路结构示意图；

图2是本发明所述低压差线性稳压器的电路结构示意图；

图3是本发明所述低压差线性稳压器中的补偿网络电路结构示意图；

图4是本发明所述低压差线性稳压器中的瞬态响应提高电路结构示意图；

图5是本发明所述低压差线性稳压器的误差放大器电路结构示意图；

图6是本发明所述低压差线性稳压器的零极点分析图。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步说明。

本发明所述的快速瞬态响应、高稳定性的低压差线性稳压器，其详细技术方案如图2所示，包括功率调整管MP、误差放大器电路、ESR电阻、瞬态相应提高电路和补偿网络电路。所述误差放大器电路包括主运放电路和缓冲驱动电路，所述主运放电路的同相输入端接带隙基准参考电压Vref，反相输入端与低压差线性稳压器的输出端相接，所述缓冲驱动电路的输入端接主运放电路的输出端，缓冲驱动电路的输出端接功率调整管MP的栅极；所述功率调整管MP的漏极接外部的输入电源V_IN，功率调整管MP的源极接低压差线性稳压器的输出端。所述瞬态响应提高电路的两个输入端接主运放电路中产生的偏置电压，输出端接误差放大器的输出端；所述补偿网络电路的输入端接误差放大器的输出端，输出端接主运放电路的输出端。

具体地说：

参照图4，所述瞬态响应提高电路包括NMOS管M₇、M₈和PMOS管M₆、M₉、M₁₀；NMOS管M₇的栅极和PMOS管M₆的栅极作为所述瞬态响应提高电路的两个输入端，两个输入端分别接主运放电路中产生的偏置电压A和B；NMOS管M₆和M₇的并联管子数目分别为3和4；NMOS管M₆的源极接DC/DC中Battery模块的电压V_BAT，M₆的漏极接NMOS管M₇的漏极和NMOS管M₈的栅极；NMOS管M₇和M₈的的源极接地，M₈的漏极接PMOS管M₉的漏极和栅极，以及M₁₀的栅极；PMOS管M₉的栅极和M₁₀的栅极相接，M₉和M₁₀的源极接外部的Battery模块的电压V_BAT；PMOS管M₁₀的漏极作为接所述瞬态响应提高电路的输出端，并接误差放大器的输出端V_G。

参照图3，所述补偿网络电路包括PMOS管M₀、M₃、M₄和NMOS管M₁、M₂、M₅，以及补偿电容Cc、感应电容C_F、电阻R₂、比较器comp、偏置电流源IB；其中：NMOS管M₅的栅极作为所述补偿网络电路的输入端，接误差放大器的输出端V_G；补偿电容Cc一端作为所述补偿网络电路的输出端，接主运放电路的输出端V_O，补偿电容Cc的另一端接NMOS管M₁的源极和感应电容C_F的一端；NMOS管M₁的栅极和感应电容C_F的另一端都接电阻R₂的一端；R₂的另一端接NMOS管M₂的栅极和漏极，NMOS管M₁和M₂的源极都接地，M₂的漏极接PMOS管M₀和M₃的漏极，M₀的栅极接偏置电压Vb1，PMOS管M₃和M₄的栅极都接比较器comp的输出端，M₀、M₃、M₄的源极都接外部的Battery模块的电压V_BAT，M₄的漏极接比较器comp的一个输入端和NMOS管M₅的漏极，比较器comp的另一个输入端接外部的输入电源，M₅的源极接低压差线性稳压器输出端和偏置电源IB的一端，IB的另一端接地。

参照图5，所述误差放大器电路包括主运放电路和缓冲驱动电路；其中：主运放电路包括PMOS管M₁₁、M₁₂、M₂₁、M₂₂、M₂₃、M₂₄、M₂₅和NMOS管M₁₃、M₁₄、M₁₅、M₁₆、M₁₇、M₁₈、M₁₉、M₂₀和偏置电阻R₁；缓冲驱动电路包括PMOS管M₂₆、M₂₇；具体连接关系如下：

所述主运放电路中，PMOS管M₂₅的栅极接偏置电压Vb1，M₂₅的源极接电源电压V_BAT，M₂₅的漏极接PMOS管M₁₁和M₁₂的源极；PMOS管M₁₁的栅极接带隙基准参考电压Vref，M₁₁的漏极接NMOS管M₁₃的漏极和NMOS管M₁₅和M₁₈的栅极，M₁₂的栅极接V_OUT；NMOS管M₁₃和M₁₉的栅极都接偏置电压Vb2，M₁₃的源极与M₁₅的漏极相接，M₁₅的栅极接M₁₈的栅极，M₁₅和M₁₈的源极都接地，M₁₈的漏极接M₁₉的源极，M₁₉的漏极接偏置电阻R₁的一端和PMOS管M₂₁、M₂₂的栅极；偏置电阻R₁的另一端接PMOS管M₂₁的漏极和PMOS管M₂₃、M₂₄的栅极；PMOS管M₂₁的源极接M₂₃的漏极，M₂₃的栅极与M₂₄的栅极相连，M₂₃和M₂₄的源极接电源电压V_BAT；PMOS管M₂₄的漏极接PMOS管M₂₂的源极，M₂₂的漏极接NMOS管M₂₀的漏极；NMOS管M₂₀的源极接NMOS管M₁₇的漏极，M₁₇的栅极接NMOS管M₁₆的栅极和PMOS管M₁₂的漏极，M₁₇和M₁₆的源极都接地；NMOS管M₁₆的漏极接M₁₄的源极；NMOS管M₁₄的漏极接PMOS管M₁₂的漏极；

所述缓冲驱动电路中，PMOS管M₂₇的漏极接地，M₂₇的源极接误差放大器的输出端V_G和M₂₆的漏极，M₂₇的栅极接PMOS管M₂₂的源极；PMOS管M₂₆的栅极接偏置电压Vb1，M₂₆的源极接电源电压V_BAT。

参照图2，V_IN为DC/DC输入端电压；V_BAT为DC/DC里的Battery模块的电源电压；Vref为带隙基准源参考电压；MP为N型功率调整管；比较器comp和PMOS管M₄组成的负反馈可以将NMOS管M₅的漏极电压箝位到V_IN，从而NMOS管M₅能够准确的感应功率调整管MP的电流。

参照图3，当输出负载电流增大时，NMOS管M₅采样到功率调整管MP电流的变化，从而，PMOS管M₄、M₃电流增大，NMOS管M₂电流也增大，使得NMOS管M₁的V_gs增大，从而，NMOS管M₁输出电阻减少，与补偿电容Cc组成的零极点向高频移动。同理，当输出电流减少时，NMOS管M₁电阻增大，与补偿电容Cc组成的零极点向低频移动。总而言之，NMOS管M₁相当于一个可调电阻，只要合理选择补偿电容Cc和NMOS管M₁的尺寸就可以很好的跟踪输出端极点，能够起到补偿稳定性的作用。

参照图4，由于PMOS管M₆和NMOS管M₇之间存在固有的失调，当负载电流保持不变或减少时，Q点为低电平，NMOS管M₈关闭，对电路没有影响；当负载电流增大时，输出电压下降，Q点为高电平，NMOS管M₈导通，通过M₁₀向G点注入电流，功率调整管MP的栅极电压增大，使得输出电压V_OUT增大，从而减少了由于负载电流跳变导致的下冲电压。

参照图5，由于输出级调整管采用的是NMOS管，所以该级几乎不提供增益，LDO的增益基本由误差放大器电路提供。为了保证环路增益，误差放大器电路的增益应该设计得足够大。所述主运放电路采用对称式共源共栅电流镜结构，对LDO的环路增益有很大的提高。由于缓冲驱动电路采用的是PMOS形式的Buffer结构，在很大程度上对输出电压有一定的下拉作用，对负载电流减少导致的输出电压上跳有改善作用。所以，瞬态响应改善电路主要是解决负载电流下降导致输出电压下跳的情况。

参照图6，r_M1为图1中NMOS管M1的输出电阻，由于中间级采用NMOS源极跟随器，故ro2≈1/gm2。

参照图6，，可以得出频率响应计算公式：

$p_1=-\frac{1}{(r_{o1}+r_{M1})C_C}$

$p_2=-\frac{1}{(\frac{1}{g_{\mathrm{mp}}}//r_{\mathrm{op}}//r_{\mathrm{ESR}})C_L}$

$p_3=-\frac{1}{r_{o2}{C}_G}\≈-\frac{g_{m2}}{C_G}$

$z_1=-\frac{1}{r_{M1}{C}_C}$

$z_2=-\frac{1}{r_{\mathrm{ESR}}{C}_L}$

当输出端负载电流减少时，r_M1增大，g_mp增大，z₁和p₂都向低频移动；当输出端负载电流增大时，r_M1减少，gmp减少，z₁和p₂都向高频移动。由此可知，只要合理选择补偿电容Cc和M₁的尺寸，z₁可以很好的跟随p₂变化，起到补偿稳定性的作用。

其中：p₁为误差放大器电路的输出极点；p₂为LDO输出端极点；p₃为中间级Buffer输出端极点；z₁为r_M1与Cc产生的零点；z₂为ESR零点。

结合图6和图2，负载电流增大时，次极点p₂向高频移动，通过反馈使得V_O点电压升高，由于容值较小的感应电容C_F的存在，V_C点能更快速跟随M点的变化，从而V_C点电压即NMOS管M1的栅极电压升高，导致NMOS管M1的输出电阻下降，从而z₁瞬间向高频移动。同理，当负载电流减少时，次极点p₂向低频移动，通过反馈使得V_O点电压下降，通过感应电容C_F，V_C点能更快速跟随V_O点的变化，从而NMOS管M1的栅极电压下降，导致NMOS管M1的输出电阻增大，从而z₁瞬间向低频移动。

所以，通过感应电容C_F，而不是经过NMOS管M₅和比较器comp组成的负反馈，零点z₁就能够快速的跟随p₂，能够快速的补偿负载电流跳变而带来的稳定性问题。

Claims (4)

1.一种快速瞬态响应、高稳定性的低压差线性稳压器，包括功率调整管、误差放大器电路和ESR电阻，所述误差放大器电路包括主运放电路和缓冲驱动电路，所述主运放电路的同相输入端接带隙基准参考电压，反相输入端与低压差线性稳压器的输出端相接，所述缓冲驱动电路的输入端接主运放电路的输出端，缓冲驱动电路的输出端接功率调整管的栅极；所述功率调整管的漏极接外部的输入电源，功率调整管的源极接低压差线性稳压器的输出端；

其特征在于：还包括瞬态相应提高电路和补偿网络电路；所述瞬态响应提高电路的两个输入端接主运放电路中产生的偏置电压，输出端接误差放大器的输出端；所述补偿网络电路的输入端接误差放大器的输出端，输出端接主运放电路的输出端。

2.根据权利要求1所述快速瞬态响应、高稳定性的低压差线性稳压器，其特征在于：所述瞬态响应提高电路包括NMOS管M₇、M₈和PMOS管M₆、M₉、M₁₀；NMOS管M₇的栅极和PMOS管M₆的栅极作为所述瞬态响应提高电路的两个输入端，两个输入端分别接主运放电路中产生的偏置电压A和B；NMOS管M₆和M₇的并联管子数目分别为3和4；NMOS管M₆的源极接DC/DC中Battery模块的电压V_BAT，M₆的漏极接NMOS管M₇的漏极和NMOS管M₈的栅极；NMOS管M₇和M₈的的源极接地，M₈的漏极接PMOS管M₉的漏极和栅极，以及M₁₀的栅极；PMOS管M₉的栅极和M₁₀的栅极相接，M₉和M₁₀的源极接外部的Battery模块的电压V_BAT；PMOS管M₁₀的漏极作为接所述瞬态响应提高电路的输出端，并接误差放大器的输出端V_G。

3.根据权利要求1或2所述快速瞬态响应、高稳定性的低压差线性稳压器，其特征在于：所述补偿网络电路包括PMOS管M₀、M₃、M₄和NMOS管M₁、M₂、M₅，以及补偿电容Cc、感应电容C_F、电阻R₂、比较器comp、偏置电流源IB；其中：NMOS管M₅的栅极作为所述补偿网络电路的输入端，接误差放大器的输出端V_G；补偿电容Cc一端作为所述补偿网络电路的输出端，接主运放电路的输出端V_O，补偿电容Cc的另一端接NMOS管M₁的源极和感应电容C_F的一端；NMOS管M₁的栅极和感应电容C_F的另一端都接电阻R₂的一端；R₂的另一端接NMOS管M₂的栅极和漏极，NMOS管M₁和M₂的源极都接地，M₂的漏极接PMOS管M₀和M₃的漏极，M₀的栅极接偏置电压Vb1，PMOS管M₃和M₄的栅极都接比较器comp的输出端，M₀、M₃、M₄的源极都接外部的Battery模块的电压V_BAT，M₄的漏极接比较器comp的一个输入端和NMOS管M₅的漏极，比较器comp的另一个输入端接外部的输入电源，M₅的源极接低压差线性稳压器输出端和偏置电源IB的一端，IB的另一端接地。

4.根据权利要求3所述快速瞬态响应、高稳定性的低压差线性稳压器，其特征在于：所述误差放大器电路包括主运放电路和缓冲驱动电路；其中：主运放电路包括PMOS管M₁₁、M₁₂、M₂₁、M₂₂、M₂₃、M₂₄、M₂₅和NMOS管M₁₃、M₁₄、M₁₅、M₁₆、M₁₇、M₁₈、M₁₉、M₂₀和偏置电阻R₁；缓冲驱动电路包括PMOS管M₂₆、M₂₇；具体连接关系如下：

所述主运放电路中，PMOS管M₂₅的栅极接偏置电压Vb1，M₂₅的源极接电源电压V_BAT，M₂₅的漏极接PMOS管M₁₁和M₁₂的源极；PMOS管M₁₁的栅极接带隙基准参考电压Vref，M₁₁的漏极接NMOS管M₁₃的漏极和NMOS管M₁₅和M₁₈的栅极，M₁₂的栅极接V_OUT；NMOS管M₁₃和M₁₉的栅极都接偏置电压Vb2，M₁₃的源极与M₁₅的漏极相接，M₁₅的栅极接M₁₈的栅极，M₁₅和M₁₈的源极都接地，M₁₈的漏极接M₁₉的源极，M₁₉的漏极接偏置电阻R₁的一端和PMOS管M₂₁、M₂₂的栅极；偏置电阻R₁的另一端接PMOS管M₂₁的漏极和PMOS管M₂₃、M₂₄的栅极；PMOS管M₂₁的源极接M₂₃的漏极，M₂₃的栅极与M₂₄的栅极相连，M₂₃和M₂₄的源极接电源电压V_BAT；PMOS管M₂₄的漏极接PMOS管M₂₂的源极，M₂₂的漏极接NMOS管M₂₀的漏极；NMOS管M₂₀的源极接NMOS管M₁₇的漏极，M₁₇的栅极接NMOS管M₁₆的栅极和PMOS管M₁₂的漏极，M₁₇和M₁₆的源极都接地；NMOS管M₁₆的漏极接M₁₄的源极；NMOS管M₁₄的漏极接PMOS管M₁₂的漏极；

所述缓冲驱动电路中，PMOS管M₂₇的漏极接地，M₂₇的源极接误差放大器的输出端V_G和M₂₆的漏极，M₂₇的栅极接PMOS管M₂₂的源极；PMOS管M₂₆的栅极接偏置电压Vb1，M₂₆的源极接电源电压V_BAT。

Images