FR2988184A1

FR2988184A1 - Regulateur a faible chute de tension a stabilite amelioree.

Info

Publication number: FR2988184A1
Application number: FR1252322A
Authority: FR
Inventors: Jimmy Fort; Thierry Soude
Original assignee: STMicroelectronics Rousset SAS
Current assignee: STMicroelectronics Rousset SAS
Priority date: 2012-03-15
Filing date: 2012-03-15
Publication date: 2013-09-20
Anticipated expiration: 2032-03-15
Also published as: US20130241649A1; US20160062377A1; US9190969B2; FR2988184B1; US9836070B2

Abstract

Le régulateur à faible chute de tension comprend un amplificateur d'erreur (AMPE) comportant une paire différentielle de transistors d'entrée (M1, M2) et un circuit à structure différentielle cascode repliée (M5, M6, M7, M8) connecté à la sortie de ladite paire différentielle, un étage de sortie (ETS) connecté au noeud de sortie (GP) de l'amplificateur d'erreur, et un condensateur de compensation Miller (CM) connecté entre l'étage de sortie (ETS) et le noeud cascode côté sortie (XP) du circuit cascode ; l'amplificateur d'erreur (AMPE) comprend en outre au moins un module amplificateur inverseur (MAIV1, MAIV2) rebouclé entre ledit noeud cascode (XP3, XN) et la grille du transistor cascode (M6, M5) du circuit cascode connecté entre ledit noeud cascode (XP, XN) et ledit noeud de sortie (GP).

Description

B11-5827FR 1 Régulateur à faible chute de tension à stabilité améliorée L'invention concerne les régulateurs à faible chute de tension, communément désignés par l'homme du métier sous la dénomination anglosaxonne LDO (Low Drop Out Voltage), et plus particulièrement les régulateurs dont l'amplificateur d'erreur comporte une paire différentielle de transistors d'entrée, préférentiellement des transistors PMOS, et un circuit à structure différentielle cascode repliée.

Un régulateur à faible chute de tension ou faible tension de déchet (différence entre la tension de sortie délivrée et la tension d'entrée) permet d'obtenir une tension de sortie stable quelle que soit la valeur du courant de sortie demandée. Une architecture de régulateur LDO habituellement utilisée comporte un amplificateur d'erreur ayant une paire différentielle de transistors d'entrée, par exemple des transistors PMOS, associée à un circuit à structure cascode repliée. Cependant, une telle structure souffre d'une instabilité en boucle fermée. Aussi, pour améliorer la stabilité du régulateur, on place généralement un condensateur, dit de compensation Miller, entre l'étage de sortie du régulateur et le noeud cascode situé côté sortie de l'amplificateur d'erreur. Ce condensateur de compensation Miller, agencé en contre-réaction, permet de déplacer le pôle dominant vers les basses fréquences, tout en repoussant le pôle de sortie vers les hautes fréquences. Cependant, la combinaison du condensateur de compensation Miller et de l'impédance dudit noeud cascode conduit à l'obtention d'un troisième pôle à ce noeud cascode situé côté sortie. Et lorsque le courant de sortie du régulateur augmente, le pôle de sortie se déplace vers les hautes fréquences, et à fort courant, ce pôle de sortie et le troisième pôle mentionné précédemment, se situent alors à des fréquences voisines, créant alors un pôle complexe conjugué, ce qui dégrade la stabilité du système.

Selon un mode de réalisation, il est proposé une structure de régulateur à faible chute de tension décalant le troisième pôle (pôle au noeud cascode) vers les hautes fréquences, typiquement de l'ordre de plusieurs décades, de façon à l'éloigner du pôle de sortie et améliorer ainsi la stabilité du système, et augmenter la bande passante du régulateur en boucle fermée, c'est-à-dire sa vitesse de réaction. Selon un mode de réalisation, il est ainsi proposé de repousser le troisième pôle vers les hautes fréquences en diminuant l'impédance du noeud cascode par l'adjonction d'un amplificateur inverseur, ce qui permet de diviser l'impédance au noeud cascode par le gain de l'amplificateur inverseur. Selon un aspect, il est proposé un régulateur à faible chute de tension ou à faible tension de déchet, comprenant un amplificateur d'erreur comportant une paire différentielle de transistors d'entrée, préférentiellement des transistors PMOS, et un circuit à structure différentielle cascode repliée, connecté à la sortie de ladite paire différentielle, un étage de sortie connecté au noeud de sortie de l'amplificateur d'erreur, et un condensateur, dit de compensation Miller, connecté entre l'étage de sortie et le noeud cascode du circuit cascode, situé côté sortie de l'amplificateur d'erreur. Selon une caractéristique générale de cet aspect, l'amplificateur d'erreur comprend en outre au moins un module amplificateur inverseur rebouclé entre ledit noeud cascode et la grille du transistor cascode, connecté entre ledit noeud cascode et ledit noeud de sortie de l'amplificateur d'erreur. Plusieurs réalisations sont possibles pour le module amplificateur inverseur. Celui-ci peut être à entrée en courant ou bien à entrée en tension. Il est également possible de prévoir un ou plusieurs modules amplificateurs inverseurs à architecture du type entrée unique/sortie unique (« Single Ended » selon une dénomination anglosaxonne bien connue de l'homme du métier), ou bien par exemple, un unique module amplificateur inverseur à entrée en courant à architecture du type entrée différentielle/sortie différentielle, avec boucle de contrôle de tension de mode commun. Selon un autre aspect, il est proposé un circuit intégré, comprenant un régulateur tel que défini ci avant.

D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : les figures 1 à 5 sont relatives à différents modes de réalisation d'un régulateur selon l'invention.

Sur la figure 1, la référence RGL désigne un régulateur à faible chute de tension, comportant un amplificateur d'erreur AMPE connecté entre une tension d'alimentation Vdd et la masse GND. Ce régulateur est par exemple disposé au sein d'un circuit intégré CI. L' amplificateur d' erreur AMPE comporte une paire différentielle de transistors d'entrée Ml, M2, ici des transistors PMOS (bien qu'il soit également possible d'utiliser des transistors NMOS). L'utilisation de transistors PMOS permet notamment d'avoir un mode commun d'entrée très basse tension. La grille du transistor Ml, qui forme l'une des entrées de la paire différentielle, est reliée à une tension de référence VBG, qui est ici une tension de bande interdite (bandgap), générée par un générateur GEN2 de structure classique et connue en soi. Ce générateur GEN2 peut être disposé à l'intérieur ou à l'extérieur du régulateur RGL. La grille du transistor M2 forme l'autre entrée de la paire différentielle. Cette autre entrée reçoit la tension FB dont la valeur est reliée à celle de la tension de sortie délivrée par le régulateur, à un coefficient près résultant de la présence du pont diviseur R1, R2 de l'étage de sortie ETS. L'amplificateur d'erreur AMPE comporte également un circuit à structure différentielle cascode repliée, connecté à la sortie différentielle XN, XP de la paire différentielle. Ce circuit cascode comprend un étage de polarisation comportant les transistors de polarisation M7 et M8, cascodé par un étage de transistors cascode M5, M6.

Les noeuds XN et XP forment les deux noeuds cascode d'entrée du circuit cascode. On parle ici d'une structure cascode repliée car les transistors du circuit cascode sont des transistors d'un type différent de ceux de la paire différentielle. En d'autres termes, puisque la paire différentielle comporte ici des transistors PMOS, les transistors du circuit cascode sont des transistors NMOS. L'amplificateur d'erreur AMPE comporte également un miroir de courant formé par les transistors M3 et M4, permettant à l'amplificateur AMPE d'avoir un noeud de sortie unique GP formé par le drain du transistor PMOS M4. La polarisation de la paire différentielle M1 et M2 est assurée par un transistor PMOS MBP2 connecté entre la tension d'alimentation Vdd et les sources des transistors M1 et M2 de la paire différentielle. Les tensions de polarisation de la paire différentielle M1 et M2 et du circuit cascode sont obtenues par un autre générateur de tensions de référence GEN1, comportant ici une source de courant ISS reliée par l'intermédiaire d'un miroir de courant MBPO, MBP1 à une résistance RO connectée en série entre le transistor MBP1 et la masse, avec un transistor NMOS M56 et un transistor NMOS M78.

La grille du transistor MBP1 est reliée à la grille du transistor MBP2. Une tension VBN, disponible au drain du transistor PMOS MBP1, est également disponible sur la grille du transistor M56. Le noeud commun entre la résistance RO et le drain du transistor NMOS M56 est connecté à la grille du transistor M78 ainsi qu'à la grille des transistors M7 et M8. Ainsi, à ces grilles, est disponible une tension BIASN. Par conséquent, une différence de tension existe entre les deux tensions de référence VBN et BIASN. Cette différence de tension est bien entendu choisie supérieure à la tension drain-source VDS d'un transistor en régime saturé, de façon à permettre le fonctionnement correct du régulateur. On pourra par exemple choisir une différence de tension au moins égale à 100mV. Le générateur GEN1 n'est ici qu'un exemple de réalisation d'un circuit délivrant des tensions de référence VBN et BIASN. Bien entendu, toute structure connue permettant de générer des tensions de référence convient. Le régulateur RGL comporte également un étage de sortie ETS connectée au noeud de sortie GP de l'amplificateur d'erreur AMPE.

Cet étage de sortie ETS comporte classiquement ici un transistor PMOS M9 connecté en série avec un circuit résistif (pont diviseur) R1, R2, entre la tension d'alimentation Vdd et la masse GND. La grille du transistor M9 est connectée au noeud de sortie GP tandis que le point milieu du pont diviseur R1, R2 est connecté à l'entrée de la paire différentielle Ml, M2 et délivre la tension FB. Le drain du transistor M9 forme la borne de sortie BS du régulateur RGL. Cette borne de sortie BS est connectée à une charge de sortie CHS représentée ici par une source de courant 'out et un condensateur Cout. Un autre avantage de l'utilisation de transistors PMOS dans la paire différentielle de l'amplificateur d'erreur réside dans le fait qu'il devient possible d'avoir la tension au noeud GP proche de la tension d'alimentation Vdd. Ceci permet alors de mettre le transistor PMOS M9 dans son état bloqué (OFF) quand la charge de sortie de demande pas de courant. Un condensateur de compensation Miller CM est connecté entre l'étage de sortie (et plus particulièrement à la borne de sortie BS) et le noeud cascode XP qui est le noeud cascode situé côté sortie de l'amplificateur d' erreur. De façon à diminuer l'impédance au noeud cascode XP connecté au condensateur CM, et donc repousser le pôle présent à ce noeud vers les hautes fréquences de façon à l'éloigner du pôle présent à la sortie BS du régulateur, l'amplificateur d' erreur AMPE comporte avantageusement un module amplificateur inverseur MAIV1 rebouclé entre le noeud cascode XP et la grille du transistor cascode M6 qui est connecté entre le noeud cascode XP et le noeud de sortie GP de l'amplificateur d' erreur.

De ce fait, l'impédance au noeud XP est divisée par le gain A du module amplificateur inverseur MAIV1. Bien qu'il soit suffisant de ne prévoir qu'un seul module amplificateur MAIV1 connecté entre le noeud XP et le transistor cascode M6, il est préférable, notamment pour des raisons d'appariement et de symétrie de la structure, de prévoir également un deuxième module amplificateur inverseur MAIV2 rebouclé entre l'autre noeud cascode XN et l'autre transistor cascode M5. Comme on va le voir maintenant plus en détail, plusieurs implémentations sont possibles pour le ou les modules amplificateurs inverseurs MAIV. Il est notamment possible de prévoir deux modules amplificateurs inverseurs à entrée de tension ou à entrée de courant ou encore un seul module amplificateur inverseur à entrée différentielle/sortie différentielle avec une boucle de contrôle de tension de mode commun. Sur la figure 2, les deux modules amplificateurs inverseurs MAIV1, MAIV2 sont des modules amplificateurs inverseurs à entrée en tension. Plus précisément, le module amplificateur inverseur MAIV1 comporte deux transistors PMOS MA1, MA2 dont les grilles forment respectivement les entrées non inverseuse et inverseuse du module amplificateur MAIV1. L'entrée inverseuse (grille du transistor MA2) est connectée au noeud cascode XP tandis que l'entrée non inverseuse (grille du transistor MA1) est connectée à la source du transistor M56, cette grille recevant donc une tension de référence XREF. Le drain du transistor MA2, qui forme la sortie du module amplificateur MAIV1, est également connecté à la grille du transistor M6. Le module amplificateur inverseur MAIV1 comporte également un miroir de courant MA3, MA4 connecté entre les transistors MA1, MA2 et la masse GND. La polarisation du module amplificateur inverseur MAIV1 est assurée notamment par le transistor PMOS MBP4 connecté entre la tension d'alimentation Vdd et les sources de transistor MAI, MA2, et dont la grille est connectée à la grille du transistor MBP1.

Le deuxième module amplificateur inverseur MAIV2 présente une structure analogue à celle du module MAIV1. Plus précisément, le module MAIV2 comporte une paire de transistors PMOS d'entrée MA5, MA6. La grille du transistor MA6 forme l'entrée non inverseuse du module MAIV2 et est connectée également à la source du transistor M56 et par conséquent à l'entrée non inverseuse du module MAIV1. L'entrée inverseuse du module MAIV2 (grille du transistor MA5) est connectée à l'autre noeud cascode XN.

Le drain du transistor MA5, qui forme la sortie du module amplificateur MAIV2, est connecté à la grille du transistor cascode M5. Le module MAIV2 comporte également un miroir de courant formé par les transistors NMOS MA7, MA8, et la polarisation de ce module MAIV2 est assurée notamment par le transistor PMOS MBP3 dont la grille est connectée à celle du transistor MBP1. Bien entendu, afin d'assurer un fonctionnement correct du système, les différents constituants du générateur GEN1 sont choisis de façon à ce que la somme de la tension XREF, de la tension grille/source du transistor M6, de la tension drain/source du transistor MA2 et de la tension drain/source du transistor MBP4 soit inférieure à la tension d'alimentation Vdd. Ainsi, typiquement, pour une tension d'alimentation de l'ordre de 1,2 volt, on choisira par exemple une tension de référence XREF de l'ordre de 100 millivolts. Par ailleurs, cette structure permet d'assurer une polarisation contrôlée de la grille du transistor M6. Cette polarisation est égale à la tension VBN. En effet, le module amplificateur inverseur MAIV1 vise à égaliser les tensions de source des transistors M6 et M56. Par ailleurs, le courant traversant le transistor M6 est égal à la moitié du courant traversant le transistor M56. Mais, puisque la taille du transistor M6 est deux fois plus petite que la taille du transistor M56, la tension VGS de ces deux transistors est égale. Et par conséquent, leurs tensions de grille sont égales à VBN.

La tension VBN est également recopiée sur la grille du transistor M5. On obtient donc ainsi une polarisation contrôlée de l'amplificateur. Dans le mode de réalisation illustré sur la figure 3, les deux modules amplificateurs inverseurs MAIV1 et MAIV2 sont cette fois-ci deux modules amplificateurs inverseurs à entrée en courant (montage grille commune) à architecture du type entrée unique/sortie unique. L'utilisation de modules amplificateurs à entrée en courant s'intègre très bien dans une structure cascode repliée et permet ainsi à l'amplificateur de travailler correctement même avec une tension de polarisation très basse au noeud cascode. Le module amplificateur inverseur MAIV1 comporte ici deux étages, à savoir un premier étage non inverseur formé par les transistors M12 et MBP4 connectés en série entre le noeud cascode XP et la tension d'alimentation Vdd, et un deuxième étage inverseur formé par les transistors M16, M18 et M20. Le module MAIV1 est donc rebouclé entre le noeud cascode XP et la grille du transistor cascode M6. Le transistor MBP4 forme une charge active pour le premier étage. Le transistor M18 du deuxième étage est monté en diode et la polarisation de ce deuxième étage est assurée par le transistor M20 dont la grille est connectée aux grilles des transistors de polarisation M7 et M8.

L'entrée en courant du module amplificateur MAIV1 est formée par la source du transistor M12. Par ailleurs, puisque les transistors M12 et M6, de même taille, passent le même courant de polarisation, et qu'ils ont une taille identique, avec leur source commune, ils présentent donc le même VGS. Par conséquent, la tension VBN, présente sur la grille du transistor M12, est recopiée sur la grille du transistor M6. Le module amplificateur inverseur MAIV2 présente une structure analogue à celle du module amplificateur MAIV1.

Plus précisément, le module MAIV2 comporte également un premier étage non inverseur formé par les transistors Mll et MBP3, connecté à un deuxième étage inverseur formé par les transistors M15, M17 et M19.

L'entrée en courant du module MAIV2 est formée par la source du transistor M11 et la sortie du module MAIV2 est formée par la grille du transistor M17 montée en diode. Là encore, la tension VBN est recopiée sur la grille du transistor M5.

Il serait possible, dans ce mode de réalisation, de supprimer les transistors de polarisation M19 et M20 et de connecter directement les transistors montés en diodes M17 et M18 à la masse. Ceci permettrait d'améliorer encore la stabilité du système. Dans les modes de réalisation illustrés sur la figure 4, les deux modules amplificateurs MAIV1 et MAIV2 de la figure 3 sont remplacés ici par un seul module amplificateur inverseur MAIV ayant une architecture du type entrée différentielle/sortie différentielle. Plus précisément, le module amplificateur inverseur MAIV comporte les deux transistors NMOS Mll et M12 dont les entrées en courant (sources) sont respectivement reliées cette fois-ci aux noeuds XP et XN de façon à réaliser la fonction d'inversion. Le module MAIV comporte également les deux transistors PMOS MBP3 et MBP4 connectés en série entre la tension d'alimentation Vdd et les transistors Mll et M12.

La sortie différentielle du module MAIV est formée par les drains des transistors Mll et M12, qui sont respectivement connectés aux grilles des transistors M5 et M6. Le module amplificateur inverseur MAIV comporte également une boucle de contrôle de tension de mode commun comportant un amplificateur CMFB dont l'entrée inverseuse est connectée à la grille des transistors Mll et M12, dont l'entrée non inverseuse est connectée à la grille des transistors M5 et M6 par l'intermédiaire de deux résistances R5 et R4 et dont la sortie est connectée aux grilles des transistors MBP3 et MBP4.

On voit donc que les transistors MBP3 et MBP4 forment une charge active pour le module amplificateur MAIV. Cette boucle de contrôle de tension de mode commun permet d'égaliser les tensions de grille des transistors M5 et M6 à la tension VBN. Le mode de réalisation de la figure 4 présente une meilleure stabilité que celui de la figure 3 puisque le module amplificateur MAIV ne comporte qu'un seul étage au lieu de deux. La figure 5 illustre le diagramme de Bode des évolutions du gain en boucle ouverte de l'amplificateur d'erreur en fonction de la fréquence. La courbe CVO illustre cette évolution pour un courant nul. On voit que le pôle dominant (situé au noeud de sortie GP de l'amplificateur d'erreur) se situe à la fréquence FO tandis que le pôle de sortie (à la borne BS) se situe à la fréquence FI et que le pôle cascode XP se situe à la fréquence F3. La courbe CV1 illustre l'évolution du gain lorsque le courant I est égal au courant maximum Imax. On voit donc qu'en l'absence d'amplificateur inverseur au noeud cascode le pôle de sortie se rapproche du pôle cascode conduisant à une instabilité du système. Le régulateur selon l'invention permet, de par le rebouclage d'un amplificateur inverseur entre le noeud cascode XP et la grille du transistor cascode connectée à ce noeud cascode XP, de repousser le pôle cascode de la fréquence F3 vers la fréquence F4, qui est supérieure à la fréquence F3 de plusieurs décades, de façon à conserver une stabilité au système.

Claims

REVENDICATIONS1. Régulateur à faible chute de tension, comprenant un amplificateur d'erreur (AMPE) comportant une paire différentielle de transistors d'entrée (M1, M2) et un circuit à structure différentielle cascode repliée (M5, M6, M7, M8) connecté à la sortie de ladite paire différentielle, un étage de sortie (ETS) connecté au noeud de sortie (GP) de l'amplificateur d'erreur, et un condensateur (CM) connecté entre l'étage de sortie (ETS) et le noeud cascode (XP) du circuit cascode, situé côté sortie de l'amplificateur d'erreur, caractérisé en ce que l'amplificateur d'erreur (AMPE) comprend en outre au moins un module amplificateur inverseur (MAIV1) rebouclé entre ledit noeud cascode (XP,) et la grille du transistor cascode (M6) du circuit cascode connecté entre ledit noeud cascode (XP) et ledit noeud de sortie (GP).
2. Régulateur selon la revendication 1, dans lequel l'amplificateur d'erreur (AMPE) comprend deux modules amplificateurs inverseurs à entrée en tension (MAIV1, MAIV2) dont les entrées inverseuses sont respectivement connectées aux deux noeuds cascode (XP, XN) du circuit cascode, et dont les deux entrées non inverseuses sont connectées ensemble à une tension de référence, et dont les deux sorties sont respectivement connectées aux deux transistors cascode (M6, M5) respectivement connectés entre ces deux noeuds cascode et le noeud de sortie (GP).
3. Régulateur selon la revendication 1, dans lequel l'amplificateur d'erreur comprend deux modules amplificateurs inverseurs à entrée en courant (MAIV1, MAIV2) à architecture du type entrée unique/sortie unique, respectivement rebouclés entre les deux noeuds cascode (XP, XN) et les deux transistors cascode (M6, M5) respectivement connectés entre ces deux noeuds cascode et le noeud de sortie.
4. Régulateur selon la revendication 3, dans lequel chaque module amplificateur inverseur (MAIV1, MAIV2) comprend un premier étage non-inverseur et un deuxième étage inverseur.
5. Régulateur selon la revendication 1, dans lequel l'amplificateur d'erreur comprend un module amplificateur inverseur (MAIV) à entrée en courant à architecture du type entrée différentielle/sortie différentielle, avec une boucle de contrôle de tension de mode commun (CMFB, R4, R5).
6. Régulateur selon l'une des revendications précédentes, dans lequel les transistors de la paire différentielle d'entrée (M1, M2) sont des transistors PMOS.
7. Circuit intégré, comprenant un régulateur selon l'une des revendications 1 à 6.