KR101592500B1 - 저전압 강하 레귤레이터 - Google Patents

저전압 강하 레귤레이터 Download PDF

Info

Publication number
KR101592500B1
KR101592500B1 KR1020150118084A KR20150118084A KR101592500B1 KR 101592500 B1 KR101592500 B1 KR 101592500B1 KR 1020150118084 A KR1020150118084 A KR 1020150118084A KR 20150118084 A KR20150118084 A KR 20150118084A KR 101592500 B1 KR101592500 B1 KR 101592500B1
Authority
KR
South Korea
Prior art keywords
output voltage
error amplifier
output
voltage
terminal
Prior art date
Application number
KR1020150118084A
Other languages
English (en)
Inventor
백동현
성은택
박상용
김영진
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Application granted granted Critical
Publication of KR101592500B1 publication Critical patent/KR101592500B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device

Abstract

본 발명은 집적 회로에 이용되는 저전압 강하 레귤레이터에 관한 것이다. 본 발명의 일 실시 예에 따른 저전압 강하 레귤레이터는 가변 피드포워드 회로를 포함하되, 가변 피드포워드 회로는 부하 저항이 큰 경우에 높은 값을 갖고, 부하 저항이 작은 경우에 작은 값을 갖도록 조정되어 커패시터의 크기를 키우지 않고도 최악의 안정도를 갖는 조건에서 위상 여유(Phase Margin, PM) 성능을 낼 수 있으며, 부하 저항이 작은 경우에 휴지 전류를 줄여서 저전압 강하 레귤레이터의 최대 전류 효율을 증가시킬 수 있다.

Description

저전압 강하 레귤레이터{LOW DROP OUT REGULATOR}
본 발명은 집적 회로에 이용되는 전압 레귤레이터에 관한 것으로, 보다 상세하게는 저전압 강하 레귤레이터에 관한 것이다.
저전압 강하 레귤레이터(LDO: Low Drop-Out regulator)는 안정적인 전압을 제공하기 위한 장치이다. 저전압 강하 레귤레이터는 선형 레귤레이터로서, 입력 전압보다 낮은 출력 전압을 제공한다. 저전압 강하 레귤레이터는 출력 전압이 입력 전압보다 낮아 전력 손실이 있으나, 안정적인 출력 전압을 제공할 수 있어 전원 제어 집적 회로(Power Management IC) 등 많은 분야에서 이용되고 있다.
한편, 저전압 강하 레귤레이터는 칩 외부에 큰 커패시터를 달아서 주요 극점을 매우 낮은 주파수에 고정하는 방식으로 안정도 문제를 해결한다. 최근에 시스템 온 칩 (System on Chip, SoC) 내부에 사용하는 저전압 강하 레귤레이터의 개수가 증가하면서 저전압 강하 레귤레이터를 위한 외부 커패시터 연결용 핀의 개수가 증가하게 되었다. 핀의 개수의 증가하면 칩 크기가 불필요하게 커지게 된다. 따라서 외부 커패시터를 사용하지 않고 저전압 강하 레귤레이터 내부에서 안정도 문제를 해결하는 방안이 필요하다.
본 발명의 목적은 높은 전류 효율을 내면서 안정적인 저전압 강하 레귤레이터를 제공하는 것이다.
본 발명의 일 실시 예에 따른 저전압 강하 레귤레이터는 기준 전압 및 피드백 전압에 응답하여 오차 신호를 생성하는 오차 증폭부, 오차 증폭부와 출력 전압 단 사이에 연결되어 주파수 보상을 수행하는 주파수 보상부, 오차 증폭부의 출력 단과 출력 전압 단 사이에 연결되어 증폭한 오차 신호에 따라 전류의 크기를 조절하여 생성하는 가변 피드포워드부, 오차 증폭부의 출력 단과 출력 전압 단 사이에 연결되어 오차 신호 및 가변 피드포워드부에서 생성된 전류의 크기에 따라 출력 전압을 생성하는 패스부 및 출력 전압에 응답하여 피드백 전압을 발생하는 피드백부를 포함하는 저전압 강하 레귤레이터를 포함할 수 있다.
본 발명의 일 실시 예에 따른 가변 피드포워드 회로는 부하 저항이 큰 경우에 높은 값을 갖고, 부하 저항이 작은 경우에 작은 값을 갖도록 조정되어 커패시터의 크기를 키우지 않고도 최악의 안정도를 갖는 조건에서 위상 여유(Phase Margin, PM) 성능을 낼 수 있으며, 부하 저항이 작은 경우에 휴지 전류를 줄여서 저전압 강하 레귤레이터의 최대 전류 효율을 증가시킬 수 있다.
본 발명에 의한 저전압 강하 레귤레이터는 높은 전류 효율을 내면서 안정적인 출력전압을 가진다.
도 1은 본 발명의 일 실시 예에 따른 저전압 강하 레귤레이터의 블록도.
도 2는 본 발명의 일 실시 예에 따른 저전압 강하 레귤레이터의 소신호 블록도.
도 3은 본 발명의 일 실시 예에 따른 저전압 강하 레귤레이터의 소신호 등가 회로.
도 4는 본 발명의 일 실시 예에 따른 저전압 강하 레귤레이터의 이득 및 위상 응답을 설명하기 위한 도면.
도 5는 본 발명의 일 실시 예에 따른 저전압 강하 레귤레이터의 회로도.
도 6 및 도 7은 본 발명의 일 실시 예에 따른 저전압 강하 레귤레이터의 위상 여유를 설명하기 위한 도면들.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예가 첨부된 도면을 참조하여 설명한다. 또한 이하에서 사용되는 용어들은 오직 본 발명을 설명하기 위하여 사용된 것이며 본 발명의 범위를 한정하기 위해 사용된 것은 아니다. 앞의 일반적인 설명 및 다음의 상세한 설명은 모두 예시적인 것으로 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
도 1은 본 발명의 일 실시 예에 따른 저전압 강하 레귤레이터의 블록도이다.
도 1을 참조하면, 저전압 강하 레귤레이터(100)는 오차 증폭부(110), 주파수 보상부(120), 패스부(140), 가변 피드포워드부(130) 및 피드백부(150)를 포함한다.
오차 증폭부(110)는 기준 전압(VREF)과 피드백 전압(VFB)에 응답하여 오차 신호를 생성한다. 오차 신호는 저전압 강하 레귤레이터의 출력 전압(VOUT)의 변화를 나타낸다. 오차 증폭부(110)는 더욱 정확한 출력 전압을 생성하기 위하여 제1 단 오차 증폭부(112) 및 제2 단 오차 증폭부(114)를 포함하여 2단으로 이루어질 수 있다. 오차 증폭부(110)는 생성한 오차 신호를 패스부(140)로 제공한다. 저전압 강하 레귤레이터(100)는 오차 증폭부(110)를 통해 음의 피드백을 형성하며 출력 전압(VOUT)을 일정한 전압으로 고정시킬 수 있다.
주파수 보상부(120)는 오차 증폭부(110)와 출력 전압 단 사이에 연결되어 주파수 보상을 수행한다. 주파수 보상부(120)는 다단으로 형성된 오차 증폭부(110)의 안정도를 향상시킬 수 있다. 주파수 보상부(120)는 제1 단 오차 증폭부(112)와 출력 전압(VOUT) 사이에 연결되어 저전압 강하 레귤레이터(100) 회로 전달 함수의 주요 극점(Dominant Pole)을 제1 단 오차 증폭부(112) 출력에 형성하여 안정도를 확보하는 역할을 수행할 수 있다.
가변 피드포워드부(130)는 패스부(140)와 병렬로 오차 증폭부(110)의 출력 단과 출력 전압(VOUT) 단 사이에 연결된다. 가변 피드포워드부(130)는 오차 증폭부(110)에서 생성된 오차 신호에 따라 가변 피드포워드 트랜스컨덕턴스를 통하여 생성되는 전류의 크기가 조절된다. 가변 피드포워드부(130)는 생성된 전류의 크기에 의해 출력 전압을 안정화 시킨다. 따라서 가변 피드포워드부(130)는 오차 신호를 통하여 출력 전압을 안정화 시키므로, 출력 부하의 상태에 따라서 나빠지는 출력 전압의 안정도 문제를 해결할 수 있으며, 저전압 강하 레귤레이터(100)의 최대 출력 전류 효율을 더 높일 수 있다.
패스부(140)는 가변 피드포워드부(130)와 병렬로 오차 증폭부(110)의 출력 단과 출력 전압 단 사이에 연결되어 증폭된 오차 신호 및 가변 피드포워드부(130)에서 생성된 전류의 크기에 따라 출력 전압을 생성한다. 패스부(140)는 출력 전압을 생성하는 전력 트랜지스터를 포함할 수 있다.
피드백부(150)는 출력 전압(VOUT)에 응답하여 피드백 전압(VFB)을 발생한다. 피드백부(150)는 2개의 부하 저항을 포함할 수 있으며, 저항의 비율을 통하여 출력 전압(VOUT)을 전압 분배한 피드백 전압(VFB)을 생성할 수 있다. 피드백부(500)는 발생된 피드백 전압(VFB)을 오차 증폭부(110)에 제공하여 출력 부하에 따라 변동하는 출력 전압을 안정화 시킬 수 있다.
도 2는 본 발명의 일 실시 예에 따른 저전압 강하 레귤레이터의 소신호 블록도이다.
도 2를 참조하면, 저전압 강하 레귤레이터(100)는 제1 단(210), 제2 단(220), 제3 단(230) 및 출력 단(240)을 포함한다.
제1 단(210)은 기준 전압(VREF)과 출력 전압(VOUT)의 피드백 전압(VFB)의 차이를 증폭하여 제1 단 출력 전압(V1)을 생성한다. 제1 단(210)은 앞 서 도 1에 설명한 오차 증폭부(110)의 제1 단 오차 증폭부(112)를 포함한다. 제1 단(210)은 gm1의 증폭 이득 값을 가지며, gm1 증폭 이득 값은 부하 저항 Ro1의 값과 상관없이 설정될 수 있다.
제1 단(210)은 주파수 보상을 위하여 gmb 증폭기 및 제1 커패시터 Cm1(122)를 통하여 제2 단(220)의 출력과 연결된다.
또한, 제1 단(210)은 제2 커패시터 Cm2(124)를 통하여 제3 단(230)의 출력과 연결된다. 여기서, 제2 커패시턴스 Cm2(124)는 밀러 커패시턴스로 오차 증폭부(110)의 제1 단 출력에 저전압 강하 레귤레이터(100) 회로 전달 함수의 주요 극점을 형성할 수 있다. 여기서, 제1 커패시턴스 Cm1(122) 및 제2 커패시턴스 Cm2 (124)는 주파수 보상을 통하여 본 발명에 따른 저전압 강하 레귤레이터(100)의 안정도를 확보하는 역할을 수행한다.
제2 단(220)은 제1 단 출력 전압(V1)을 증폭하여 제2 단 출력 전압(V2)을 생성한다. 제2 단부(220)는 앞 서 도 1에 설명한 오차 증폭부(110)의 제2 단 오차 증폭부(114)를 포함한다. 제2 단(220)은 gm2의 증폭 이득 값을 가지며, gm2 증폭 이득 값은 부하 저항 Ro2의 값과 상관없이 설정될 수 있다.
제3 단(230)은 제2 단(220)의 출력 전압(V2)을 이용하여 출력 전압(VOUT)을 생성한다. 제3 단(230)은 출력 전압(VOUT)을 안정적으로 생성하기 위하여 가변 피드포워드부(130) 및 패스부(140)를 포함한다. 가변 피드포워드부(130)는 출력 부하 저항에 따라 변화하는 출력 전압(VOUT)의 운영 가능한 변화 폭에 대해 상응하는 트랜스컨덕턴스 값 gmf가 미리 설정될 수 있다. 여기서, 가변 피드포워드 트랜스컨덕턴스 값 gmf는 출력 부하 저항이 큰 경우에 높은 값을 가지며, 가변 피드포워드 트랜스컨덕턴스 값 gmf가 높은 값을 가진 경우, 출력 단(240)에서 보이는 임피던스는 줄어들기 때문에 출력 단(240)에 비교적 높은 기생 커패시터가 붙어도 위상 여유가 크게 줄어들지 않는다. 또한 가변 피드포워드 트랜스컨덕턴스 값 gmf는 출력 부하 저항이 작은 경우에 낮은 값을 가지며, 이 경우 출력 단(240)의 기생 커패시터에 따라 비주요 극점의 위치가 크게 변하지 않으므로 안정도가 거의 일정하게 유지된다. 따라서 가변 피드포워드 트랜스컨덕턴스 값 gmf는 출력 부하 저항이 작은 경우에 낮게 함으로써 휴지 전류의 크기를 줄여서 저전압 강하 레귤레이터의 최대 전류 효율을 향상시킬 수 있다.
출력 단(Output stage)(240)은 출력 전압(VOUT)을 전압 분배하여 제1 단(210)의 입력으로 들어가는 피드백 전압(VFB)을 생성한다.
도 3은 본 발명의 일 실시 예에 따른 저전압 강하 레귤레이터의 소신호 등가 회로이다.
도 3을 참조하면, 저전압 강하 레귤레이터(100)는 출력 부하 저항이 작은 경우와 큰 경우에 가변 피드포워드 트랜스컨덕턴스 값 gmf가 바뀌므로 전달 함수도 달라진다. 본 발명은 출력 부하 전류가 거의 흐르지 않는 off 상태에서의 전달함수를 기준으로 제안된 구조를 분석하여 전달함수를 구하면 다음과 같다.
Figure 112015081367364-pat00001
(1)
식 (1) 을 통해 DC 이득, 영점(Zero)과 극점(Pole)의 위치 및 단일 이득 주파수를 정리하면 다음과 같다.
C 이득 및 영점(Zero)/극점(Pole) 위치 요약
파라미터 식(Equation) 값(Value)
Figure 112015081367364-pat00002
Figure 112015081367364-pat00003
 100 >
Figure 112015081367364-pat00004
Figure 112015081367364-pat00005
 5.2 Hz
Figure 112015081367364-pat00006
Figure 112015081367364-pat00007
 5.6 MHz
Figure 112015081367364-pat00008
Figure 112015081367364-pat00009
 16 MHz
Figure 112015081367364-pat00010
Figure 112015081367364-pat00011
 3.1 MHz
도 4는 본 발명의 일 실시 예에 따른 저전압 강하 레귤레이터의 이득 및 위상 응답을 설명하기 위한 도면이다.
도 4를 참조하면, 본 발명에 따른 저전압 강하 레귤레이터(100)의 이득(gain) 및 위상(phase) 응답(Proposed)을 종래의 저전압 강하 레귤레이터(Conventional)와 비교하여 도시하였다. 도 4의 시뮬레이션은 예를 들면 가장 최악의 안정도 조건으로 부하 전류가 1 nA 이고, 부하 커패시터가 100 pF인 경우를 설정하였다. 본 발명에 따른 저전압 강하 레귤레이터는 기존 저전압 강하 레귤레이터에 비해서 영점(Zero)의 위치를 더 높은 주파수로 옮길 수 있다. 따라서 본 발명에 따른 저전압 강하 레귤레이터는 복소 극점(Complex pole)에 의한 위상 변이(Phase shift) 현상을 완화시킬 수 있으며, 저전압 강하 레귤레이터가 off 상태일 경우에 더 높은 위상 여유 성능을 낼 수 있다.
도 5는 본 발명의 일 실시 예에 따른 저전압 강하 레귤레이터를 나타내는 회로도이다.
도 5를 참조하면, 저전압 강하 레귤레이터(100)는 오차 증폭부(110), 주파수 보상부(120), 가변 피드포워드부(130), 패스부(140) 및 피드백부(150)를 포함한다.
오차 증폭부(110)는 제1 단 오차 증폭부(112) 및 제2 단 오차 증폭부(114)를 포함한다.
제1 단 오차 증폭부(112)는 트랜지스터 M1 및 트랜지스터 M2로 구성된 차동증폭기이다. 여기서, 트랜지스터 M1의 게이트에는 피드백 전압(VFB)이 인가되며, 트랜지스터 M2의 게이트에는 기준 전압(VREF)이 인가된다. 제1 단 오차 증폭부(112)에서는 일반적으로 기준 전압(VREF)이 피드백 전압(VFB)보다 높게 설정되며, 기준 전압(VREF)이 연결된 트랜지스터 M2의 드레인은 증폭된 제1 단 출력 전압(V1)을 출력하며 트랜지스터 M6의 드레인에 연결된다. 한편 피드백 전압(VFB)이 연결된 트랜지스터 M1의 드레인은 증폭된 중간 출력 전압(Vx)을 출력하며 트랜지스터 M5의 드레인에 연결된다.
제1 단 오차 증폭부(112)는 차동 증폭기를 구동하기 위한 바이어스 전류를 생성하기 위하여 임피던스를 구성하는 트랜지스터 M5 내지 M12을 더 포함한다. 트랜지스터 M11 및 트랜지스터 M12의 각 게이트에 중간 출력 전압(Vx)이 인가된다. 트랜지스터 M11은 및 트랜지스터 M12는 모두 게이트에 중간 출력 전압(Vx)이 인가되지만 트랜지스터 M12에 비교할 때, 드레인에 더 높은 전압이 인가되는 트랜지스터 M11에서 증폭 이득 gmb 로 전류가 증폭되는 효과가 있다.
제 2단 오차 증폭부(114)는 제1 단 출력 전압(V1)을 증폭하여 제2단 출력 전압(V2)를 생성한다. 제 2단 오차 증폭부(114)는 제1 단 출력 전압(V1)을 증폭하기 위한 바이어스 전류를 생성하기 위하여 임피던스를 구성하는 트랜지스터 M13 내지 M20을 포함한다. 트랜지스터 M19는 게이트가 제1 단 오차 증폭부(112)의 트랜지스터 M8의 드레인에 연결되며, 제1 단 출력 전압(V1)이 인가되면 트랜지스터 M19를 지나는 전류를 이득 gm2로 증폭한다. 트랜지스터 M13 및 트랜지스터 M14의 각 게이트에는 동일한 전압이 인가되어 전류가 미러링 되므로, 트랜지스터 M16의 드레인은 제2 단 출력 전압(V2)을 출력한다.
주파수 보상부(120)는 제1 커패시터(122) 및 제2 커패시터(124)를 포함한다. 제1 커패시터(122)는 오차 증폭부(110)의 트랜지스터 M7의 드레인에 트랜지스터 M16의 드레인을 연결한다. 제1 커패시터(122)는 트랜지스터 M8의 드레인보다 상대적으로 더 낮은 임피던스를 가지는 트랜지스터 M7의 드레인과 연결되어 회로 전달함수의 영점을 더 높은 주파수에 위치하게 하여 회로의 안정도에 기여한다. 제2 커패시터(124)는 오차 증폭부(110)의 트랜지스터 M8의 드레인과 패스부(150)의 전력 트랜지스터 MPT의 드레인 사이에 연결된다. 제2 커패시터(122)는 밀러 커패시터로 주요 극점의 위치를 조절하여 회로의 안정도에 기여한다.
가변 피드포워드부(130)는 트랜지스터 M16의 드레인에 연결되어 제2 단 출력 전압(V2)이 각각의 게이트에 인가되는 트랜지스터 M21(132) 및 트랜지스터 M22(134)와 저항 RS1(136), 저항 RS2(138)를 포함한다. 여기서, 트랜지스터 M21(132)는 오차 증폭부(110)의 출력 단과 드레인 및 게이트가 연결된다. 트랜지스터 M22(134)는 패스부(140)의 출력 단과 드레인이 연결되고, 오차 증폭부(110)의 출력 단과 게이트가 연결된다. 저항 RS1(136)은 트랜지스터 M21(132)의 소스와 연결되며, 저항 RS2(138)는 트랜지스터 M22(134)의 소스와 연결된다. 가변 피드포워드부(130)는 저항 RS1(136) 및 저항 RS2(138)의 저항 비율을 통해 트랜지스터 M21(132) 및 트랜지스터 M22(134)에 흐르는 전류의 크기를 각각 1:N(N은 자연수)의 비율로 설정하여 트랜스컨덕턴스 값을 설정할 수 있다. 가변 피드포워드부(130)는 N의 값을 키우면 좀 더 높은 트랜스컨덕턴스 값을 얻을 수 있으며, 트랜지스터 M21(132)을 통해 흐르는 전류를 상대적으로 최소화 할 수 있기 때문에 전류 효율을 극대화 할 수 있다. 또한, 가변 피드포워드부(130)는 저 임피던스 노드인 M21(132)의 드레인을 통해 흐르는 전류를 최소화하여 제2 단 오차 증폭부(114)의 이득이 낮아지는 현상을 방지할 수 있다.
패스부(140)는 트랜지스터 M16의 드레인에 연결되어 제2 단 출력 전압(V2)이 게이트에 인가되는 전력 트랜지스터 MPT(142)를 포함한다. 전력 트랜지스터 MPT(142)는 소스에 연결된 입력 전압(VIN), 게이트에 인가된 제2 단 출력 전압(V2) 및 드레인이 연결된 가변 피드포워드부(130)의 트랜지스터 M22의 소스 전압의 각각의 차이에 따라 전류를 발생하고, 출력 전압(VOUT)을 형성한다.
피드백부(150)은 저항 R1(152) 및 R2(154)를 포함하며, 저항 R1(152) 및 R2(154)의 분배에 따라 피드백 전압(VFB)을 생성하여 오차 증폭부(110)에 제공한다. 여기서, 저항 R1(152) 및 R2(154)는 수백 kΩ 수 MΩ 정도로 설정할 수 있다. 따라서 본 발명에 따른 저전압 강하 레귤레이터(100)는 가변 피드포워드부(130)를 통하여 피드백부(150)로 흐르는 휴지 전류를 수백 nA 수 uA 의 매우 낮은 수준으로 낮출 수 있다.
도 6 및 도 7은 본 발명의 일 실시 예에 따른 저전압 강하 레귤레이터의 위상 여유를 설명하기 위한 도면들이다.
도 6 및 도 7을 참조하면, 본 발명에 따른 저전압 강하 레귤레이터(100)의 위상 여유(Proposed)를 종래의 저전압 강하 레귤레이터(Conventional)의 것과 비교하여 도시하였다.
도 6을 참조하면, 본 발명에 따른 저전압 강하 레귤레이터(Proposed)는 종래의 저전압 강하 레귤레이터(Conventional)와 비교하여 작은 부하 전류를 출력할 때 위상 여유를 크게 증가시킬 수 있음을 보여준다. 따라서 저전압 강하 레귤레이터(100)는 1 nA의 최소 부하 전류에서 위상 여유를 종래 기술에 비해 약 38° 정도 개선하였다.
도 7을 참조하면, 본 발명에 따른 저전압 강하 레귤레이터(Proposed)는 종래의 저전압 강하 레귤레이터(Conventional)와 비교하여 충분한 위상 여부 성능을 내는 것을 알 수 있다. 도 7은 부하 전류를 1 nA로 고정시킨 상태에서 이루어 졌으며, 이는 최악의 위상 여유를 갖는 조건이다. 저전압 강하 레귤레이터(100)는 더 높은 부하 커패시턴스에도 충분한 위상 여유 성능을 낼 수 있다. 따라서 저전압 강하 레귤레이터(100)는 100 pF의 최대 부하 커패시터에서 위상 여유를 종래 기술에 비해 약 47° 정도 개선하였다.
본 발명에 따른 저전압 강하 레귤레이터는 예를 들면, 0.13 μm CMOS 공정을 통해 설계될 수 있으며, 주요 성능을 표 2에 요약하였다.
발명에 따른 저전압 강하 레귤레이터의 성능 요약
파라미터(Parameter) 값(Value)
Process 0.13 μm CMOS
Input Voltage 1.5 V
Output Voltage 1.2 V
Max. Output Current 50 mA
Quiescent Current 9 uA @ IL,Max
41 uA @ IL,Min
Max. Current Efficiency 99.98 %
Line Regulation 27.4 uV/V
Load Regulation 43 uV/mA
Settling Time IL,Min → IL,Max 0.53 us
IL,Max → IL,Min 1.78 us
PSRR @ 1kHz -70.7 dB @ IL,Max
-79.4 dB @ IL,Min
CL,Max 100 pF
표 2의 결과는 TT corner, 27 ℃의 환경에서 시뮬레이션 하였다. 또한 최대 출력 부하 커패시터 CLMAX는 목표로 설정한 100 pF으로 고정하고 시뮬레이션 하였다. 이 경우에 저전압 강하 레귤레이터의 위상 여유 성능은 최악의 조건을 갖는다. 입력 전압은 1.5 V이고, 출력 전압은 1.2 V에서 최대 50 mA의 출력 전류를 내도록 설계하였다. 휴지 전류는 가변 피드포워드 트랜스컨턱턴스 gmf의 크기에 따라 최소 9 μA에서 최대 41 μA의 값을 가질 수 있다. 제안된 구조를 통해 전류 효율은 최대 99.98 %까지 향상시킬 수 있다. 또한 본 발명의 저전압 강하 레귤레이터는 비교적 작은 크기의 밀러 커패시터를 사용했기 때문에 더 빠른 과도 응답 속도를 갖는 장점이 있다. 저전압 강하 레귤레이터(100)는 비교적 높은 루프 이득과 GBW(Gain Bandwidth Product) 덕분에 PSRR은 1 kHz offset에서 최대 79.4 dB의 우수한 성능을 보인다.
본 발명에 따라 저전압 강하 레귤레이터(100)는 적어도 하나의 반도체 다이에 통합되어 구성될 수 있다. 또한, 본 발명에 따라 저전압 강하 레귤레이터(100)는 셋톱박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 장치, 내비게이션, 통신 단말, 개인 디지털 정보 단말(PDA), 고정 위치 데이터 처리 장치, 및 컴퓨터로 구성된 그룹으로부터 선택되는 어느 하나의 전자 장치에 통합되어 구성될 수 있다.
100 : 저전압 강하 레귤레이터 110: 오차 증폭부
120: 주파수 보상부 130: 가변 피드포워드부
140: 패스부 150: 피드백부

Claims (6)

  1. 기준 전압 및 피드백 전압에 응답하여 오차 신호를 생성하는 오차 증폭부;
    상기 오차 증폭부와 출력 전압 단 사이에 연결되어 주파수 보상을 수행하는 주파수 보상부;
    상기 오차 증폭부의 출력 단과 상기 출력 전압 단 사이에 연결되어 상기 증폭한 오차 신호에 따라 전류의 크기를 조절하여 생성하는 가변 피드포워드부;
    상기 오차 증폭부의 출력 단과 상기 출력 전압 단 사이에 연결되어 상기 오차 신호 및 상기 가변 피드포워드부에서 생성된 전류의 크기에 따라 출력 전압을 생성하는 패스부; 및
    상기 출력 전압에 응답하여 상기 피드백 전압을 발생하는 피드백부를 포함하되,
    상기 가변 피드 포워드부는 상기 출력 전압 단의 부하 저항의 크기에 따라 가변 피드포워드 트랜스컨덕턴스 값을 미리 설정하는 저전압 강하 레귤레이터.

  2. 기준 전압 및 피드백 전압에 응답하여 오차 신호를 생성하는 오차 증폭부;
    상기 오차 증폭부와 출력 전압 단 사이에 연결되어 주파수 보상을 수행하는 주파수 보상부;
    상기 오차 증폭부의 출력 단과 상기 출력 전압 단 사이에 연결되어 상기 증폭한 오차 신호에 따라 전류의 크기를 조절하여 생성하는 가변 피드포워드부;
    상기 오차 증폭부의 출력 단과 상기 출력 전압 단 사이에 연결되어 상기 오차 신호 및 상기 가변 피드포워드부에서 생성된 전류의 크기에 따라 출력 전압을 생성하는 패스부; 및
    상기 출력 전압에 응답하여 상기 피드백 전압을 발생하는 피드백부를 포함하되,
    상기 오차 증폭부는
    상기 기준 전압 및 상기 피드백 전압에 응답하여 생성된 제1 오차 신호를 응답하여 제1 단 출력 전압을 생성하는 제1 단 오차 증폭부; 및
    제1 출력 전압을 응답하여 제2 단 출력 전압을 생성하는 제2 단 오차 증폭부를 포함하는 저전압 강하 레귤레이터.
  3. 제2항에 있어서,
    상기 주파수 보상부는
    상기 제1 단 오차 증폭부의 제1 단 출력 전압 단과 상기 패스부의 입력 단 사이에 연결되는 제1 커패시터; 및
    상기 제1 단 출력 전압 단과 상기 패스부의 출력 단 사이에 연결되는 제2 커패시터를 포함하는 저전압 강하 레귤레이터.
  4. 삭제
  5. 기준 전압 및 피드백 전압에 응답하여 오차 신호를 생성하는 오차 증폭부;
    상기 오차 증폭부와 출력 전압 단 사이에 연결되어 주파수 보상을 수행하는 주파수 보상부;
    상기 오차 증폭부의 출력 단과 상기 출력 전압 단 사이에 연결되어 상기 증폭한 오차 신호에 따라 전류의 크기를 조절하여 생성하는 가변 피드포워드부;
    상기 오차 증폭부의 출력 단과 상기 출력 전압 단 사이에 연결되어 상기 오차 신호 및 상기 가변 피드포워드부에서 생성된 전류의 크기에 따라 출력 전압을 생성하는 패스부; 및
    상기 출력 전압에 응답하여 상기 피드백 전압을 발생하는 피드백부를 포함하되,
    상기 가변 피드포워드부는
    상기 오차 증폭부의 출력 단과 드레인 및 게이트에 연결된 제1 트랜지스터;
    상기 패스부의 출력 단과 드레인이 연결되고, 상기 오차 증폭부의 출력 단과 게이트가 연결된 제2 트랜지스터;
    상기 제1 트랜지스터의 소스와 연결된 제1 저항; 및
    상기 제2 트랜지스터의 소스와 연결된 제2 저항을 포함하되,
    상기 출력 전압 단의 부하 저항의 크기에 따라 상기 제1 저항 및 상기 제2 저항의 저항 비율을 통해 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 흐르는 전류의 크기를 1:N(N은 자연수)의 비율로 미리 설정하는 저전압 강하 레귤레이터.
  6. 제1항에 있어서,
    적어도 하나의 반도체 다이에 통합되는, 저전압 강하 레귤레이터.
KR1020150118084A 2015-06-19 2015-08-21 저전압 강하 레귤레이터 KR101592500B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150087705 2015-06-19
KR20150087705 2015-06-19

Publications (1)

Publication Number Publication Date
KR101592500B1 true KR101592500B1 (ko) 2016-02-11

Family

ID=55351785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150118084A KR101592500B1 (ko) 2015-06-19 2015-08-21 저전압 강하 레귤레이터

Country Status (1)

Country Link
KR (1) KR101592500B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230040792A (ko) 2021-09-16 2023-03-23 고려대학교 산학협력단 이중 피드백 루프 구조를 이용한 캡리스 저전압 강하 레귤레이터
CN116430945A (zh) * 2023-06-12 2023-07-14 珠海智融科技股份有限公司 低压差线性稳压电路及电源设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079406A1 (en) * 2007-09-26 2009-03-26 Chaodan Deng High-voltage tolerant low-dropout dual-path voltage regulator with optimized regulator resistance and supply rejection
US20130241649A1 (en) * 2012-03-15 2013-09-19 Stmicroelectronics (Rousset) Sas Regulator with Low Dropout Voltage and Improved Stability
US20130241505A1 (en) * 2012-03-16 2013-09-19 Skymedi Corporation Voltage regulator with adaptive miller compensation
KR20140089814A (ko) * 2013-01-07 2014-07-16 삼성전자주식회사 저전압 강하 레귤레이터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079406A1 (en) * 2007-09-26 2009-03-26 Chaodan Deng High-voltage tolerant low-dropout dual-path voltage regulator with optimized regulator resistance and supply rejection
US20130241649A1 (en) * 2012-03-15 2013-09-19 Stmicroelectronics (Rousset) Sas Regulator with Low Dropout Voltage and Improved Stability
US20130241505A1 (en) * 2012-03-16 2013-09-19 Skymedi Corporation Voltage regulator with adaptive miller compensation
KR20140089814A (ko) * 2013-01-07 2014-07-16 삼성전자주식회사 저전압 강하 레귤레이터

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230040792A (ko) 2021-09-16 2023-03-23 고려대학교 산학협력단 이중 피드백 루프 구조를 이용한 캡리스 저전압 강하 레귤레이터
CN116430945A (zh) * 2023-06-12 2023-07-14 珠海智融科技股份有限公司 低压差线性稳压电路及电源设备
CN116430945B (zh) * 2023-06-12 2023-09-01 珠海智融科技股份有限公司 低压差线性稳压电路及电源设备

Similar Documents

Publication Publication Date Title
US10921836B2 (en) Voltage regulator with fast transient response
US10019023B2 (en) Low-dropout linear regulator with super transconductance structure
US6842068B2 (en) Power management method and structure
US7495422B2 (en) Area-efficient capacitor-free low-dropout regulator
KR102076667B1 (ko) 저전압 강하 레귤레이터
US7166991B2 (en) Adaptive biasing concept for current mode voltage regulators
US7268524B2 (en) Voltage regulator with adaptive frequency compensation
US7656224B2 (en) Power efficient dynamically biased buffer for low drop out regulators
EP1191416A2 (en) Voltage regulator
US9785164B2 (en) Power supply rejection for voltage regulators using a passive feed-forward network
US7402985B2 (en) Dual path linear voltage regulator
US10429867B1 (en) Low drop-out voltage regular circuit with combined compensation elements and method thereof
CN110618724A (zh) 电压调节系统和方法
US11474550B2 (en) Dual loop voltage regulator utilizing gain and phase shaping
US20210318703A1 (en) Low dropout voltage regulator
US9454170B2 (en) Load transient, reduced bond wires for circuits supplying large currents
KR101592500B1 (ko) 저전압 강하 레귤레이터
CN110808718B (zh) 一种高稳定性的射频功率放大器
TWI548964B (zh) 電壓翻轉式零點補償電路
CN109416552B (zh) 低压差线性稳压器
KR20160012858A (ko) 저 드롭아웃 레귤레이터
CN115097893B (zh) 输出无外挂电容的ldo电路及mcu芯片
US9471074B2 (en) USB regulator with current buffer to reduce compensation capacitor size and provide for wide range of ESR values of external capacitor
CN110244811B (zh) 无需外接输出电容的调压器
Niu et al. A wide input voltage range, high power supply rejection low‐dropout regulator with a closed‐loop charge pump for sensor front‐end circuits

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant