FR2988869A1

FR2988869A1 - Regulateur a faible chute de tension a etage de sortie ameliore

Info

Publication number: FR2988869A1
Application number: FR1253037A
Authority: FR
Inventors: Jimmy Fort; Thierry Soude
Original assignee: STMicroelectronics Rousset SAS
Current assignee: STMicroelectronics Rousset SAS
Priority date: 2012-04-03
Filing date: 2012-04-03
Publication date: 2013-10-04
Also published as: US20130257401A1; US9024602B2

Abstract

Le régulateur à faible chute de tension comprend un amplificateur d'erreur (AMPE) et un étage de sortie (ETS) comportant un transistor de sortie et un circuit tampon (BF) comprenant une entrée connectée au noeud de sortie (GP) de l'amplificateur d'erreur, une sortie connectée au transistor de sortie (M9), un amplificateur suiveur (AMPS) connecté entre l'entrée et la sortie du circuit tampon. Le circuit tampon (BF) comprend en outre une charge active à transistor (CHA) connectée à la sortie de l'amplificateur suiveur (AMPS) et un amplificateur de contre-réaction (AMPGC) agencé en montage grille commune et connecté entre la sortie de l'amplificateur suiveur (AMPS) et la grille du transistor de la charge active (CHA).

Description

B 12-0568FR 1 Régulateur à faible chute de tension à étage de sortie amélioré L'invention concerne les régulateurs à faible chute de tension, communément désignés par l'homme du métier sous la dénomination anglosaxonne LDO (Low Drop Out Voltage), et plus particulièrement le circuit tampon (« buffer » selon une dénomination anglosaxonne) situé dans l'étage de sortie d'un tel régulateur. Un régulateur à faible chute de tension ou faible tension de déchet (différence entre la tension de sortie délivrée et la tension d'entrée) permet d'obtenir une tension de sortie stable quelle que soit la valeur du courant de sortie demandée. Une architecture de régulateur LDO habituellement utilisée comporte un amplificateur d'erreur dont le noeud de sortie est connecté à la grille d'un transistor de sortie, généralement un transistor PMOS de puissance, de l'étage de sortie. De façon à diminuer la capacité sur le noeud de sortie de l'amplificateur d'erreur et diminuer ainsi la durée de charge ou de décharge de la grille du transistor de sortie en présence de forts courants, un circuit tampon (« buffer ») comportant un amplificateur suiveur est inséré entre le noeud de sortie de l'amplificateur d'erreur et la grille du transistor de sortie. Cependant la présence d'un tel circuit tampon rajoute un pôle additionnel dans le diagramme de Bode des évolutions du gain en boucle ouverte de l'amplificateur d'erreur en fonction de la fréquence du signal. Et le pôle de sortie du régulateur et ce pôle additionnel peuvent alors se situer à des fréquences voisines, créant alors un pôle complexe conjugué, ce qui dégrade la stabilité du système. Selon un mode de réalisation, il est proposé une structure de circuit tampon permettant de décaler ledit pôle additionnel vers les hautes fréquences, typiquement de l'ordre de plusieurs décades, de façon à l'éloigner du pôle de sortie et améliorer ainsi la stabilité du système, et augmenter la bande passante du régulateur en boucle fermée, c'est-à-dire sa vitesse de réaction.

Selon un aspect, il est proposé un régulateur à faible chute de tension, comprenant un amplificateur d'erreur et un étage de sortie comportant un transistor de sortie et un circuit tampon comprenant une entrée connectée à la sortie de l'amplificateur d'erreur, une sortie connectée au transistor de sortie, et un amplificateur suiveur connecté entre l'entrée et la sortie du circuit tampon. Selon une caractéristique générale de cet aspect, le circuit tampon comprend en outre une charge active à transistor connectée à la sortie de l'amplificateur suiveur et un amplificateur de contre- réaction agencé en montage grille commune et connecté entre la sortie de l'amplificateur suiveur et la grille du transistor de la charge active. Le rebouclage par l'amplificateur de contre-réaction permet de diminuer l'impédance en sortie du circuit tampon et par conséquent d'augmenter significativement la fréquence du pôle additionnel crée par le circuit tampon, et donc d'éloigner ce pôle additionnel du pôle de sortie. Selon un mode de réalisation, l'amplificateur suiveur et l'amplificateur de contre-réaction sont structurellement imbriqués avec au moins un transistor en commun, ce qui permet d'avoir une structure particulièrement compacte. La compacité peut encore être plus importante par l'utilisation de moyens de polarisation communs à l'amplificateur suiveur et à l'amplificateur de contre-réaction. Il est également possible de rajouter une branche en courant dans le circuit tampon de façon à pouvoir augmenter le courant de polarisation de l'amplificateur suiveur et de l'amplificateur de contre-réaction lorsque le courant de sortie du régulateur augmente. Bien qu'il soit possible d'utiliser toute structure connue d'amplificateur d'erreur, il est avantageux que l'amplificateur d'erreur comporte une paire différentielle de transistors d'entrée, préférentiellement des transistors PMOS, et un circuit à structure différentielle cascode repliée connecté à la sortie de ladite paire différentielle. Ceci permet lorsqu'on utilise un condensateur, dit de compensation Miller, pour améliorer la stabilité du système, de la connecter entre l'étage de sortie du régulateur et le noeud cascode situé côté sortie de l'amplificateur d'erreur. La taille de ce condensateur est alors moindre par rapport à celle d'un condensateur Miller connecté sur le noeud de sortie de l'amplificateur d'erreur.

Selon un autre aspect, il est proposé un circuit intégré, comprenant un régulateur tel que défini ci avant. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : les figures 1 à 4 sont relatives à différents modes de réalisation d'un régulateur selon l'invention. Sur la figure 1, la référence RGL désigne un régulateur à faible chute de tension, comportant un amplificateur d'erreur AMPE connecté entre une tension d'alimentation Vdd et la masse GND. Ce régulateur est par exemple disposé au sein d'un circuit intégré CI. L'entrée inverseuse de l'amplificateur d'erreur AMPE est reliée à une tension de référence VBG, qui est ici une tension de bande interdite (bandgap), générée par un générateur de structure classique et connue en soi. Ce générateur, non représenté sur cette figure, peut être disposé à l'intérieur ou à l'extérieur du régulateur RGL. Le régulateur RGL comporte également un étage de sortie ETS connectée au noeud de sortie GP de l'amplificateur d'erreur AMPE. Cet étage de sortie ETS comporte classiquement ici un transistor PMOS M9 connecté en série avec un circuit résistif (pont diviseur) R1, R2, entre la tension d'alimentation Vdd et la masse GND. La grille du transistor M9 (noeud GPB) est connectée au noeud de sortie GP de l'amplificateur d'erreur AMPE par l'intermédiaire d'un circuit tampon BF, tandis que le point milieu du pont diviseur R1, R2 est connecté à l'entrée non inverseuse de l'amplificateur AMPE et délivre la tension FB. Le drain du transistor M9 forme la borne de sortie BS du régulateur RGL. Cette borne de sortie BS est connectée à une charge de sortie CHS représentée ici par une source de courant 'out et un condensateur Cout. Bien que cela ne soit pas indispensable, un condensateur de compensation Miller CM est ici connecté entre l'étage de sortie (et plus particulièrement à la borne de sortie BS) et l'amplificateur d'erreur AMPE, par exemple à son noeud de de sortie GP ou bien comme on le verra plus en détails ci-après dans un exemple particulier de structure, au noeud cascode situé côté sortie de l'amplificateur d' erreur.

Le circuit tampon BF comporte un amplificateur suiveur AMPS (gain égal à 1) connecté entre l'entrée (noeud GP) et la sortie (noeud GPB) du circuit tampon. Une charge active à transistor CHA est connectée à la sortie de l'amplificateur suiveur AMPS et le circuit tampon BF comprend en outre un amplificateur de contre-réaction AMPGC agencé en montage grille commune et connecté entre la sortie (noeud GPB) de l'amplificateur suiveur AMPS et la grille du transistor de la charge active CHA. On se réfère maintenant plus particulièrement à la figure 2 qui illustre un premier mode de réalisation d'un circuit tampon BF.

L'amplificateur suiveur AMPS comprend un transistor suiveur M10, ici un transistor PMOS, connecté entre l'entrée et la sortie du circuit tampon. Plus précisément la grille du transistor M10 est connectée à l'entrée du circuit tampon (noeud GP) et la source de ce transistor M10 est connectée à la sortie du circuit tampon (noeud GPB).

Un transistor M30, ici également un transistor PMOS, connecté entre la tension d'alimentation Vdd et la source du transistor M10, forme la charge active du transistor suiveur M10. Le circuit tampon comprend également des moyens de polarisation MPL de l'amplificateur suiveur. Ces moyens de polarisation MPL comportent ici une source de courant IBF, de structure classique et connue en soi, connectée à un miroir de courant comportant les transistors NMOS M40 et M50. L'amplificateur de contre-réaction AMPGC comprend ici ledit transistor suiveur M10 et le transistor de polarisation M50 des moyens de polarisation MPL, qui est connecté entre le transistor suiveur M10 et la masse GND. L'entrée de l'amplificateur AMPGC est formée par la sortie (noeud GPB) de l'amplificateur suiveur AMPS et la borne commune BCM entre le transistor suiveur M10 et le transistor de polarisation M50 forme la sortie de l'amplificateur de contre-réaction. Cette borne commune est reliée à la grille du transistor de charge active M30. On voit donc que l'amplificateur de contre-réaction AMPGC est agencé en montage grille commune et que les moyens de polarisation MPL sont communs à l'amplificateur suiveur et l'amplificateur de contre-réaction. Du fait de la présence de cet amplificateur de contre-réaction AMPGC, la valeur de la résistance du noeud GPB est diminuée, par rapport à la valeur de cette résistance dans le cas d'un circuit tampon ne comportant pas d'amplificateur de contre-réaction, d'un facteur égal au produit de la transconductance du transistor M30 et des résistances drain-source des transistors M10 et M50. La fréquence du pôle additionnel crée par le circuit tampon est par conséquent augmentée, typiquement de plusieurs décades.

La figure 3 illustre un autre mode de réalisation d'un circuit tampon BF permettant d'augmenter le courant de polarisation de l'amplificateur suiveur et de l'amplificateur de contre-réaction lorsque le courant de sortie du régulateur augmente. Plus précisément le circuit tampon BF comprend ici en outre des moyens auxiliaires configurés pour augmenter le courant de polarisation de l'amplificateur suiveur AMPS et de l'amplificateur de contre-réaction AMPGC d'une fraction du courant de sortie délivré par le transistor de sortie M9. Lesdits moyens auxiliaires comprennent une branche additionnelle en courant comportant un transistor auxiliaire PMOS M60 connecté à ladite borne d'alimentation Vdd en parallèle avec la source de courant IBF, la grille du transistor auxiliaire M60 et la grille du transistor de sortie M9 étant mutuellement connectées.

Quand le courant de sortie délivré par le transistor de sortie M9 augmente, la tension au noeud GPB diminue et il convient alors d'augmenter le courant de polarisation de l'amplificateur suiveur. Le transistor auxiliaire M60 permet alors de réinjecter dans le miroir de courant M40, M50 une fraction du courant de sortie. Par ailleurs les transconductances des transistors M10 et M30 augmentent également ce qui permet de conserver un pôle additionnel haute fréquence même en présence de forts courants de sortie. On obtient donc une bonne stabilité à fort courant. La durée de charge et de décharge de la capacité de grille du transistor M9 est également diminuée ce qui permet d'améliorer la vitesse de balayage (« slew rate » selon une dénomination anglosaxonne bien connue de l'homme du métier). On se réfère maintenant plus particulièrement à la figure 4 qui illustre un mode particulier de réalisation d'un amplificateur d'erreur AMPE. L'amplificateur d'erreur AMPE comporte dans cet exemple de réalisation une paire différentielle de transistors d'entrée Ml, M2, ici des transistors PMOS (bien qu'il soit également possible d'utiliser des transistors NMOS). L'utilisation de transistors PMOS permet notamment d'avoir un mode commun d'entrée très basse tension. Un autre avantage de l'utilisation de transistors PMOS dans la paire différentielle de l'amplificateur d'erreur réside dans le fait qu'il devient possible d'avoir la tension au noeud GP proche de la tension d'alimentation Vdd. Ceci permet alors de mettre le transistor PMOS M9 dans son état bloqué (OFF) quand la charge de sortie ne demande pas de courant. La grille du transistor Ml, qui forme l'une des entrées de la paire différentielle, est reliée à la tension de référence VBG. La grille du transistor M2 forme l'autre entrée de la paire différentielle, qui reçoit la tension FB. L'amplificateur d'erreur AMPE comporte également un circuit à structure différentielle cascode repliée, connecté à la sortie différentielle XN, XP de la paire différentielle. Ce circuit cascode comprend un étage de polarisation comportant les transistors de polarisation M7 et M8, cascodé par un étage de transistors cascode M5, M6.

Les noeuds XN et XP forment les deux noeuds cascode d'entrée du circuit cascode. On parle ici d'une structure cascode repliée car les transistors du circuit cascode sont des transistors d'un type différent de ceux de la paire différentielle. En d'autres termes, puisque la paire différentielle comporte ici des transistors PMOS, les transistors du circuit cascode sont des transistors NMOS. L'amplificateur d'erreur AMPE comporte également un miroir de courant formé par les transistors M3 et M4, permettant à l'amplificateur AMPE d'avoir un noeud de sortie unique GP formé par le drain du transistor PMOS M4.

La polarisation de la paire différentielle M1 et M2 est assurée par un transistor PMOS MBP2 connecté entre la tension d'alimentation Vdd et les sources des transistors M1 et M2 de la paire différentielle. Les tensions de polarisation de la paire différentielle M1 et M2 et du circuit cascode sont obtenues par un générateur de tension de référence GEN1, comportant ici une source de courant ISS reliée par l'intermédiaire d'un miroir de courant MBPO, MBP1 à une résistance RO connectée en série entre le transistor MBP1 et la masse, avec un transistor NMOS M56 et un transistor NMOS M78. La grille du transistor MBP1 est reliée à la grille du transistor MBP2. Une tension VBN, disponible au drain du transistor PMOS MBP1, est également disponible sur la grille du transistor M56. Le noeud commun entre la résistance RO et le drain du transistor NMOS M56 est connecté à la grille du transistor M78 ainsi qu'à la grille des transistors M7 et M8.

Ainsi, à ces grilles, est disponible une tension BIASN. Par conséquent, une différence de tension existe entre les deux tensions de référence VBN et BIASN. Cette différence de tension est bien entendu choisie supérieure à la tension drain-source VDS d'un transistor en régime saturé, de façon à permettre le fonctionnement correct du régulateur. On pourra par exemple choisir une différence de tension au moins égale à 100mV. Le générateur GEN1 n'est ici qu'un exemple de réalisation d'un circuit délivrant des tensions de référence VBN et BIASN. Bien entendu, toute structure connue permettant de générer des tensions de référence convient. Le condensateur de compensation Miller CM est connecté entre l'étage de sortie (et plus particulièrement à la borne de sortie BS) et le noeud cascode XP qui est le noeud cascode situé côté sortie de l'amplificateur d'erreur. Ceci permet d'avoir condensateur Miller plus petit que s'il était directement connecté au noeud de sortie GP d'un amplificateur d'erreur non pourvu d'une structure cascode repliée. Bien que cela ne soit pas indispensable, il est avantageux de combiner un circuit tampon BF tel que celui qui vient d'être décrit avec une structure d'amplificateur d'erreur AMPE comportant en outre un module amplificateur inverseur MAIV1 rebouclé entre le noeud cascode XP et la grille du transistor cascode M6 qui est connecté entre le noeud cascode XP et le noeud de sortie GP de l'amplificateur d'erreur. Une telle structure d'amplificateur d'erreur est décrite dans la demande de brevet français n° 1252322 au nom de la Demanderesse. En effet une telle structure à module amplificateur rebouclé, permet de diminuer l'impédance au noeud cascode XP connecté au condensateur CM (l'impédance au noeud XP est divisée par le gain A du module amplificateur inverseur MAIV1), et donc repousser le pôle présent à ce noeud vers les hautes fréquences de façon à l'éloigner du pôle présent à la sortie BS du régulateur, ce qui va encore dans le sens d'une bonne stabilité du système. Bien qu'il soit suffisant de ne prévoir qu'un seul module amplificateur MAIV1 connecté entre le noeud XP et le transistor cascode M6, il est préférable, notamment pour des raisons d'appariement et de symétrie de la structure, de prévoir également un deuxième module amplificateur inverseur MAIV2 rebouclé entre l'autre noeud cascode XN et l'autre transistor cascode M5.

Plusieurs implémentations sont possibles pour le ou les modules amplificateurs inverseurs MAIV. Il est notamment possible de prévoir deux modules amplificateurs inverseurs à entrée de tension ou à entrée de courant ou encore un seul module amplificateur inverseur à entrée différentielle/sortie différentielle avec une boucle de contrôle de tension de mode commun.

Claims

REVENDICATIONS1. Régulateur à faible chute de tension, comprenant un amplificateur d'erreur (AMPE) et un étage de sortie (ETS) comportant un transistor de sortie et un circuit tampon (BF) comprenant une entrée connectée au noeud de sortie (GP) de l'amplificateur d'erreur, une sortie connectée au transistor de sortie (M9), un amplificateur suiveur (AMPS) connecté entre l'entrée et la sortie du circuit tampon, caractérisé en ce que le circuit tampon (BF) comprend en outre une charge active à transistor (CHA) connectée à la sortie de l'amplificateur suiveur (AMPS) et un amplificateur de contre-réaction (AMPGC) agencé en montage grille commune et connecté entre la sortie de l'amplificateur suiveur (AMPS) et la grille du transistor de la charge active (CHA).
2. Régulateur selon la revendication 1, dans lequel le circuit tampon comprend des moyens de polarisation (MPL) communs à l'amplificateur suiveur et à l'amplificateur de contre-réaction, l'amplificateur suiveur comprend un transistor suiveur (M10) connecté entre l'entrée et la sortie du circuit tampon et l'amplificateur de contre-réaction comprend ledit transistor suiveur (M10) et un transistor de polarisation (M50) des moyens de polarisation, la borne commune entre le transistor suiveur (M10) et le transistor de polarisation (M50) formant la sortie de l'amplificateur de contre-réaction.
3. Régulateur selon l'une des revendications précédentes, dans lequel le circuit tampon comprend en outre des moyens auxiliaires (M60) configurés pour augmenter le courant de polarisation de l'amplificateur suiveur et de l'amplificateur de contre-réaction d'une fraction du courant de sortie délivré par le transistor de sortie (M9).
4. Régulateur selon la revendication 3, dans lequel les moyens de polarisation (MPL) de l'amplificateur suiveur et de l'amplificateur de contre-réaction comprennent une source de courant (IBF), le transistor de sortie (M9) est un transistor PMOS connecté entre uneborne d'alimentation (Vdd) et la borne de sortie (BS) du régulateur et lesdits moyens auxiliaires comprennent un transistor auxiliaire PMOS (M60) connecté à ladite borne d'alimentation en parallèle avec ladite source de courant (IBF), la grille du transistor auxiliaire (M60) et la grille du transistor de sortie (M9) étant mutuellement connectées.
5. Régulateur selon l'une des revendications précédentes, dans lequel l'amplificateur d'erreur (AMPE) comporte une paire différentielle de transistors d'entrée (M1, M2) et un circuit à structure différentielle cascode repliée (M5, M6, M7, M8) connecté à la sortie de ladite paire différentielle, et un condensateur (CM) connecté entre l'étage de sortie (ETS) et le noeud cascode (XP) du circuit cascode, situé côté sortie de l'amplificateur d'erreur.
6. Régulateur selon la revendication 5, dans lequel l'amplificateur d'erreur (AMPE) comprend en outre au moins un module amplificateur inverseur (MAIV1) rebouclé entre ledit noeud cascode (XP,) et la grille du transistor cascode (M6) du circuit cascode connecté entre ledit noeud cascode (XP) et la sortie de l'amplificateur d' erreur.
7. Régulateur selon l'une des revendications 5 ou 6, dans lequel les transistors de la paire différentielle d'entrée (M1, M2) sont des transistors PMOS.
8. Circuit intégré, comprenant un régulateur selon l'une des revendications 1 à 7.