FR2834805A1 - Generateur de courant ou de tension ayant un point de fonctionnement stable en temperature - Google Patents
Generateur de courant ou de tension ayant un point de fonctionnement stable en temperature Download PDFInfo
- Publication number
- FR2834805A1 FR2834805A1 FR0200570A FR0200570A FR2834805A1 FR 2834805 A1 FR2834805 A1 FR 2834805A1 FR 0200570 A FR0200570 A FR 0200570A FR 0200570 A FR0200570 A FR 0200570A FR 2834805 A1 FR2834805 A1 FR 2834805A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- transistor
- gate
- nmos transistor
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
L'invention concerne un générateur (20) de courant (I (Vref1) ) ou de tension (Vref1, Vref2) intégré sur une plaquette de silicium, comprenant un premier élément (CE1) comprenant un premier transistor NMOS (TN1) ayant sa source reliée à la masse par l'intermédiaire d'une résistance électrique (R1), un second élément (CE2') comprenant un second transistor NMOS (TN2) ayant sa source reliée à la masse, et un circuit de polarisation (BCT) du premier et second éléments. Selon l'invention, le second élément (CE2') comprend un diviseur de tension (Pd, R2, R3), la grille du second transistor NMOS (TN2) est reliée à un noeud diviseur (15) du diviseur de tension, et l'anode (Vb) du diviseur de tension est reliée à la grille du premier transistor NMOS (TN1). Avantage : polarisation des deux éléments sur un point de fonctionnement correspondant à un point de stabilité en température identique pour les deux éléments.
Description
du tiroir (3).
1 2834805
GENERATEUR DE COURANT OU DE TENSION AYANT UN POINT DE
FONCTIONNEMENT STABLE EN TEMPERATURE
La présente invention concerne un générateur de courant ou de tension intégré sur une plaquette de silicium, comprenant un premier élément comprenant un premier transistor NMOS ayant sa source reliée à la masse par l'intermédiaire d'une résistance électrique, un second élément comprenant un second transistor NMOS ayant sa source reliée à la masse, et un circuit de
polarisation du premier et second éléments.
De tel s générateurs de courant ou de tens ion sont fréquemment utilisés dans les circuits intégrés pour former des sources de courant ou en tant que générateurs
de tension.
Un générateur 10 du type précité est représenté en
figure 1. Le circuit 10 comprend deux branches B1 et B2.
La branche B1 comprend un transistor PMOS TP1 dont le drain est relié au drain d'un transistor NMOS TN1, la source du transistor TN1 étant reliée à la masse par l'intermédiaire d'une résistance R1. La branche B2 comprend un transistor PMOS TP2 dont le drain est connecté au drain d'un transistor NMOS TN2, la source du transistor TN2 étant reliée à la masse. Le transistor TN1 présente un rapport largeur sur longueur de grille, ou rapport W/L, égal à n fois celui du transistor TN2, et est généralement réalisé au moyen de n transistors NMOS TN1-1, TN1-2, TN1-n en parallèle, identiques au transistor TN2. Les transistors TP1, TP2 reçoivent sur sources S une tension Vcc et sont agencés en miroir de courant, la grille G du transistor TP2 étant connectée à la grille du transistor TP1 qui est elle-même connectée
au drain D du transistor TP1.
2 2834805
Afin d' assurer l'autopolarisation du circuit 10 sur un point de fonctionnement déterminé, la grille du transistor TN1 est connectée à la grille du transistor TN2 qui est elle-même connectée au drain du transistor TN2. Après application de la tension Vcc, le générateur se cale sur un point de fonctionnement o les branches B1, B2 sont traverséss par un même courant I, supposé constant. Le générateur 10 délivre une tension de référence Vref qui est par exemple prélevée sur la grille du transistor TN1. Pour obtenir une source de courant constant, la tension Vref est appliquée sur la grille d'un transistor NMOS TN0 agencé dans une branche externe Be. La tension Vref impose dans la branche Be un courant Ie(Vref). Ce courant est égal au courant I si le transistor TN0 est identique au transistor TN1, sinon est proportionnel au courant I. Le transistor TN0 est ainsi l'équivalent d'un générateur de courant inséré dans la branche Be. D'autres générateurs de courant peuvent être créés de cette manière en appliquant la tension Vref à
d'autres transistors.
Le générateur de courant ou de tension qui vient d'être décrit offre l'avantage d'une grande simplicité et d'un faible encombrement en termes de surface de silicium. Il présente toutefois l'inconvénient d'être sensible aux variations de la température, ainsi qu'aux variations de la tension d'alimentation Vcc. Pour fixer les idées, la figure 2 représente des courbes du courant Ie(Vref) en fonction de la température T et de la tension Vcc. On constate que le courant Ie(Vref) varie avec la
température, pour une tension d'alimentation Vcc donnée.
D'autre part, pour une température T donnée, on constate également que le courant augment e lorsque la tension Vcc augmente. La présente invention vise à pallier cet inconvénient de façon simple, sans recourir à des
circuits de stabilisation complexes.
3 2834805
Plus particulièrement, la présente invention vise un générateur de courant ou de tension du type précité
présentant une bonne stabilité en température.
La présente invention vise également un générateur de courant ou de tension du type précité présentant une
bonne stabilité lorsque sa tension d'alimentation varie.
A cet effet, l'idée de la présente invention est de prévoir un générateur comprenant deux éléments pouvant présenter des points de stabilité en température
identiques.
Plus particulièrement, la présente invention prévolt un générateur de courant ou de tension intégré sur une plaquette de silicium, comprenant un premier élément comprenant un premier transistor NMOS ayant sa source reliée à la masse par l'intermédiaire d'une résistance électrique, un second élément comprenant un second transistor NMOS ayant sa source reliée à la masse, un circuit de polarisation du premier et second éléments, dans lequel le second élément comprend un diviseur de tension, la grille du second transistor NMOS est reliée à un n_ud diviseur du diviseur de tension, et l' anode du diviseur de tension est reliée à la grille du premier
transistor NMOS.
Selon- un mode de réalisation, le diviseur de tension comprend au moins deux résistances, la grille du second transistor NMOS étant connectée au point milieu
des deux résistances.
Selon un mode de réalisation, le circuit de polarisation applique au premier et au second éléments un courant drain-source identique, de telle sorte que le premier et le second éléments présentent un point de
fonctionnement commun en courant et en tension.
Selon un mode de réalisation, le premier et le second éléments sont agencés pour présenter un même point de stabilité en température, c'est-àdire des courbes courant/tension en fonction de la température de chaque
élément qui se croisent en un même point.
4 2834805
Selon un mode de réalisation, le circuit de polarisation est agencé de manière que le point de fonctionnement commun des premier et second éléments corresponde au point- de stabilité en température des
s premier et second éléments.
Selon un mode de réalisation, le circuit de polarisation comprend une première branche reliée au drain du premier transistor NMOS, une seconde branche reliée au drain du second transistor NMOS, et une troisième branche reliée à lanode du diviseur, la première branche et la deuxième branche étant agencées en
miroir de courant.
Selon un mode de réalisation, la première branche et la seconde branche comprennent respectivement un
premier transistor PMOS et un second transistor PMOS.
Selon un mode de réalisation, la première branche comprend un troisième transistor NMOS agencé entre le premier transistor PMOS et le premier transistor NMOS, la seconde branche comprend un quatrième transistor NMOS agencé entre le second transistor PMOS et le second transistor NMOS, la troisième branche comprend un cinquième transistor NMOS ayant sa grille connectée à
celles des troisième et quatrième transistors NMOS.
Selon un mode de réalisation, le circuit de polarisation comprend une quatrième branche comprenant un troisième transistor PMOS en série avec un sixième transistor NMOS, le troisième transistor PMOS et le sixième transistor NMOS étant agencés pour maintenir sur le drain du premier transistor PMOS une tension sensiblement identique à la tension de drain du second
transistor PMOS.
Selon un mode de réalisation, la grille du troisième transistor PMOS est connectée au drain du premier transistor PMOS, et la grille du sixième transistor NMOS est connectée à la grille du second
transistor NMOS.
s 2834805 Selon un mode de réalisation, le second transistor PMOS a son drain connecté à sa grille et sa grille
connectée à la grille du premier transistor PMOS.
Selon un mode de réalisation, le premier transistor NMOS comprend une pluralité de transistors NMOS en parallèle. Se lon un mode de réal isat ion, le générateur comprend une sortie délivrant une tension de référence
égale à la tension de grille du premier transistor NMOS.
Selon un mode de réalisation, le générateur comprend une sortie délivrant une tension de référence
égale à la tension de grille du second transistor NMOS.
Selon un mode de réalisation, au moins une grille du premier ou du second transistor NMOS est reliée à la grille d'un transistor agencé dans une branche externe
pour former une source de courant.
Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en
détail dans la description suivante d'un générateur de
courant ou de tension selon l 'invention, faite à titre non limitatif en relation avec les figures jointes parmi lesquelles: - la figure 1 précédemment décrite est le schéma électrique d'un générateur de courant ou de tension classique, - la figure 2 précédemment décrite illustre l'instabilité en température d'un courant produit au moyen du générateur de la figure 1, - la figure 3A représente un premier élément du générateur de la figure 1, - la figure 3B représente un second élément du générateur de la figure 1, - la figure 3C représente un élément selon l' invention, la figure 4 représente des faisceaux de courbes courant/tension des éléments représentés sur les figures 3A et 3B,
6 2834805
- la figure 5 représente les faisceaux de courbes de la figure 4 ainsi qu'un faisceau de courbes courant/tension de l'élément représenté en figure 3C, - la figure 6 est le schéma de principe d'un générateur s de courant ou de tension selon l 'invention, et - la figure 7 est le schéma électrique complet d'un exemple de réalisation d'un générateur de courant ou de
tension selon l' invention.
Les figures 3A, 3B représentent deux éléments CE1, CE2 formant le c_ur du générateur 10 décrit au préambule (fig. 1). L'élément CE1 comprend le transistor TN1 et la résistance R1. Le transistor TN1 a sa source reliée à la masse via la résistance R1, sa grille reçoit une tension de polarisation Vb. Le transistor TN1 est traversé par un 1S courant drainsource I. L'élément CE2 comprend le transistor TN2 qui repoit sur sa grille la tension de polarisation Vb et est traversé par le même courant drain-source I. La figure 4 représente des courbes courant/tension de chacun des éléments CE1, CE2. On aperçoit un faisceau de courbes Fl(CEl) comprenant des courbes courant/tension de l'élément CE1 à diverses températures, ici à des températures de -40, 27, 90, et 130 C. On aperçoit également un faisceau de courbes F2(CE2) comprenant des courbes courant/tension de l'élément CE2 à diverses températures, ici -40, 27, 90, et 130 C. Chaque courbe courant /tens ion représente la relation existant entre la tension de polarisation Vb (en abscisse et en Volt) et le courant drain-source (en ordonnée et en A) lorsque les transistors fonctionnent dans le mode saturé. Lorsque les éléments CE1, CE2 sont agencés dans le générateur 10, ils présentent un point de fonctionnement commun imposé par les transistors TP1, TP2. Ce point de fonctionnement commun se situe, pour une température donnée, au croisement de deux courbes appartenant respectivement au faisceau F1 et au faisceau F2, dans une zone A o les courbes courant/tension des deux éléments se croisent, au
7 2834805
voisinage d'une ligne horizontale 11. Lorsque la température varie, le point de fonctionnement peut se déplacer horizontalement le long de la ligne 11 ou verticalement de part et d'autre de la ligne 11. En d'autres termes la tension de polarisation Vb varie avec la température et le générateur 10 présente un point de fonctionnement qui n'est pas constant en courant et en tension. Les sauts du point de fonctionnement d'une courbe à l'autre affectent la stabilité du courant I, ainsi que celle du courant externe Ie(Vref) qui est
l' image du courant I, comme cela apparaît en figure 2.
La présente invention se fonde sur la constatation selon laquelle les courbes des faisceaux de courbes F1, F2 présentent un point de croisement commun, respectivement P1, P2 en figure 4. Le point P1 constitue un point de stabilité en température de l'élément CE1 car toutes les courbes courant/tension de l'élément CE1 présentent en ce point une même tension et un même courant. Pour la même raison, le point P2 représente un
point de stabilité en température de l'élément CE2.
Ainsi, une idée de la présente invention est de prévoir deux éléments présentant un même point de stabilité en température, et de caler ces éléments sur un point de fonctionnement commun correspondant à leur point de stabilité en température. Toutefois, comme cela apparaîtra clairement à l'homme de l'art, il est difficile en pratique de déplacer le point de stabilité P2 de l'élément CE2 de manière que celui-ci coïncide avec le point de stabilité P1 de l'élément CE1. On dispose d'un faible degré de liberté dans la conception du transistor TN2, qui ne permet pas de superposer les
points P1 et P2.
La présente invention propose de réaliser un générateur de courant ou de tension à partir d'un premier élément CE1 conforme à celui représenté en figure 3A et d'un deuxième élément CE2' représenté en figure 3C, qui
remplace l'élément classique CE2 représenté en figure 3B.
8 2834805
L'élément CE2' comprend le transistor NMOS TN1 déjà présent dans l'élément CE2 et comprend en outre un diviseur de tension Pd. Le diviseur comprend par exemple deux résistances R2, R3. Une extrémité de la réaistance s R2 forme l' anode du diviseur Pd. l'autre extrémité de la résistance R2 est connectée à une extrémité de la résistance R3, l'autre extrémité de la résistance R3 est connectée à la masse. Selon l 'invention, la grille du transistor TN1 est connectée à un n_ud diviseur 15 du diviseur Pd. ici le point milieu des résistances R2, R3, et recoit ainsi une tension de grille Vg qui est une fraction de la tension appliquée entre l' anode du
diviseur et la masse.
La figure 5 représente les faisceaux de courbes Fl(CE1), F2(CE2) déjà représentés en figure 4, ainsi qu'un faisceau de courbes courant/tension F2'(CE2') de l'élément CE2'. Le faisceau F2'(CE2') comprend ici quatre courbes tracées aux même températures que les faisceaux F1, F2. Ces courbes ont été tracées en considérant que la tension appliquée sur le diviseur Pd est la tension de polarisation Vb de l'élément CE2'. Il apparaît que le faisceau F2' présente également un point P2' de stabilité en température, o toutes les courbes se croisent. De plus, grâce à la possibilité de régler le rapport Vg/Vb 2s entre la tension de grille Vg du transistor TN1 et la tension de polarisation Vb, il est possible de faire en sorte que l'élément CE2' présente un point de stabilité P2' confondu avec le point de stabilité P1 de l'élément
CE1, comme cela est représenté sur la figure 5.
La figure 6 représente un générateur de courant ou de tension 20 selon l 'invention, réalisé à partir de l'élément CE1 et de l'élément CE2'. La taille des transistors TN1 et TN2 et les valeurs des résistances R1, R2, R3 sont choisies de manière que les éléments CE1, CE2' présentent des points de stabilité P1, P2' identiques, comme illustré en figure 5. Un circuit de polarisation BCT alimenté par une tension Vcc impose dans
9 2834805
chaque élément CEl, CE2' le même courant drain-source I, et applique sur l' anode du diviseur Pd une tension de
polarisation Vb.
Selon l' invention, l' anode du diviseur Pd est connectée à la grille du transistor TNl de l'élément CEl, de sorte que les deux éléments recoivent la même tension de polarisation Vb. Le courant I et la tension Vb définissent le point de fonctionnement commun des éléments CEl, CE2', qui correspond aux points de stabilité Pl, P2'. Le générateur 20 présente ainsi une excellente stabilité en température, son point de fonctionnement I, Vb correspondant au point de stabilité
en température des éléments CEl, CE2'.
Comme représenté sur la figure 6, le générateur 20
peut délivrer deux tensions de référence.
Une tension de référence Vrefl peut être prélevée sur la grille du transistor TN2 et être appliquée sur un transistor NMOS TN0 agencé dans une branche externe Be, pour former une source de courant constant. La tension Vrefl permet d' imposer dans le transistor TN0, par effet de miroir de courant, un courant constant Ie qui est égal au courant I si le transistor TN0 a les même dimensions que le transistor TNl (même rapport W/L largeur sur longueur de grille). La tension Vrefl étant par ailleurs . . une tension constante, la grille du transistor TN2 peut
être utilisée comme un générateur de tension constante.
Une tension de référence Vref2 peut également être prélevée sur la grille du transistor TNl (ou sur l' anode du diviseur Pd). Cette tension Vref2 est la tension de polarisation Vb et correspond au point de stabilité en température. La tension Vref2 est également constante et la grille du transistor TNl peut être utilisée comme un
générateur de tension constante.
On va maintenant décrire en relation avec la figure 7 un exemple de réalisation du circuit de polarisation BCT. Un objectif visé est de polariser les éléments CEl et CE2' sur le point de fonctionnement I, Vb
2834805
correspondant à leur point de stabilité en température.
Un autre objectif visé ici est que le point de fonctionnement I, Vb ne soit pas sensible aux variations
éventuelles de la tension d'alimentation Vcc.
Le circuit BCT comprend une branche B1 connectée à l'élément CE1, des branches B2 et B3 relises à l'élément
CE2', et une branche de contre-réaction B4.
La branche B1 comprend un transistor PMOS TP1 et un transistor NMOS TN3 en série. La branche B2 comprend un
transistor PMOS TP2 et un transistor NMOS TN4 en série.
Le transistor TP1 reçoit la tension Vcc sur sa source et son drain est connecté au drain du transistor TN3. La source du transistor TN3 est connsatée au drain du transistor TN1 de l'élément CE1, dont la source est reliée à la masse via la résistance R1. Le transistor TP2 repoit la tension Vcc sur sa source et son drain est connecté au drain du transistor TN4. La source du transistor TN4 est connectée au drain du transistor TN2 de l'élément CE2', dont la source est connectée à la masse. Les grilles des transistors TP1 et TP2 sont interconnectées, et le transistor TP2 a en outre sa grille reliée à son drain. Les grilles des transistors
TN3, TN4 sont également interconnectées.
La branche B3 comprend un transistor NMOS TN5 dont le drain reçoit la tension Vcc et dont la source est reliée à l' anode du diviseur Pd de l'élément CE2', ici l'extrémité de la résistance R2. La grille du transistor
TN5 est connectée aux grilles des transistors TN3, TN4.
L' anode du diviseur Pd est également connectée à la
grille du transistor TN1, comme décrit plus haut.
La branche B4 comprend un transistor PMOS TP3 et un transistor NMOS TN6 en série. Le transistor TP3 reçoit la tension Vcc sur sa source et son drain est connecté au drain du transistor TN6, dont la source est connectée à la masse. La grille du transistor TN6 est reliée à la grille du transistor TN2 de l'élément CE2' (point milieu des résistances R2, R3) et la grille du transistor TP3
11 2834805
est reliée au drain du transistor TP1. Optionnellement mais avantageusement, une capacité anti-oscillation Cf est agencée entre la grille du transistor TP3 et la
grille du transistor TN3.
s De préférence, les transistors TP1, TP2 et TP3 sont identiques (même rapport W/L largeur sur longueur de grille), les transistors TN2, TN6 sont identiques, le transistor TN1 comprend n transistors identiques au transistors TN2 et présente ainsi un rapport W/L égal à n fois le rapport W/L du transistor TN2. De préférence touj ours, les transistors TN3, TN4, TN5 sont identiques et présentent une tension de seuil faible, inférieure à celle des transistors TN1, TN2. Les transistors TN3, TN4, TN5 sont par exemple des transistors natifs (à canal non ls dopé) ayant une tension de seuil de l'ordre de 0,4 V, contre 1 V pour celle des transistors TN1, TN2, qui sont
classiquement des transistors à enrichissement.
Les branches B1 et B2 sont agencées en miroir de courant et sont traversées par des courants I1 et I2 qui
tendent à être égaux au courant drain-source I souhaité.
Le transistor TN5 dans la branche B3 est agencé en suiveur et tend à imposer dans le diviseur Pd un courant I3 égal au courant I, de sorte que la tension de polari sat ion Vb au point de fonct ionnement est égale à I*(R2+R3) et que la tension de grille du transistor TN2 est égale à I*R3 (ou Vb*R3/R2+R3). Comme indiqué plus haut, le courant I est choisi pour correspondre au courant du point de stabilité en température des éléments CE1, CE2' et les résistances R2 et R3 sont choisies de manière que la tens ion Vd corresponde à la tens ion du
point de stabilité en température.
La branche B4 assure l'autopolarisation du générateur 20 sur le point de fonctionnent I, Vb. A titre d'exemple, supposons que la tension Vb soit supérieure à 3s la tension du point de fonctionnément théorique. Dans ce cas, en observant la figure 5, il apparaît que le courant du point de fonctionnement sur le faisceau de courbes
12 2834805
CE2' est supérieur au courant du point de fonctionnement sur le faisceau de courbe CE1. Dans ce cas, la tension de grille du transistor TP3 augmente et la tension Vb
diminue car le transistor TP3 conduit moins de courant.
Si au contraire la tension Vb devient inférieure à celle du point de fonctionnement théorique, le courant du faisceau de courbes CE2' devient inférieur au courant du faisceau de courbe CE1 et la tension de grille du transistor TP3 diminue, de sorte que la tension Vb augmente. En conséquence, grâce à la branche B4, le générateur selon l' invention réagit tou]ours de manière à ramener le courant sur Ia valeur nominale du point de fonctionnement. Ainsi, les branches B1, B2, B3, B4 sont traversées par un même courant et le transistor TP3 impose au transistor TP1 une tension de drain identique à la tension de drain du transistor TP2. Les transistors TP1, TP2 recevant la même tension Vcc sur leur source, les tensions drain-source de ces deux transistors sont contrôlées et sont maintenues identiques. Si la tension Vcc varie et devient élevoe, les transistors TN1, TN2 sont susceptibles de ne pas présenter une même variation du courant de drain pour une même variation de la tension de drain, car ils ne sont pas identiques, ce qui pourrait déséquilibrer le générateur 20. Les transistors TN3, TN4 corrigent ce phénomène et maintiennent une tension de drain constante sur les transistors TN1, TN2. En effet, les variations de la tension Vcc affectent la tension drainsource des transistors TN3, TN4 mais, comme ceux-ci sont identiques et polarisés dans les même conditions, les variations de la tension Vcc n'entraînent aucun
décalage du point de fonctionnement.
Le générateur de courant ou de tension selon l' invention permet de délivrer un courant I(Vrefl) ou des 3s tensions Vrefl et Vref2 d'une grande stabilité en température. A titre d'exemple numérique, pour une
13 2834805
tension Vcc de 1,85 V et une temperature variant entre -40 C et 130 C, et pour des valeurs nominates suivantes: s Vrefl = 0,8 V I(Vrefl) (= I) = 10, 45 MA Vref2 = 1,235V les variations mesurables sont les suivantes: 0,797 V Vrefl < 0,804 V ,4 MA < I(Vrefl) (= I) < 10,5 MA 1,23 V < Vref2 < 1,24V et sont donc inférieures à + 0,5% sur l'ensemble de la
gamme de temperatures.
14 2834805
Claims (15)
1. Générateur (20) de courant ou de tension intégré sur une plaquette de silicium, comprenant: - un premier élément (CE1) comprenant un premier transistor NMOS (TN1) ayant sa source reliée à la masse par l'intermédiaire d'une résistance électrique (R1), - un second élément (CE2') comprenant un second transistor NMOS (TN2) ayant sa source reliée à la masse, - un circuit (BCT) de polarisation du premier et second éléments, caractérisé en ce que: - le second élément (CE2') comprend un diviseur de tension (Pd. R2, R3), - la grille du second transistor NMOS (TN2) est reliée à un n_ud diviseur (15) du diviseur de tension, et l'anode (Vb) du diviseur de tension est reliée à la
grille du premier transistor NMOS (TN1).
2. Générateur selon la revendication 1, dans lequel le diviseur de tension comprend au moins deux résistances (R1, R2), la grille du second transistor NMOS étant
connectée au point milieu (15) des deux résistances.
3. Générateur selon l'une des revendications 1 et
2, dans lequel le circuit de polarisation (BCT) applique au premier (CE1) et au second (CE2') éléments un courant drain-source (I1, I2, I) identique, de telle sorte que le premier et le second éléments présentent un point de
fonctionnement commun en courant (I) et en tension (Vb).
4. Générateur selon la revendication 3, dans lequel le premier (CE1) et le second (CE2') éléments sont agencés pour présenter un même point de stabilité en température (P1, P2', fig. 5), c'est-à-dire des courbes courant/tension en fonction de la température (F1, F2',
2834805
fig. 5) de chaque élément qui se croisent en un même
point (P1, P2', fig. 5).
5. Générateur selon la revendication 4, dans lequel le circuit de polarisation (BCT) est agencé de manière que le point de fonctionnement commun (I, Vb) des premier et second éléments corresponde au point de stabilité en température (P1, P2', fig. 5) des premier et second éléments.
6. Générateur selon l'une des revendications l à 5,
dans lequel le circuit de polarisation comprend: - une première branche (B1) reliée au drain du premier transistor NMOS (TN1), - une seconde branche (B2) reliée au drain du second transistor NMOS (TN2), et - une troisième branche (B3) reliée à l' anode du diviseur (Pd. R2, R3), la première branche (B1) et la deuxième
branche (B2) étant agencées en miroir de courant.
7. Générateur selon la revendication 6, dans lequel la première branche (B1) et la seconde branche (B2) comprennent respectivement un premier transistor PMOS
(TPl) et un second transistor PMOS (TP2).
8. Générateur selon la revendication 7, dans lequel la première branche (B1) comprend un troisième transistor NMOS (TN3) agencé entre le premier transistor PMOS (TP1) et le premier transistor NMOS (TN1), la seconde branche comprend un quatrième transistor NMOS (TN4) agencé entre le second transistor PMOS (TP2) et le second transistor NMOS (TN2), la troisième branche (B3) comprend un cinquième transistor NMOS (TN5) ayant sa grille connectée à celles des troisième (TN3) et quatrième (TN4)
transistors NMOS.
16 2834805
9. Générateur selon l'une des revendications 7 et
8, dans lequel le circuit de polarisation comprend une quatrième branche (B4) comprenant un troisième transistor PMOS (TP3) en série avec un sixième transistor NMOS (TN6), le troisième transistor PMOS (TP3) et le sixième transistor NMOS (TN6) étant agencés pour maintenir sur le drain du premier transistor PMOS (TP1) une tension sensiblement identique à la tension de drain du second
transistor PMOS (TP2).
10. Générateur selon la revendication 9, dans lequel la grille du troisième transistor PMOS (TP3) est connectée au drain du premier transistor PMOS (TP1), et la grille du sixième transistor NMOS (TN6) est connectée
à la grille du second transistor NMOS (TN2).
11. Générateur selon l'une des revendications 7 à
, dans lequel le second transistor PMOS (TP2) a son drain connecté à sa grille et sa grille connectée à la
grille du premier transistor PMOS (TP1).
12. Générateur selon l'une des revendications 1 à
11, dans lequel le premier transistor NMOS (TN1) comprend une pluralité de transistors NMOS (TN1-1-TN1-n) en
parallèle.
13. Générateur selon l'une des revendications 1 à
12, comprenant une sortie délivrant une tension de référence (Vref2) égale à la tension de grille du premier
transistor NMOS (TN1).
14. Générateur selon l'une des revendications 1 à
13, comprenant une sortie délivrant une tension de référence (Vrefl) égale à la tension de grille du second
transistor NMOS (TN2).
17 2834805
15. Générateur selon l'une des revendications 13 et
14, dans lequel au mains une grille du premier (TN1) ou du second (TN2) transistor NMOS est reliée à la grille d'un transistor (TN0) agency dans une branche externe
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0200570A FR2834805B1 (fr) | 2002-01-17 | 2002-01-17 | Generateur de courant ou de tension ayant un point de fonctionnement stable en temperature |
| US10/325,609 US6831503B2 (en) | 2002-01-17 | 2002-12-20 | Current or voltage generator with a temperature stable operating point |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0200570A FR2834805B1 (fr) | 2002-01-17 | 2002-01-17 | Generateur de courant ou de tension ayant un point de fonctionnement stable en temperature |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2834805A1 true FR2834805A1 (fr) | 2003-07-18 |
| FR2834805B1 FR2834805B1 (fr) | 2004-07-16 |
Family
ID=27589512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0200570A Expired - Fee Related FR2834805B1 (fr) | 2002-01-17 | 2002-01-17 | Generateur de courant ou de tension ayant un point de fonctionnement stable en temperature |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6831503B2 (fr) |
| FR (1) | FR2834805B1 (fr) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154318B2 (en) * | 2003-11-18 | 2006-12-26 | Stmicroelectronics Pvt. Ltd. | Input/output block with programmable hysteresis |
| DE102004030161B4 (de) * | 2004-06-22 | 2007-10-11 | I F M Electronic Gmbh | Schlatungsanordnung zum wahlweisen Generieren eines analogen Stromausgangswertes oder eines analogen Spannungsausgangswertes |
| US7667533B1 (en) * | 2005-11-16 | 2010-02-23 | Marvell International Ltd. | Self biased low noise high PSRR constant GM for VCO |
| US8289796B2 (en) | 2010-01-26 | 2012-10-16 | Micron Technology, Inc. | Sense amplifier having loop gain control |
| US8705304B2 (en) * | 2010-03-26 | 2014-04-22 | Micron Technology, Inc. | Current mode sense amplifier with passive load |
| US8810281B2 (en) * | 2011-07-26 | 2014-08-19 | Micron Technology, Inc. | Sense amplifiers including bias circuits |
| CN103926967B (zh) * | 2014-04-17 | 2015-06-10 | 重庆西南集成电路设计有限责任公司 | 低压低功耗基准电压源及低基准电压产生电路 |
| KR20160072703A (ko) * | 2014-12-15 | 2016-06-23 | 에스케이하이닉스 주식회사 | 기준전압 생성회로 |
| US9971373B1 (en) * | 2016-12-28 | 2018-05-15 | AUCMOS Technologies USA, Inc. | Reference voltage generator |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5587655A (en) * | 1994-08-22 | 1996-12-24 | Fuji Electric Co., Ltd. | Constant current circuit |
| US5793247A (en) * | 1994-12-16 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Constant current source with reduced sensitivity to supply voltage and process variation |
| US5798637A (en) * | 1995-06-22 | 1998-08-25 | Lg Semicon Co., Ltd. | Reference voltage generating circuit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087830A (en) * | 1989-05-22 | 1992-02-11 | David Cave | Start circuit for a bandgap reference cell |
| FR2703856B1 (fr) * | 1993-04-09 | 1995-06-30 | Sgs Thomson Microelectronics | Architecture d'amplificateur et application a un generateur de tension de bande interdite . |
| JP2701710B2 (ja) * | 1993-11-29 | 1998-01-21 | 日本電気株式会社 | 多値電圧源回路 |
| US5576656A (en) * | 1994-12-20 | 1996-11-19 | Sgs-Thomson Microelectronics, Inc. | Voltage regulator for an output driver with reduced output impedance |
| US5530395A (en) * | 1995-04-03 | 1996-06-25 | Etron Technology Inc. | Supply voltage level control using reference voltage generator and comparator circuits |
| US5767664A (en) * | 1996-10-29 | 1998-06-16 | Unitrode Corporation | Bandgap voltage reference based temperature compensation circuit |
| JP3519361B2 (ja) * | 2000-11-07 | 2004-04-12 | Ｎｅｃエレクトロニクス株式会社 | バンドギャップレファレンス回路 |
| US6630859B1 (en) * | 2002-01-24 | 2003-10-07 | Taiwan Semiconductor Manufacturing Company | Low voltage supply band gap circuit at low power process |
| US6661713B1 (en) * | 2002-07-25 | 2003-12-09 | Taiwan Semiconductor Manufacturing Company | Bandgap reference circuit |
-
2002
- 2002-01-17 FR FR0200570A patent/FR2834805B1/fr not_active Expired - Fee Related
- 2002-12-20 US US10/325,609 patent/US6831503B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5587655A (en) * | 1994-08-22 | 1996-12-24 | Fuji Electric Co., Ltd. | Constant current circuit |
| US5793247A (en) * | 1994-12-16 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Constant current source with reduced sensitivity to supply voltage and process variation |
| US5798637A (en) * | 1995-06-22 | 1998-08-25 | Lg Semicon Co., Ltd. | Reference voltage generating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US6831503B2 (en) | 2004-12-14 |
| US20030143796A1 (en) | 2003-07-31 |
| FR2834805B1 (fr) | 2004-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3176669B1 (fr) | Circuit de génération d'une tension de référence | |
| EP0733961B1 (fr) | Générateur de courant de référence en technologie CMOS | |
| FR2623307A1 (fr) | Source de courant a deux bornes avec compensation de temperature | |
| FR2975510A1 (fr) | Dispositif de generation d'une tension de reference de bande interdite ajustable a fort taux de rejection d'alimentation | |
| EP0680140B1 (fr) | Amplificateur différentiel à réglage de mode commun | |
| EP0424264A1 (fr) | Source de courant à faible coefficient de température | |
| EP0756223B1 (fr) | Générateur de référence de tension et/ou de courant en circuit intégré | |
| FR2832819A1 (fr) | Source de courant compensee en temperature | |
| FR2834805A1 (fr) | Generateur de courant ou de tension ayant un point de fonctionnement stable en temperature | |
| EP0619647B1 (fr) | Architecture d'amplificateur et application à un générateur de tension de bande interdite | |
| FR2825806A1 (fr) | Circuit de polarisation a point de fonctionnement stable en tension et en temperature | |
| EP0649079B1 (fr) | Circuit générateur de tension stabilisée du type bandgap | |
| EP1712973A2 (fr) | Circuit de génération d'un courant de référence | |
| FR2809833A1 (fr) | Source de courant a faible dependance en temperature | |
| EP0230693A1 (fr) | Etage amplificateur différentiel pour hautes fréquences et amplificateur muni d'un tel étage amplificateur différentiel | |
| FR2809834A1 (fr) | Source de courant a faible tension d'alimentation et a faible sensibilite en tension | |
| EP0524294B1 (fr) | Circuit d'amplification a commande de gain exponentielle | |
| EP1647091A2 (fr) | Amplificateur de tension a faible consommation | |
| FR2834087A1 (fr) | Circuit a transconductance sensiblement constante | |
| FR3071116A1 (fr) | Dispositif modifiant la valeur d'impedance d'une resistance de reference | |
| FR2721119A1 (fr) | Source de courant stable en température. | |
| FR2470483A1 (fr) | Amplificateur a commande de courant de croisement et son procede d'utilisation | |
| EP0829796B1 (fr) | Contrôleur de tension à sensibilité aux variations de température atténuée | |
| FR3083654A1 (fr) | Procede de polarisation des sorties d'un etage cascode replie d'un comparateur et comparateur correspondant | |
| EP3357159A1 (fr) | Circuit electronique elementaire pour etage d'amplification ou de recopie de signaux analogiques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20091030 |