EP0756223B1 - Générateur de référence de tension et/ou de courant en circuit intégré - Google Patents

Générateur de référence de tension et/ou de courant en circuit intégré Download PDF

Info

Publication number
EP0756223B1
EP0756223B1 EP96401646A EP96401646A EP0756223B1 EP 0756223 B1 EP0756223 B1 EP 0756223B1 EP 96401646 A EP96401646 A EP 96401646A EP 96401646 A EP96401646 A EP 96401646A EP 0756223 B1 EP0756223 B1 EP 0756223B1
Authority
EP
European Patent Office
Prior art keywords
transistor
transistors
voltage
arm
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP96401646A
Other languages
German (de)
English (en)
Other versions
EP0756223A1 (fr
Inventor
Tien-Dung Do
David Naura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, SGS Thomson Microelectronics SA filed Critical STMicroelectronics SA
Publication of EP0756223A1 publication Critical patent/EP0756223A1/fr
Application granted granted Critical
Publication of EP0756223B1 publication Critical patent/EP0756223B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Definitions

  • the present invention relates to a generator integrated circuit reference for supplying a voltage and / or a stable reference current with the process manufacturing, temperature stable and independent of the supply voltage.
  • Reference current or voltage generators are used in integrated circuits, in particular for reading or writing memory cells.
  • the reference current obtained is very dependent on the temperature.
  • the object of the invention is to provide a generator for particularly stable benchmark, despite the variations in process, temperature or voltage feed.
  • FIG. 1 represents a diagram of a voltage generator in integrated circuit according to the invention.
  • the generator includes a three-branch current mirror device.
  • a first branch is a source of current. It comprises a first transistor T1, mounted as a direct diode (that is to say with its gate connected to its drain) and in series with a second resistive transistor T2 (W / L ⁇ 1).
  • a second branch comprises a third transistor T3 in series with a fourth transistor T4, mounted as a direct diode.
  • a third branch comprises a fifth transistor T5 in series with a sixth transistor T6, mounted as a direct diode, and connected to a midpoint B of the second branch.
  • the third transistor and the fifth transistor are respectively mounted as a current mirror with respect to the first transistor.
  • the second transistor is mounted as a current mirror with respect to the fourth transistor.
  • the transistor T4 has a threshold voltage Vt n greater than that of the transistors T2 and T6.
  • the transistor T4 is enriched and the transistors T2 and T6 are native (that is to say with a threshold voltage Vt na positive and close to zero volts).
  • a current mirror assembly consists to control the gate of a transistor by a transistor of the same type of conductivity and mounted as a diode in direct (grid connected to the drain). In this way we controls the flow of current through the first transistor.
  • the ratio of the currents in the two transistors basically depends on the ratio of their W / L geometries.
  • the first, third and fifth transistors are thus of the same type of conductivity and the second, fourth and sixth transistors are from same type of conductivity.
  • the reference generator according to the invention is shown in CMOS technology. So the first, third and fifth transistors are from conductivity type P. Their sources are connected to a logic supply voltage Vcc. The second, fourth and sixth transistors are of the type of conductivity N. The sources of the second and fourth transistors are connected to the electrical ground. The source of the sixth transistor is connected to node B of the second branch, i.e. to the drains of third and fourth transistors.
  • Vt p is the threshold voltage of a P-type transistor, on the order of 1 volt
  • Vt na is the threshold voltage of a native N-type transistor, on the order of 0.2 volt
  • Vt n is the threshold voltage of an enriched type N transistor, of the order of 0.8 volts.
  • the values are given by way of nonlimiting example for a 1.2 and 1.0 micron technology and at ambient temperature (25 ° C.).
  • the transistor T2 is resistive (W / L ⁇ 1), so that the transistor T1 is left with a drain voltage close to Vcc - Vt p . It is the voltage V A at the node A.
  • the transistor T3 is resistive, so that one finds on its drain a voltage V B , close to the threshold voltage of the transistor T4.
  • the transistor T2 is mounted as a current mirror with respect to the transistor T4, the voltage V B is found on the gate of the transistor T2.
  • the threshold voltage of transistor T2 is lower than the threshold voltage of transistor T4.
  • the transistor T2 is therefore highly conductive.
  • V A Vcc - Vt p on its drain
  • the transistor T2 is therefore saturated, which ensures a relatively constant current in the branch T1, T2 and therefore also in the branch T3, T4, even if the supply voltage varies.
  • the transistor T5 is polarized like the transistor T3, that is to say at the conduction limit.
  • the transistor T6 is mounted as a direct diode. As its threshold voltage is low, close to zero, the branch (T5, T6) which is in parallel on the transistor T3, tends to decrease the equivalent resistance (T3 // T5 + T6) which charges the transistor T4 and therefore slightly raise the level of voltage V B.
  • the threshold voltages decrease, around 2 millivolts per degree Celsius.
  • the voltage V A therefore increases, which would make the transistor T3 more resistive, likewise for the transistor T5, but their threshold voltages also decrease.
  • the threshold voltage of transistor T4 decreases, the level of voltage V B therefore tends to decrease.
  • the threshold voltage of the transistor T6 also decreases, (the transistor is almost equivalent to a short circuit): the resistance equivalent to T3 // T5 + T6 therefore decreases, which tends to pull the level of V B upwards and stabilize it.
  • the process for manufacturing the transistors corresponds to an interval of values of the threshold voltages, knowing that two close transistors will in practice have the same threshold voltage.
  • Vt p the interval [0.9V - 1.3V]
  • Vt n the interval [0.7V - 1.0V]. If threshold voltages corresponding to the maximum values of the process are obtained for all the transistors, the voltage V A tends to decrease, which increases the current in the transistor T3. But at the same time the threshold voltage of transistor T3 is also higher, which decreases the current in transistor T3. At the same time, the threshold voltage of transistor T4 increases, and the level of voltage V B tends to increase.
  • T6 As the threshold voltage of transistor T6 also increases, the equivalent resistance of T3 // T5 + T6 increases, which tends to stabilize the level of voltage V B. In practice, it has been possible to verify that the voltage V B follows at worst the variation of a threshold voltage of an N type transistor (T4). The opposite reasoning applies in the case where the threshold voltages are minimum.
  • the structure with three branches according to the invention makes it possible in practice to obtain a voltage level V B which varies at worst like the threshold voltage of a transistor.
  • a fourth branch is provided, connected to the node B to compensate for the variation of the voltage V B with the threshold voltage Vt n .
  • the fourth branch thus comprises a transistor T7 of type N in series with a transistor T8 of type N and enriched (normally doped). And transistor T7 has a lower threshold voltage than that of transistor T8.
  • the transistor T7 is native.
  • the transistor T7 receives the voltage V B on its gate.
  • the transistor T8 is mounted as a direct diode (gate connected to its drain).
  • V B This voltage is lower than V B , but it is completely self-compensated in temperature. In practice we show that it is also self-compensated in process. If, in addition, a sufficiently resistive transistor T8 and a transistor T7 with a low input resistance Ron (high conductance) are chosen, good compensation is also obtained for variations in supply voltage.
  • the reference voltages obtained V B or V C are quite low (for example, of the order of 1 volt for V B and 0.8 volt for V C ), but they are sufficient for the polarization of the grids of memory cells.
  • the reference generator according to the invention also makes it possible to deliver a reference current.
  • This is what is shown in FIG. 2.
  • the same elements are used in FIG. 1, except for replacing the transistor T8 with a real resistance in a resistive material chosen to be very stable in temperature in the technology used, for example of diffusion N.
  • An invariant current is obtained with the supply voltage Vcc, with the temperature and the manufacturing process.
  • the only variation in current is therefore that due to resistance R.
  • to obtain several reference currents capable of supplying several devices it suffices to use successive assemblies with current mirror with respect to this fourth branch.
  • a transistor T9 is placed in series between the supply voltage Vcc and the transistor T7. This transistor is mounted in direct diode and it is of type P in the example.
  • a fifth branch comprises a transistor T10 in series with a transistor T11.
  • the transistor T10 is of the same type of conductivity as the transistor T9 and it has its gate connected to that of the transistor T9.
  • the transistor T11 is of the same type of conductivity as the transistor T7, but with a higher threshold voltage (Vt n ) and it is mounted as a direct diode.
  • Vt n threshold voltage
  • FIG. 4 shows more detailed diagrams than those of Figures 1 and 3. They indeed show an example of a bias circuit of the reference generator according to the invention.
  • a pair 1 of transistors of opposite conductivity types is placed in parallel between the gate and the drain (A) of the transistor T1.
  • this pair 1 draws the voltage VA towards a positive potential.
  • a transistor 2 here of type N
  • Another transistor 3 here of type P, isolates the gate voltage of the transistors T2 and T4 from the supply voltage Vcc to prevent it from rising too much.
  • a transistor 4, here of type P transmits the supply voltage on the drain of transistor T7.
  • Transistors 5 and 6, here of type N, each in series with the transistors T2 and T4 respectively, draw the sources of these two transistors towards ground. Finally, a transistor 7 in parallel on the transistor T8 pulls the node C towards the ground, when the generator is not under tension (ON 0).
  • the ON activation signal of the generator delivered by a control circuit not shown in the integrated circuit, controls the grid of transistors 5 and 6 and the N-type transistor of the pair 1.
  • An inverter 8 provides the command corresponding inverse / ON for transistors 2, 4, 7, and the P-type transistor of pair 1.
  • the polarization circuit makes it possible to polarize the transistors T1 and T4 at the conduction limit, while preventing current consumption when the generator is not activated.
  • FIG. 5 represents a bias circuit for the reference generator used to deliver a stable current as shown in FIG. 2.
  • This polarization circuit comprises the elements 1, 2, 5 and 6 of the polarization circuit of FIG. 4. It further comprises two transistors 8 and 9, here of type N, in series on each branch for generating the reference current in order to draw them to ground. It does not include the elements 4 and 7 of the polarization circuit of FIG. 4.
  • the different figures represent a generator of reference made in CMOS technology. But the invention is not limited to this particular technology. The invention is more generally achievable by MOS technology, with the only constraints being that transistors mounted in current mirror are the same conductivity type, and that the fifth branch uses two transistors (T7, T8) of the same type to obtain the desired temperature compensation.
  • Vcc> V VS is Vcc> Vt not - Vt n / A and for figure 3, it is necessary: Vcc> V VS is Vcc> Vt p + Vt not - Vt n / A .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Description

La présente invention concerne un générateur de référence en circuit intégré pour délivrer une tension et/ou un courant de référence stables avec le procédé de fabrication, stables en température et indépendants de la tension d'alimentation.
Les générateurs de courant ou de tension de référence sont utilisés dans les circuits intégrés, notamment pour la lecture ou l'écriture de cellules mémoires. Notamment, il est connu d'utiliser deux paires de transistors MOS dans un montage à deux miroirs de courant pour générer un courant indépendant de la tension d'alimentation du montage. Cependant, le courant de référence obtenu est très dépendant de la température.
L'invention a pour objet de proposer un générateur de référence particulièrement stable, malgré les variations en procédé, température ou tension d'alimentation.
Telle qu'elle est caractérisée, l'invention concerne un générateur de référence en circuit intégré en technologie MOS qui comprend un dispositif à miroir de courant.
Ce dispositif comporte :
  • une première branche source de courant avec un premier transistor monté en diode, en série avec un deuxième transistor natif et résistif;
  • une deuxième branche avec un troisième transistor, en série avec un quatrième transistor monté en diode.
    • Selon l'invention, ce dispositif comporte encore une troisième branche, connectée à un point milieu de la deuxième branche, avec un cinquième transistor, en série avec un sixième transistor, monté en diode et connecté au dit point milieu;
  • les premier, troisième et cinquième transistors ayant le même type de conductivité et leurs grilles reliées ensemble,
  • les deuxième, quatrième et sixième transistors ayant le même type de conductivité et les deuxième et quatrième transistors ayant leurs grilles reliées ensemble,
  • le quatrième transistor ayant un seuil de conduction supérieur à celui du deuxième et du sixième transistors,
  • pour fournir une tension stable au dit point milieu de la deuxième branche.
    • Dans une variante, le générateur de référence selon l'invention permet aussi de fournir un courant stable.
    Le générateur comprend alors une quatrième branche comprenant un septième transistor, du même type de conductivité que le deuxième transistor, peu résistif, en série avec une résistance,
  • ce septième transistor ayant une tension de seuil inférieure à celle du quatrième transistor et recevant la tension stable sur sa grille,
  • pour obtenir un courant stable dans cette quatrième branche.
    • D'autres caractéristiques et avantages de l'invention sont détaillés dans la description suivante, faite à titre indicatif et non limitatif de l'invention et en référence aux dessins annexés, dans lesquels :
  • la figure 1, représente un schéma électronique d'un générateur de référence selon l'invention,
  • la figure 2 représente un schéma électronique d'un générateur de référence selon l'invention, pour délivrer un courant stable,
  • la figure 3 représente une variante du générateur représenté à la figure 2 et
  • les figures 4 et 5 sont des schémas plus détaillés des figures 1 et 3, avec des circuits de polarisation.
    • La figure 1 représente un schéma d'un générateur de tension en circuit intégré selon l'invention. Dans cet exemple représenté, tous les transistors sont en technologie MOS.
    Le générateur comprend un dispositif à miroir de courant à trois branches.
    Une première branche est source de courant. Elle comprend un premier transistor T1, monté en diode en direct (c'est-à-dire avec sa grille reliée à son drain) et en série avec un deuxième transistor T2 résistif (W/L <<1).
    Une deuxième branche comprend un troisième transistor T3 en série avec un quatrième transistor T4, monté en diode en direct.
    Une troisième branche comprend un cinquième transistor T5 en série avec un sixième transistor T6, monté en diode en direct, et connecté à un point milieu B de la deuxième branche.
    Le troisième transistor et le cinquième transistor sont respectivement montés en miroir de courant par rapport au premier transistor.
    Le deuxième transistor est monté en miroir de courant par rapport au quatrième transistor.
    Le transistor T4 à une tension de seuil Vtn supérieure à celles des transistors T2 et T6. Dans l'exemple, le transistor T4 est enrichi et les transistors T2 et T6 sont natifs (c'est à dire avec une tension de seuil Vtna positive et proche de zéro volt).
    On rappelle qu'un montage en miroir de courant consiste à commander la grille d'un transistor par un transistor du même type de conductivité et monté en diode en direct (grille reliée au drain). De cette manière on contrôle le flux de courant dans le premier transistor. Le rapport des courants dans les deux transistors dépend essentiellement du rapport de leurs géométries W/L. Les premier, troisième et cinquième transistors sont ainsi du même type de conductivité et les deuxième, quatrième et sixième transistors sont du même type de conductivité.
    Dans les figures, le générateur de référence selon l'invention est représenté en technologie CMOS. Ainsi les premier, troisième et cinquième transistors sont du type de conductivité P. Leurs sources sont reliées à une tension d'alimentation logique Vcc. Les deuxième, quatrième et sixième transistors sont du type de conductivité N. Les sources des deuxième et quatrième transistors sont reliées à la masse électrique. La source du sixième transistor est reliée au noeud B de la deuxième branche, c'est à dire aux drains des troisième et quatrième transistors.
    Le fonctionnement du générateur de référence en régime établi est décrit ci-après.
    On suppose que l'on a : Vtp = Vt1 = Vt3 = Vt5 et Vtna = Vt2 = Vt6    et on note : Vtn = Vt4 Où Vtp est la tension de seuil d'un transistor de type P, de l'ordre de 1 volt, où Vtna est la tension de seuil d'un transistor de type N natif, de l'ordre de 0.2 volt et où Vtn est la tension de seuil d'un transistor de type N enrichi, de l'ordre de 0.8 volt. Les valeurs sont données à titre d'exemple non limitatif pour une technologie 1,2 et 1,0 microns et à température ambiante (25°C).
    Le transistor T2 est résistif (W/L<<1), en sorte que le transistor T1 se retrouve avec une tension de drain proche de Vcc - Vtp. C'est la tension VA au noeud A. Le transistor T3 est résistif, en sorte que l'on retrouve sur son drain une tension VB, proche de la tension de seuil du transistor T4.
    Comme par ailleurs la tension VA = Vcc - Vtp est appliquée sur la grille du transistor T3, ce dernier se retrouve polarisé en limite de conduction (tension grille-source de l'ordre de sa tension de seuil). Ceci accentue son caractère résistif pour maintenir VB égale à Vtn = Vt4.
    Comme le transistor T2 est monté en miroir de courant par rapport au transistor T4, on retrouve la tension VB sur la grille du transistor T2. Or on a vu que la tension de seuil du transistor T2 est inférieure à la tension de seuil du transistor T4. Dans l'exemple on a Vtn = 0.8V et Vtna = 0.2V.
    Le transistor T2 est donc fortement conducteur. Comme il a été choisi suffisamment résistif pour avoir VA = Vcc - Vtp sur son drain, le transistor T2 a aussi une tension drain-source VDS = Vcc - Vtp très supérieure à sa tension grille-source VGS = Vt4. Le transistor T2 est donc saturé, ce qui assure un courant relativement constant dans la branche T1, T2 et donc aussi dans la branche T3, T4, même si la tension d'alimentation varie.
    Le transistor T5 est polarisé comme le transistor T3, c'est à dire en limite de conduction.
    Le transistor T6 est monté en diode en direct. Comme sa tension de seuil est faible, proche de zéro, la branche (T5, T6) qui est en parallèle sur le transistor T3, a tendance à faire diminuer la résistance équivalente (T3//T5+T6) qui charge le transistor T4 et donc à faire légèrement remonter le niveau de la tension VB.
    Que se passe t-il, quand il y a des variations de température, de procédé ou de tension d'alimentation?
    Si la température augmente, on sait que les tensions de seuil diminue, environ de 2 millivolts par degré Celsius. La tension VA augmente donc, ce qui rendrait le transistor T3 plus résistif, de même pour le transistor T5, mais leurs tensions de seuil diminuent aussi. Comme la tension de seuil du transistor T4 diminue, le niveau de la tension VB a donc tendance à diminuer. Mais la tension de seuil du transistor T6 diminue aussi, (le transistor est presque équivalent à un court-circuit) : la résistance équivalente à T3//T5+T6 diminue donc, ce qui tend à tirer le niveau de VB vers le haut et à le stabiliser.
    En pratique, on a pu vérifier que la variation avec la température du niveau de VB suivait au pire celle d'une tension de seuil de transistor. On a pu ainsi obtenir une variation de 13% entre 25°C et 90°C, ce qui est très satisfaisant.
    Au procédé de fabrication des transistors correspond un intervalle de valeurs des tensions de seuil, sachant que deux transistors proches auront en pratique la même tension de seuil.
    Dans un exemple, on obtient pour Vtp l'intervalle [0.9V - 1.3V] et pour Vtn l'intervalle [0.7V - 1.0V].
    Si on obtient pour tous les transistors des tensions de seuil correspondant aux valeurs maximum du procédé, la tension VA a tendance à diminuer, ce qui fait augmenter le courant dans le transistor T3. Mais dans le même temps la tension de seuil du transistor T3 est aussi plus élevée, ce qui fait diminuer le courant dans le transistor T3. Dans le même temps, la tension de seuil du transistor T4 augmente, et le niveau de la tension VB a tendance à augmenter. Comme la tension de seuil du transistor T6 augmente aussi, la résistance équivalente de T3//T5+T6 augmente, ce qui tend à stabiliser le niveau de la tension VB. En pratique, on a pu vérifier que la tension VB suivait au pire la variation d'une tension de seuil d'un transistor de type N (T4).
    Le raisonnement inverse s'applique dans le cas où les tensions de seuil sont minimum.
    On peut aussi avoir des variations croisées, par exemple des Vtn maximum et des Vtp minimum. Dans ce cas, il y a auto-compensation dans le transistor T3, comme vu précédemment. Le niveau de VB a donc tendance à augmenter, comme la tension de seuil du transistor T4. Mais comme le transistor T6 a aussi sa tension de seuil plus grande, la résistance équivalente de T3//T5+T6 diminue, ce qui empêche le niveau de la tension VB d'augmenter.
    Le raisonnement inverse s'applique pour des Vtn minimum et des Vtp maximum.
    Cette stabilité de la tension VB avec le procédé permet d'avoir un générateur de référence parfaitement reproductible d'un circuit intégré à l'autre. Il n'y a pas de réglage à faire. Il y a moins de rejet dans la fabrication.
    Si c'est la tension d'alimentation qui varie, c'est la résistance d'entrée Ron des transistors qui varie. Notamment, si Vcc augmente, la résistance d'entrée de tension du transistor T1 augmente et VA diminue. VA étant appliquée sur la grille du transistor T3, la tension VB aurait tendance à augmenter, mais comme dans le même temps, la résistance d'entrée du transistor T3 augmente, les effets se compensent.
    La structure a trois branches selon l'invention permet en pratique d'obtenir un niveau de tension VB qui varie au pire comme la tension de seuil d'un transistor.
    Dans un perfectionnement représenté sur la figure 1, on prévoit une quatrième branche connectée au noeud B pour compenser la variation de là tension VB avec la tension de seuil Vtn.
    La théorie et l'expérience montrent en effet que les tensions de seuil différentes de deux transistors de même type de conductivité ayant subit une implantation ionique différente varient avec la température et le procédé, mais que leur différence ne varie pas, ni en température, ni en procédé.
    Dans l'invention, on propose d'exploiter cette propriété pour obtenir une tension de référence VC invariante avec la température et le procédé.
    La quatrième branche comprend ainsi un transistor T7 de type N en série avec un transistor T8 de type N et enrichi (normalement dopé). Et le transistor T7 a une tension de seuil inférieure à celle du transistor T8. Dans l'exemple le transistor T7 est natif.
    Le transistor T7 reçoit la tension VB sur sa grille. Le transistor T8 est monté en diode en direct (grille reliée à son drain).
    On obtient une tension de référence VC au point C entre les deux transistors T7 et T8, égale à : VC = VB-Vtna = Vtn-Vtna.
    Cette tension est de plus faible niveau que VB, mais elle est complètement auto-compensée en température. En pratique on montre qu'elle est aussi auto-compensée en procédé.
    Si de plus on choisit un transistor T8 suffisamment résistif, et un transistor T7 avec une faible résistance d'entrée Ron (forte conductance), on obtient également une bonne compensation pour les variations de tension d'alimentation.
    Les tensions de référence obtenues VB ou VC sont assez faibles (par exemple, de l'ordre de 1 volt pour VB et 0,8 volt pour VC), mais elles sont suffisantes pour la polarisation des grilles de cellules mémoires.
    On peut obtenir des niveaux un peu plus élevés (1,2 à 1,6 volt) en augmentant le rapport W/L de l'un ou l'autre transistor T3, T5.
    On perd alors un peu de stabilité en tension d'alimentation, mais sans perdre de stabilité en procédé ni en température, ce qui est intéressant.
    Dans une variante, le générateur de référence selon l'invention permet aussi de délivrer un courant de référence.
    C'est ce qui est représenté sur la figure 2. On utilise les mêmes éléments de la figure 1, sauf à remplacer le transistor T8 par une vraie résistance dans un matériau résistif choisi pour être très stable en température dans la technologie utilisée, par exemple de la diffusion N.
    On obtient un courant invariant avec la tension d'alimentation Vcc, avec la température et le procédé de fabrication. Le courant I obtenu est proportionnel au rapport de la tension au noeud C, VC = Vtn-Vtna sur la résistance R.
    La seule variation du courant est donc celle due à la résistance R.
    Avantageusement, pour obtenir plusieurs courants de référence aptes à alimenter plusieurs dispositifs, il suffit d'utiliser des montages successifs à miroir de courant par rapport à cette quatrième branche.
    C'est ce qui a été représenté sur la figure 3.
    Pour cela, on place un transistor T9 en série entre la tension d'alimentation Vcc et le transistor T7. Ce transistor est monté en diode en direct et il est de type P dans l'exemple.
    Une cinquième branche comporte un transistor T10 en série avec un transistor T11. Le transistor T10 est du même type de conductivité que le transistor T9 et il a sa grille connectée à celle du transistor T9. Le transistor T11 est de même type de conductivité que le transistor T7, mais avec une tension de seuil supérieure (Vtn) et il est monté en diode en direct. On peut mettre à la suite plusieurs autres branches de même type que cette cinquième branche, pour obtenir autant de courants de référence.
    Les figures 4 et 5 représentent des schémas plus détaillés que ceux des figures 1 et 3. Elles montrent en effet un exemple d'un circuit de polarisation du générateur de référence selon l'invention.
    Ainsi, sur la figure 4, une paire 1 de transistors de types de conductivité opposés est placée en parallèle entre la grille et le drain (A) du transistor T1. Quand le générateur est activé (ON=1), cette paire 1 tire la tension VA vers un potentiel positif. Ce phénomène est accentué par un transistor 2, ici de type N, qui isole dans le même temps la tension de grille du transistor T1, de la masse.
    Un autre transistor 3, ici de type P, lui isole la tension de grille des transistors T2 et T4, de la tension d'alimentation Vcc, pour l'empêcher de s'élever trop.
    Un transistor 4, ici de type P, transmet la tension d'alimentation sur le drain du transistor T7. Ce transistor 4 permet d'empêcher la consommation de courant quand le générateur n'est pas actif (ON=0).
    Des transistors 5 et 6, ici de type N, chacun respectivement en série avec les transistors T2 et T4, tirent les sources de ces deux transistors vers la masse.
    Enfin, un transistor 7 en parallèle sur le transistor T8 tire le noeud C vers la masse, quand le générateur n'est pas sous tension (ON=0).
    Dans l'exemple, le signal d'activation ON du générateur, délivré par un circuit de commande non représenté du circuit intégré, commande la grille des transistors 5 et 6 et du transistor de type N de la paire 1. Un inverseur 8 permet d'obtenir la commande inverse /ON correspondante pour les transistors 2, 4, 7, et le transistor de type P de la paire 1.
    Le circuit de polarisation permet de polariser les transistors T1 et T4 en limite de conduction, tout en empêchant la consommation du courant quand le générateur n'est pas activé.
    La figure 5 représente un circuit de polarisation pour le générateur de référence utilisé pour délivrer un courant stable tel que représenté sur la figure 2.
    Ce circuit de polarisation comprend les éléments 1,2,5 et 6, du circuit de polarisation de la figure 4.
    Il comprend en outre deux transistors 8 et 9, ici de type N, en série sur chaque branche de génération du courant de référence pour les tirer vers la masse.
    Il ne comprend pas les éléments 4 et 7 du circuit de polarisation de la figure 4.
    Les différentes figures représentent un générateur de référence réalisé en technologie CMOS. Mais l'invention ne se limite pas à cette technologie particulière. L'invention est réalisable plus généralement en technologie MOS, avec comme seules contraintes que les transistors montés en miroir de courant soient de même type de conductivité, et que la cinquième branche utilise deux transistors (T7, T8) de même type pour obtenir la compensation en température recherchée.
    La seule contrainte technologique pour utiliser le générateur de référence selon l'invention concerne la tension d'alimentation Vcc.
    En effet, pour les figures 1 et 2, il faut : Vcc > VC    soit Vcc > Vtn - Vtna et pour la figure 3, il faut: Vcc > VC    soit Vcc > Vtp + Vtn - Vtna.

    Claims (7)

    1. Générateur de référence en circuit intégré en technologie MOS comprenant un dispositif à miroir de courant comportant:
      une première branche source de courant avec un premier transistor (T1) monté en diode en direct, en série avec un deuxième transistor (T2) natif et résistif;
      une deuxième branche avec un troisième transistor (T3), en série avec un quatrième transistor (T4) monté en diode en direct;
      caractérisé en ce que ledit dispositif comporte une troisième branche, connectée à un point milieu (B) de la deuxième branche, avec un cinquième transistor (T5), en série avec un sixième transistor (T6), monté en diode en direct et connecté au dit point milieu;
      les premier, troisième et cinquième transistors ayant le même type de conductivité et leurs grilles reliées ensemble,
      et les deuxième, quatrième et sixième transistors ayant le même type de conductivité et les deuxième et quatrième transistors ayant leurs grilles reliées ensemble,
      le quatrième transistor ayant un seuil de conduction (Vtn) supérieur à celui du deuxième et du sixième transistors (Vtna),
      pour fournir une tension stable (VB) au-dit point milieu de la deuxième branche.
    2. Générateur de référence selon la revendication 1, caractérisé en ce qu'il comporte un étage de sortie comprenant en série un septième transistor (T7), et un huitième transistor (T8) de mêmes types de conductivité que le deuxième transistor, le septième transistor étant peu résistif, et recevant sur sa grille la tension stable (VB), le huitième transistor (T8) étant monté en diode en direct et très résistif, et ayant un seuil de conduction (Vtn) supérieur à celui du septième transistor (Vtna),
      pour fournir une tension de sortie (VC) sur un point de sortie (C) pris entre les septième et huitième transistors.
    3. Générateur de référence selon la revendication 2, caractérisé en ce que le septième transistor a une faible résistance d'entrée.
    4. Générateur de référence selon la revendication 1, caractérisé en ce qu'il comporte une quatrième branche comprenant un septième transistor (T7), du même type de conductivité que le deuxième transistor, peu résistif, en série avec une résistance (R),
      ce septième transistor ayant une tension de seuil (Vtna) inférieure à celle (Vtn) du quatrième transistor et recevant la tension stable (VB) sur sa grille,
      pour obtenir un courant stable (I) dans cette quatrième branche.
    5. Générateur de courant selon la revendication 4, caractérisé en ce qu'il comporte au moins une cinquième branche montée en miroir de courant avec la quatrième branche, la quatrième branche comportant en outre un neuvième transistor (T9) monté en diode en direct et du même type de conductivité que le premier transistor (T1).
    6. Générateur de référence, selon l'une quelconques des revendications précédentes, caractérisé en ce que les rapports de géométrie du troisième et du cinquième transistor sont utilisés pour modifier le niveau de la tension de sortie.
    7. Générateur de référence, selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il est réalisé en technologie CMOS, le premier transistor ayant une conductivité du type P et le deuxième transistor ayant une conductivité du type N.
    EP96401646A 1995-07-25 1996-07-24 Générateur de référence de tension et/ou de courant en circuit intégré Expired - Lifetime EP0756223B1 (fr)

    Applications Claiming Priority (2)

    Application Number Priority Date Filing Date Title
    FR9509023A FR2737319B1 (fr) 1995-07-25 1995-07-25 Generateur de reference de tension et/ou de courant en circuit integre
    FR9509023 1995-07-25

    Publications (2)

    Publication Number Publication Date
    EP0756223A1 EP0756223A1 (fr) 1997-01-29
    EP0756223B1 true EP0756223B1 (fr) 1998-06-10

    Family

    ID=9481355

    Family Applications (1)

    Application Number Title Priority Date Filing Date
    EP96401646A Expired - Lifetime EP0756223B1 (fr) 1995-07-25 1996-07-24 Générateur de référence de tension et/ou de courant en circuit intégré

    Country Status (4)

    Country Link
    US (1) US5841270A (fr)
    EP (1) EP0756223B1 (fr)
    DE (1) DE69600348T2 (fr)
    FR (1) FR2737319B1 (fr)

    Families Citing this family (18)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US6292050B1 (en) 1997-01-29 2001-09-18 Cardiac Pacemakers, Inc. Current and temperature compensated voltage reference having improved power supply rejection
    DE19818464A1 (de) * 1998-04-24 1999-10-28 Siemens Ag Referenzspannung-Erzeugungsschaltung
    US6381491B1 (en) 2000-08-18 2002-04-30 Cardiac Pacemakers, Inc. Digitally trimmable resistor for bandgap voltage reference
    KR100344222B1 (ko) * 2000-09-30 2002-07-20 삼성전자 주식회사 능동저항소자를 사용한 기준전압 발생회로
    JP3868756B2 (ja) * 2001-04-10 2007-01-17 シャープ株式会社 半導体装置の内部電源電圧発生回路
    KR100554979B1 (ko) * 2003-10-31 2006-03-03 주식회사 하이닉스반도체 기준전압 발생회로
    US7180360B2 (en) * 2004-11-12 2007-02-20 Lsi Logic Corporation Method and apparatus for summing DC voltages
    US7397226B1 (en) * 2005-01-13 2008-07-08 National Semiconductor Corporation Low noise, low power, fast startup, and low drop-out voltage regulator
    WO2008050375A1 (fr) * 2006-09-29 2008-05-02 Fujitsu Limited Circuit de polarisation
    US7768248B1 (en) 2006-10-31 2010-08-03 Impinj, Inc. Devices, systems and methods for generating reference current from voltage differential having low temperature coefficient
    US20110133710A1 (en) * 2009-12-08 2011-06-09 Deepak Pancholi Partial Feedback Mechanism in Voltage Regulators to Reduce Output Noise Coupling and DC Voltage Shift at Output
    US8471538B2 (en) * 2010-01-25 2013-06-25 Sandisk Technologies Inc. Controlled load regulation and improved response time of LDO with adaptive current distribution mechanism
    US8283198B2 (en) 2010-05-10 2012-10-09 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
    US9122292B2 (en) 2012-12-07 2015-09-01 Sandisk Technologies Inc. LDO/HDO architecture using supplementary current source to improve effective system bandwidth
    CN103631311A (zh) * 2013-11-28 2014-03-12 苏州贝克微电子有限公司 一种稳压器
    KR20160072703A (ko) * 2014-12-15 2016-06-23 에스케이하이닉스 주식회사 기준전압 생성회로
    TWI569578B (zh) * 2015-08-10 2017-02-01 威盛電子股份有限公司 控制電路、連接線及其控制方法
    TWI720305B (zh) * 2018-04-10 2021-03-01 智原科技股份有限公司 電壓產生電路

    Family Cites Families (18)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US4723108A (en) * 1986-07-16 1988-02-02 Cypress Semiconductor Corporation Reference circuit
    GB2210745A (en) * 1987-10-08 1989-06-14 Ibm Voltage-controlled current-circuit
    US4994688A (en) * 1988-05-25 1991-02-19 Hitachi Ltd. Semiconductor device having a reference voltage generating circuit
    US4918334A (en) * 1988-08-15 1990-04-17 International Business Machines Corporation Bias voltage generator for static CMOS circuits
    EP0397408A1 (fr) * 1989-05-09 1990-11-14 Advanced Micro Devices, Inc. Générateur de tension de référence
    US4970415A (en) * 1989-07-18 1990-11-13 Gazelle Microcircuits, Inc. Circuit for generating reference voltages and reference currents
    US4978905A (en) * 1989-10-31 1990-12-18 Cypress Semiconductor Corp. Noise reduction output buffer
    US5029295A (en) * 1990-07-02 1991-07-02 Motorola, Inc. Bandgap voltage reference using a power supply independent current source
    JPH04111008A (ja) * 1990-08-30 1992-04-13 Oki Electric Ind Co Ltd 定電流源回路
    US5124632A (en) * 1991-07-01 1992-06-23 Motorola, Inc. Low-voltage precision current generator
    US5302888A (en) * 1992-04-01 1994-04-12 Texas Instruments Incorporated CMOS integrated mid-supply voltage generator
    FR2703856B1 (fr) * 1993-04-09 1995-06-30 Sgs Thomson Microelectronics Architecture d'amplificateur et application a un generateur de tension de bande interdite .
    DE4312117C1 (de) * 1993-04-14 1994-04-14 Texas Instruments Deutschland Bandabstands-Referenzspannungsquelle
    US5451860A (en) * 1993-05-21 1995-09-19 Unitrode Corporation Low current bandgap reference voltage circuit
    JPH07106869A (ja) * 1993-09-30 1995-04-21 Nec Corp 定電流回路
    KR960002457B1 (ko) * 1994-02-07 1996-02-17 금성일렉트론주식회사 정전압회로
    KR0143344B1 (ko) * 1994-11-02 1998-08-17 김주용 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기
    US5686824A (en) * 1996-09-27 1997-11-11 National Semiconductor Corporation Voltage regulator with virtually zero power dissipation

    Also Published As

    Publication number Publication date
    DE69600348D1 (de) 1998-07-16
    EP0756223A1 (fr) 1997-01-29
    FR2737319A1 (fr) 1997-01-31
    DE69600348T2 (de) 1998-10-08
    US5841270A (en) 1998-11-24
    FR2737319B1 (fr) 1997-08-29

    Similar Documents

    Publication Publication Date Title
    EP0756223B1 (fr) Générateur de référence de tension et/ou de courant en circuit intégré
    EP0788047B1 (fr) Dispositif de référence de courant en circuit intégré
    EP0733961B1 (fr) Générateur de courant de référence en technologie CMOS
    EP0491783B1 (fr) Circuit de detection de seuil de temperature, de lumiere, et de trop basse frequence d&#39;horloge
    EP0424264B1 (fr) Source de courant à faible coefficient de température
    EP3176669A1 (fr) Circuit de génération d&#39;une tension de référence
    EP0700141B1 (fr) Détecteur de température sur circuit intégré
    EP1566717A1 (fr) Dispositif de génération d&#39;une tension électrique de référence de précision améliorée et circuit intégré électronique correspondant
    FR2694851A1 (fr) Circuit de tirage vers un état déterminé d&#39;une entrée de circuit intégré.
    EP0649079B1 (fr) Circuit générateur de tension stabilisée du type bandgap
    EP0687967B1 (fr) Source de courant stable en température
    FR2729762A1 (fr) Circuit de detection de tension compense en technologie et en temperature
    EP0902437B1 (fr) Circuit de génération d&#39;une haute tension de programmation ou d&#39;effacement d&#39;un mémoire
    FR3104344A1 (fr) Circuit électronique de diviseur de tension en technologie FDSOI
    FR2770947A1 (fr) Amplificateur differentiel a transistor mos
    FR2757964A1 (fr) Regulateur de tension serie
    EP3357159A1 (fr) Circuit electronique elementaire pour etage d&#39;amplification ou de recopie de signaux analogiques
    EP0050583B1 (fr) Convertisseur d&#39;une tension alternative en un courant continu et circuit d&#39;oscillateur comportant ce convertisseur
    EP0055320A1 (fr) Comparateur de tension ayant une large gamme de tension d&#39;entrée de mode commun
    EP0762259B1 (fr) Circuit de polarisation destiné à fixer le niveau moyen d&#39;une tension alternative
    FR2834086A1 (fr) Generateur de tension de reference a performances ameliorees
    FR3082052A1 (fr) Dispositif electronique integre destine a fonctionner dans des environnements a temperature variable
    EP0420822B1 (fr) Procédé de mémorisation de grandeurs analogiques et dispositif pour sa mise en oeuvre
    EP1046890A1 (fr) Circuit de détection d&#39;un niveau de température
    FR2825807A1 (fr) Dispositif de polarisation atopolarise a point de fonctionnement stable

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    AK Designated contracting states

    Kind code of ref document: A1

    Designated state(s): DE FR GB IT

    17P Request for examination filed

    Effective date: 19970623

    GRAG Despatch of communication of intention to grant

    Free format text: ORIGINAL CODE: EPIDOS AGRA

    17Q First examination report despatched

    Effective date: 19971007

    GRAG Despatch of communication of intention to grant

    Free format text: ORIGINAL CODE: EPIDOS AGRA

    GRAH Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOS IGRA

    GRAH Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOS IGRA

    GRAA (expected) grant

    Free format text: ORIGINAL CODE: 0009210

    AK Designated contracting states

    Kind code of ref document: B1

    Designated state(s): DE FR GB IT

    ITF It: translation for a ep patent filed
    REF Corresponds to:

    Ref document number: 69600348

    Country of ref document: DE

    Date of ref document: 19980716

    GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

    Effective date: 19980701

    RAP4 Party data changed (patent owner data changed or rights of a patent transferred)

    Owner name: STMICROELECTRONICS S.A.

    PLBE No opposition filed within time limit

    Free format text: ORIGINAL CODE: 0009261

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

    26N No opposition filed
    REG Reference to a national code

    Ref country code: GB

    Ref legal event code: IF02

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: GB

    Payment date: 20040721

    Year of fee payment: 9

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: DE

    Payment date: 20040806

    Year of fee payment: 9

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: FR

    Payment date: 20050708

    Year of fee payment: 10

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: IT

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

    Effective date: 20050724

    Ref country code: GB

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20050724

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: DE

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20060201

    GBPC Gb: european patent ceased through non-payment of renewal fee

    Effective date: 20050724

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: ST

    Effective date: 20070330

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: FR

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20060731