CN116069108A - 快速响应的ldo电路 - Google Patents

快速响应的ldo电路 Download PDF

Info

Publication number
CN116069108A
CN116069108A CN202310350301.6A CN202310350301A CN116069108A CN 116069108 A CN116069108 A CN 116069108A CN 202310350301 A CN202310350301 A CN 202310350301A CN 116069108 A CN116069108 A CN 116069108A
Authority
CN
China
Prior art keywords
nmos tube
electrically connected
source
tube
ldo circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310350301.6A
Other languages
English (en)
Other versions
CN116069108B (zh
Inventor
张侨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Archiwave Electronic Technology Co ltd
Original Assignee
Shanghai Archiwave Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Archiwave Electronic Technology Co ltd filed Critical Shanghai Archiwave Electronic Technology Co ltd
Priority to CN202310350301.6A priority Critical patent/CN116069108B/zh
Publication of CN116069108A publication Critical patent/CN116069108A/zh
Application granted granted Critical
Publication of CN116069108B publication Critical patent/CN116069108B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

本发明涉及快速响应的LDO电路，包括：NMOS管M1、NMOS管M2、PMOS管M3；其中，NMOS管M1的源极与NMOS管M2的源极之间电性连接；NMOS管M1的漏极与PMOS管M3的漏极之间电性连接，并引出LDO电路的输出端Vout；PMOS管M3的源极电性连接到电压源VDD，并经偏置电流源IB2分别电性连接到PMOS管M3的栅极和NMOS管M2的漏极；NMOS管M1的源极经偏置电流源IB1接地，NMOS管M2的源极经偏置电流源IB3接地，NMOS管M2的栅极经偏置电压源VB1接地。

Description

快速响应的LDO电路
技术领域
本发明涉及集成电路设计技术领域，特别涉及快速响应的LDO电路。
背景技术
在5G基站和雷达等需快速进行波束赋型的场景中，数字协议接口的IO速度达到百兆级别，例如，高低电平持续时间在5ns左右，上升/下降沿在0.1ns左右。因极快的信号沿，为了考虑信号完整性，在PCB（Printed Circuit Board，印制电路板）上传输需采用传输线结构，并且PCB板上传输线一般采用50欧姆特征阻抗，芯片输出口需要做50欧姆内阻来阻抗匹配，以1.8V电源为例，信号电平切换瞬间从电源上抽取的电流可达1.8V/50ohm=36mA, 若传输时间较长，持续传输的电流可以是1.8V/（50+50）ohm=18mA。
为了维持数字IO切换时的电平保持能力，需要供电电源的驱动能力或恢复能力足够强。常见的处理方式是单独给数字输出口供一路电，在芯片外部使用电源管理芯片，而考虑到5G基站和雷达应用的多阵面特性，额外的供电网络和供电芯片会造成PCB布板的复杂和臃肿，不利于设备的小型化。另一种处理方式是在芯片内部做电源管理芯片，然而，这种方式采用的技术方案复杂，比如在片内做DC/DC或者输出端带大储能电容的LDO，需要大电感或大电容，而且性能欠缺。
发明内容
本发明的目的在于提供快速响应的LDO电路，解决需要快速进行波束赋型或者高速数字通讯的场景中，供电电源方案复杂、性能欠缺的技术问题。
本申请的实施方式公开了一种快速响应的LDO电路，包括：NMOS管M1、NMOS管M2、PMOS管M3；其中，
所述NMOS管M1的源极与所述NMOS管M2的源极之间电性连接；
所述NMOS管M1的漏极与所述PMOS管M3的漏极之间电性连接，并引出所述LDO电路的输出端Vout；
所述PMOS管M3的源极电性连接到电压源VDD，并经偏置电流源IB2分别电性连接到所述PMOS管M3的栅极和所述NMOS管M2的漏极；
所述NMOS管M1的源极经偏置电流源IB1接地，所述NMOS管M2的源极经偏置电流源IB3接地，所述NMOS管M2的栅极经偏置电压源VB1接地。
可选地，所述输出端Vout电性连接到所述NMOS管M1的栅极。
可选地，所述LDO电路还包括密勒补偿电路。
可选地，所述密勒补偿电路包括电容C1和电阻R1，并且其中，
所述电容C1的一端电性连接到所述NMOS管M1的漏极、另一端电性连接到所述电阻R1的一端；
所述电阻R1的另一端电性连接到所述NMOS管M2的漏极。
本发明实施方式效果在于：
在本发明中的LDO电路作为电源管理芯片，其输出端Vout电性连接到NMOS管M1的栅极，将Vout锁定到VB1，VB1可以精确提供，使得Vout精度大大提高，不仅供电电源方案简单，而且性能得到了很大改善。
在本发明中，NMOS管M1的漏极依次经电容C1和电阻R1电性连接到NMOS管M2的漏极，其中电容C1和电阻R1形成去零点密勒补偿，保证环路稳定。
附图说明
图1示出一种例子的LDO电路的电路图。
图2示出根据本申请的实施例一的快速响应的LDO电路的电路图。
图3示出根据本申请的实施例二的快速响应的LDO电路的电路图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。
在需要快速进行波束赋型或者高速数字通讯的场景中，存在供电电源方案复杂、性能欠缺的技术问题。
在上述场景中会用到LDO（low dropout regulator，低压差线性稳压器）电路，例如，图1示出一种例子的LDO电路的电路图。如图1所示，LDO电路100包括：PMOS管M1(a)、NMOS管M2、PMOS管M3；其中，PMOS管M1(a)的漏极与NMOS管M2的源极之间电性连接；PMOS管M1(a)的源极与PMOS管M3的漏极之间电性连接，并引出LDO电路的输出端Vout；PMOS管M3的源极电性连接到电压源VDD，并经偏置电流源IB2分别电性连接到PMOS管M3的栅极和NMOS管M2的漏极；PMOS管M1(a)的漏极经偏置电流源IB1接地，PMOS管M1(a)的栅极经设置点电压源VSET接地，NMOS管M2的源极经偏置电流源IB3接地，NMOS管M2的栅极经偏置电压源VB1接地。
在该LDO电路100中，IB2（电流源IB2的电流）=IB3（电流源IB3的电流）， Vout（输出端Vout的电压）跟随VSET，Vout由VSET+VGS1决定，这里的VSET表示设置点电压源VSET的电压，VGS1表示PMOS管M1(a)的栅极相对于源极的电压。当输出端Vout处的负载抽走电流时，输出端Vout的欠冲电压降低，导致PMOS管M1(a)关断，IB1（电流源IB1的电流）全部流过NMOS管M2，将PMOS管M3栅极上的电荷抽走，致使PMOS管M3的栅压降低，从而使得PMOS管M3打开，输出端Vout被充电，恢复正常电压。
当输出端Vout处的负载关闭电流时，输出端Vout的过冲电压升高，导致PMOS管M1(a)流过更多电流，从而使NMOS管M2的源端电压上升，导致NMOS管M2关闭，电流IB2（电流源IB2的电流）对PMOS管M3的栅极进行充电，使PMOS管M3的栅压升高，减小其供电电流，从而Vout降低，恢复正常电压。
不过，该实施例子中VGS1受PMOS管M1(a)的晶体管的阈值电压、电流、尺寸等影响，高低温、工艺偏差下存在几百毫伏的波动，导致Vout也存在几百毫伏的波动，Vout的精度低。
对此，本申请的实施例提供了一种快速响应的LDO电路，是能够快速供电的片内LDO，包括：NMOS管M1、NMOS管M2、PMOS管M3；其中，NMOS管M1的源极与NMOS管M2的源极之间电性连接；NMOS管M1的漏极与PMOS管M3的漏极之间电性连接，并引出LDO电路的输出端Vout；PMOS管M3的源极电性连接到电压源VDD，并经偏置电流源IB2分别电性连接到PMOS管M3的栅极和NMOS管M2的漏极；NMOS管M1的源极经偏置电流源IB1接地，NMOS管M2的源极经偏置电流源IB3接地，NMOS管M2的栅极经偏置电压源VB1接地。
根据本申请的一些实施例，更优选地，输出端Vout电性连接到NMOS管M1的栅极。
例如，图2示出根据本发明的实施例的快速响应的LDO电路的电路图。如图2所示，快速响应的LDO电路200包括：NMOS管M1(b)、NMOS管M2、PMOS管M3；其中，NMOS管M1(b)的源极与NMOS管M2的源极之间电性连接；NMOS管M1(b)的漏极与PMOS管M3的漏极之间电性连接，并引出LDO电路的输出端Vout；PMOS管M3的源极电性连接到电压源VDD，并经偏置电流源IB2分别电性连接到PMOS管M3的栅极和NMOS管M2的漏极；NMOS管M1(b)的源极经偏置电流源IB1接地，NMOS管M2的源极经偏置电流源IB3接地，NMOS管M2的栅极经偏置电压源VB1接地；输出端Vout电性连接到NMOS管M1(b)的栅极。
在该LDO电路200中，输出端Vout短接回NMOS管M1(b)的栅极，IB1=IB2=IB3，NMOS管M1(b)和NMOS管M2取相同的尺寸, 形成差分对，这样，NMOS管M1(b)- NMOS管M2- PMOS管M3就形成了闭环环路。
当Vout比VB1（电压源VB1的电压）大，上述差分对的尾电流IB1和IB2更多的流过NMOS管M1(b)，NMOS管M2流过的电流减少，IB2多出来的电流充入PMOS管M3，使PMOS管M3栅极电压变高，PMOS管M3提供的电流减少，从而使Vout降低。
当Vout比VB1小，上述差分对的尾电流IB1和IB2更多的流过NMOS管M2，NMOS管M2流过的电流增加，增加的电流将PMOS管M3的栅电荷抽走，使得PMOS管M3的栅压降低，PMOS管M3的提供的电流增加，从而使Vout降低。
基于上述过程可见，相比于LDO电路100，根据本发明的实施例的快速响应的LDO电路200将Vout锁定到VB1，Vout跟随VB1，而且由于NMOS管M1(b)- NMOS管M2均为同类型、同尺寸的NMOS管，Vout与VB1之间的差值在10mv以内，而VB1可以精确地提供，因此相对于例子1使得Vout的精度大大提高。应用到数字输出口的供电中，当数字输出口快速切换时，Vout电压跳变，大信号使NMOS管M1(b)和NMOS管M2组成的差分对管工作在开关状态，可以快速响应。
根据本申请的一些实施例，更优选地，LDO电路还包括密勒补偿电路，该密勒补偿电路包括电容C1和电阻R1，并且其中，电容C1的一端电性连接到NMOS管M1的漏极、另一端电性连接到电阻R1的一端；电阻R1的另一端电性连接到NMOS管M2的漏极。
例如，图3示出根据本发明的实施例二的快速响应的LDO电路的电路图。如图3所示，快速响应的LDO电路300是在LDO电路200的基础上，使NMOS管M1(b)的漏极依次经电容C1和电阻R1电性连接到NMOS管M2的漏极。其中电容C1和电阻R1形成去零点密勒补偿，保证环路稳定。
可以理解的是，此处描述的具体实施例仅仅是为了解释本申请，而非对本申请的限定。此外，为了便于描述，附图中仅示出了与本申请相关的部分而非全部的结构或过程。应注意的是，在本说明书中，相似的标号和字母在附图中表示类似项。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实施例中的具体含义。
本申请的说明性实施例包括但不限于快速响应的LDO电路。
将使用本领域技术人员通常采用的术语来描述说明性实施例的各个方面，以将他们工作的实质传达给本领域其他技术人员。然而，对于本领域技术人员来说，使用部分所描述的特征来施行一些替代性实施例是显而易见的。出于解释的目的，阐述了具体的数字和配置，以便对说明性实施例进行更加透彻的理解。然而，对于本领域技术人员来说显而易见的是，可以在没有具体细节的情况下实施替代实施例。在一些其他情况下，本文省略或简化了一些众所周知的特征，以避免使本申请的说明性实施例模糊不清。
说明书中对 “实施例”、“说明性实施例”等的引用表示所描述的实施例可以包括特定特征、结构或性质，但是每个实施例也可能或不是必需包括特定的特征、结构或性质。而且，这些短语不一定是针对同一实施例。此外，当结合具体实施例描述特定特征，本领域技术人员的知识能够影响到这些特征与其他实施例的结合，无论这些实施例是否被明确描述。
除非上下文另有规定，否则术语“包含”、“包括”是同义词。短语“A和/或B”表示“（A）、（B）或（A和B）”。
在附图中，可能以特定布置和/或顺序示出了一些结构特征。然而，应当理解的是，这样的特定布置和/或排序不是必需的。而是，在一些实施例中，这些特征可以以不同于说明性附图中所示的方式和/或顺序来进行说明。另外，特定附图中所包含得结构特征并不意味着所有实施例都需要包含这样的特征，在一些实施例中，可以不包含这些特征或者可以与将这些特征与其他特征进行组合。
上面结合附图对本申请的实施例做了详细说明，但本申请技术方案的使用不仅仅局限于本申请实施例中提及的各种应用，各种结构和变型都可以参考本申请技术方案轻易地实施，以达到本文中提及的各种有益效果。在本领域普通技术人员所具备的知识范围内，在不脱离本申请宗旨的前提下做出的各种变化，均应归属于本申请专利涵盖范围。

Claims (5)

1.一种快速响应的LDO电路，其特征在于，包括：NMOS管M1、NMOS管M2、PMOS管M3；其中，
所述NMOS管M1的源极与所述NMOS管M2的源极之间电性连接；
所述NMOS管M1的漏极与所述PMOS管M3的漏极之间电性连接，并引出所述LDO电路的输出端Vout；
所述PMOS管M3的源极电性连接到电压源VDD，并经偏置电流源IB2分别电性连接到所述PMOS管M3的栅极和所述NMOS管M2的漏极；
所述NMOS管M1的源极经偏置电流源IB1接地，所述NMOS管M2的源极经偏置电流源IB3接地，所述NMOS管M2的栅极经偏置电压源VB1接地。
2.根据权利要求1所述的LDO电路，其特征在于，所述输出端Vout电性连接到所述NMOS管M1的栅极。
3.根据权利要求2所述的LDO电路，其特征在于，还包括密勒补偿电路。
4.根据权利要求3所述的LDO电路，其特征在于，所述密勒补偿电路包括电容C1和电阻R1，并且其中，
所述电容C1的一端电性连接到所述NMOS管M1的漏极、另一端电性连接到所述电阻R1的一端；
所述电阻R1的另一端电性连接到所述NMOS管M2的漏极。
5.根据权利要求1所述的LDO电路，其特征在于，所述LDO电路为波束赋型场景或高速数字通讯中的电源管理芯片。
CN202310350301.6A 2023-04-03 2023-04-03 快速响应的ldo电路 Active CN116069108B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310350301.6A CN116069108B (zh) 2023-04-03 2023-04-03 快速响应的ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310350301.6A CN116069108B (zh) 2023-04-03 2023-04-03 快速响应的ldo电路

Publications (2)

Publication Number Publication Date
CN116069108A true CN116069108A (zh) 2023-05-05
CN116069108B CN116069108B (zh) 2023-07-07

Family

ID=86171811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310350301.6A Active CN116069108B (zh) 2023-04-03 2023-04-03 快速响应的ldo电路

Country Status (1)

Country Link
CN (1) CN116069108B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101605201A (zh) * 2008-12-24 2009-12-16 昆山锐芯微电子有限公司 图像传感器的列处理电路及图像传感器
JP2012043085A (ja) * 2010-08-17 2012-03-01 Toppan Printing Co Ltd 電圧レギュレータ回路
CN103076835A (zh) * 2013-01-28 2013-05-01 上海宏力半导体制造有限公司 低压差线性稳压器及其调整电路
CN103235625A (zh) * 2013-04-15 2013-08-07 无锡普雅半导体有限公司 一种低电压跟随的电压基准电路
JP2015132990A (ja) * 2014-01-14 2015-07-23 旭化成エレクトロニクス株式会社 低飽和レギュレータ
CN105549672A (zh) * 2015-12-21 2016-05-04 豪威科技(上海)有限公司 低压差线性稳压器
CN107544613A (zh) * 2017-10-16 2018-01-05 佛山科学技术学院 一种基于fvf控制的ldo电路
US10234883B1 (en) * 2017-12-18 2019-03-19 Apple Inc. Dual loop adaptive LDO voltage regulator
CN110134171A (zh) * 2019-04-10 2019-08-16 普冉半导体（上海）有限公司 一种负电压跟随电路
CN111384940A (zh) * 2019-12-16 2020-07-07 苏州大学 一种高线性度宽摆幅cmos电压跟随器
CN113176802A (zh) * 2021-04-16 2021-07-27 中山大学 一种自反馈型多环路全集成低压差线性稳压器电路
CN114296503A (zh) * 2021-12-30 2022-04-08 杭州朔天科技有限公司 一种超低功耗可编程低压差线性稳压源电路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101605201A (zh) * 2008-12-24 2009-12-16 昆山锐芯微电子有限公司 图像传感器的列处理电路及图像传感器
JP2012043085A (ja) * 2010-08-17 2012-03-01 Toppan Printing Co Ltd 電圧レギュレータ回路
CN103076835A (zh) * 2013-01-28 2013-05-01 上海宏力半导体制造有限公司 低压差线性稳压器及其调整电路
CN103235625A (zh) * 2013-04-15 2013-08-07 无锡普雅半导体有限公司 一种低电压跟随的电压基准电路
JP2015132990A (ja) * 2014-01-14 2015-07-23 旭化成エレクトロニクス株式会社 低飽和レギュレータ
CN105549672A (zh) * 2015-12-21 2016-05-04 豪威科技(上海)有限公司 低压差线性稳压器
CN107544613A (zh) * 2017-10-16 2018-01-05 佛山科学技术学院 一种基于fvf控制的ldo电路
US10234883B1 (en) * 2017-12-18 2019-03-19 Apple Inc. Dual loop adaptive LDO voltage regulator
CN110134171A (zh) * 2019-04-10 2019-08-16 普冉半导体（上海）有限公司 一种负电压跟随电路
CN111384940A (zh) * 2019-12-16 2020-07-07 苏州大学 一种高线性度宽摆幅cmos电压跟随器
CN113176802A (zh) * 2021-04-16 2021-07-27 中山大学 一种自反馈型多环路全集成低压差线性稳压器电路
CN114296503A (zh) * 2021-12-30 2022-04-08 杭州朔天科技有限公司 一种超低功耗可编程低压差线性稳压源电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
HUA CHEN 等: "A Fast-Transient LDO Based on Buffered Flipped Voltage Follower", 《2010 IEEE INTERNATIONAL CONFERENCE OF ELECTRON DEVICES AND SOLID-STATE CIRCUITS (EDSSC) 》 *
MO HUANG 等: "A Fully Integrated FVF-Based Low-Dropout Regulator With Wide Load Capacitance and Current Ranges", 《IEEE TRANSACTIONS ON POWER ELECTRONICS》, vol. 34, no. 12, XP011745331, DOI: 10.1109/TPEL.2019.2904622 *
姚方舟 等: "采用ＡＢ类源跟随器的无片外电容快速瞬态响应LDO", 《合肥工业大学学报（自然科学版）》, vol. 45, no. 4 *
陈俊杰 等: "一种无片外电容高瞬态响应LDO设计", 《中国集成电路》, no. 286 *

Also Published As

Publication number Publication date
CN116069108B (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
US7746047B2 (en) Low dropout voltage regulator with improved voltage controlled current source
US20080284395A1 (en) Low Dropout Voltage regulator
US9459642B2 (en) Low dropout regulator and related method
CN102880219B (zh) 一种具有动态补偿特性的线性稳压器
CN109814650B (zh) 一种低压差线性稳压器用箝位晶体管结构
CN108803764B (zh) 一种快速瞬态响应的ldo电路
WO2022033457A1 (zh) 一种自适应快速响应的ldo电路及其芯片
US20160336932A1 (en) Voltage comparator circuit and method
CN108241396A (zh) 一种提高瞬态响应速度的低压差线性稳压器
CN113760031B (zh) 一种低静态电流nmos型全集成ldo电路
CN115826665A (zh) 一种具有限流功能的ldo电路、芯片及电子设备
US20210018945A1 (en) Power Supply Powering-On Structure
CN215642444U (zh) 一种低静态电流nmos型全集成ldo电路
CN116069108B (zh) 快速响应的ldo电路
CN104950976A (zh) 一种基于摆率增强的稳压电路
CN113778158A (zh) 一种面积紧凑的自适应偏置nmos型ldo电路
US10141897B2 (en) Source follower
CN220323803U (zh) 一种快响应的无片外电容ldo电路
US20070164801A1 (en) Low hysteresis center offset comparator
KR20210092490A (ko) 기준 전압-전류 발생회로
CN115840483A (zh) 一种具有瞬态增强特性的低压差线性稳压器
CN112859984B (zh) 一种高电源抑制比快速瞬态的线性稳压器电路
CN114840051A (zh) 低功耗高瞬态响应无片外电容低压差线性稳压器
CN112558680B (zh) 线性调整器及其控制电路
CN108170195B (zh) 源极跟随器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant