CN109814650B

CN109814650B - 一种低压差线性稳压器用箝位晶体管结构

Info

Publication number: CN109814650B
Application number: CN201910064424.7A
Authority: CN
Inventors: 耿莉; 郭卓奇; 董力; 陈泽强
Original assignee: Xian Jiaotong University
Current assignee: Xian Jiaotong University
Priority date: 2019-01-23
Filing date: 2019-01-23
Publication date: 2020-05-22
Anticipated expiration: 2039-01-23
Also published as: CN109814650A

Abstract

本发明公开了一种低压差线性稳压器用箝位晶体管结构，包括箝位晶体管和衬底电压控制电路，衬底电压控制电路与箝位晶体管连接，箝位晶体管的两端分别连接低压差线性稳压器LDO结构，通过控制阈值电压实现箝位功能。本发明采用阈值电压可调的箝位MOS管，阈值电压可以在较宽范围内变化，当采用多个MOS管串联结构时，阈值电压具有更大的调整范围。箝位MOS管可以快速减小欠冲、过冲电压，且不会对原有环路特性产生影响。

Description

一种低压差线性稳压器用箝位晶体管结构

技术领域

本发明属于半导体集成电路和低功耗集成电路设计技术领域，具体涉及一种减小低压差线性稳压器(LDO)输出过冲、欠冲电压的箝位晶体管结构，主要涉及高性能电源系统和消费电子产品领域。

背景技术

LDO是电源管理系统中广泛使用的电压转换器之一，在电池供电的便携式设备(如手机、平板电脑和可穿戴设备)中尤为重要。LDO具有低噪声和快速响应特性，非常适用于高性能和对电源电压敏感的模拟/混合信号模块。全集成LDO如今被广泛采用，因为它具有更高的集成度，可节省额外的片外元件数、印刷电路板(PCB)面积和芯片引脚数等优点。

全集成LDO具有较小的输出电容，因此具有较快的响应速度。然而，较小的输出电容导致响应过程中出现较大的欠冲和过冲电压，这会影响对电源电压敏感的电路模块的正常工作。因此，减小瞬态响应过程中的欠冲和过冲电压，提高响应速度成为了全集成LDO设计中的关键问题。

目前已有的技术都是检测输出电压的变化，反馈回环路的前级，通过调整环路内部节点来提升动态响应特性。因此，存在以下问题：

1.增加了额外的环路，系统变得复杂，可能出现新的稳定性问题；

2.响应速度提升有限，因为这类机制存在先后顺序，即出现欠冲或过冲后，才能检测、反馈，进而响应输出的变化；

3.对于欠冲和过冲的抑制，由于反馈机理，必须在输出出现足够大的变化时才能响应，再加上响应时间，导致对欠冲和过冲抑制效果不佳，在宽负载范围以及超快负载跳变时尤其明显。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种低压差线性稳压器用箝位晶体管结构，实现对LDO瞬态响应过程中的欠冲和过冲电压的检测和抑制，减小了欠冲和过冲电压，改善了无电容LDO的瞬态响应特性。

本发明采用以下技术方案：

一种低压差线性稳压器用箝位晶体管结构，包括箝位晶体管和衬底电压控制电路，衬底电压控制电路与箝位晶体管连接，箝位晶体管的两端分别连接低压差线性稳压器LDO结构，通过控制阈值电压实现箝位功能。

具体的，箝位晶体管为二极管连接的MOS管，包括PMOS或者在深N阱中设计的NMOS。

具体的，箝位晶体管包括多个，采用串联方式连接。

具体的，LDO结构包括误差放大器EA，调整管MP，反馈电阻RF1、RF2，负载电阻RL和负载电容CL，箝位晶体管结构包括两个，分别接在电源VDD和输出V_OUT、输出V_OUT和电源地GND之间；当欠冲或过冲电压大于所设阈值时，箝位晶体管导通，产生额外的充、放电电流。

进一步的，欠冲电压的抑制效果如下式：

减小后的欠冲电压≈M·|V_TH1|-(VDD-V_OUT)

其中，M、V_TH1为跨接在VDD和V_OUT之间箝位晶体管的串联个数和阈值电压。

进一步的，过冲电压的抑制效果如下式：

减小后的过冲电压≈N·|V_TH2|-V_OUT

其中，N、V_TH2为跨接在V_OUT和GND之间箝位晶体管的串联个数和阈值电压。

进一步的，误差放大器EA的反向输入端接V_REF，正向输入端分别与反馈电阻RF1和RF2的一端连接，RF2的另一端接GND；RF1的另一端分别与调整管MP的漏极，负载电容CL的一端，负载电阻RL的一端，两个箝位晶体管的一端以及输出V_OUT连接，负载电容CL的另一端和负载电阻RL的另一端分别接GND，一个箝位晶体管的另一端接GND；第二个箝位晶体管的另一端分别与调整管MP的源极，电源VDD和误差放大器EA的供电端连接，误差放大器EA的输出端与调整管MP的栅极连接。

与现有技术相比，本发明至少具有以下有益效果：

本发明一种低压差线性稳压器用箝位晶体管结构，拓扑结构不会对原有系统的稳定性产生影响，不会产生额外功耗，具有较强的通用性，可以适用于各种结构的LDO系统，以提升动态响应特性。

进一步的，采用PMOS或者深N阱中设计的NMOS可以将MOS管的衬底和整个芯片的衬底分开，通过单独调整衬底电位实现MOS管的阈值电压控制。

进一步的，箝位晶体管可以采用单MOS管结构，也可以多个MOS管串联使用，可以适用于需要较低阈值电压和较高阈值电压的场合。

进一步的，连接在输出V_OUT节点的箝位晶体管可以实时监测输出电压变化，出现欠冲或过冲时，立即作出响应；箝位晶体管直接作用于V_OUT节点，无需经过反馈环路调整，可以响应V_OUT节点的超快负载跳变，同时，不会影响原有环路的稳定性。

综上所述，本发明采用阈值电压可调的箝位MOS管，阈值电压可以在较宽范围内变化，当采用多个MOS管串联结构时，阈值电压具有更大的调整范围。箝位MOS管可以快速减小欠冲、过冲电压，且不会对原有环路特性产生影响。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明涉及的低压差线性稳压器(LDO)结构图；

图2为本发明中箝位晶体管的结构示意图；

图3为本发明中使用PMOS或NMOS的结构；

图4为本发明中箝位晶体管的I-V特性曲线；

图5为本发明中瞬态响应增强过程的关键节点波形；

图6为采用本发明(黑色波形)和不采用本发明(灰色波形)的瞬态仿真结果对比。

具体实施方式

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

请参阅图2，本发明提供了一种低压差线性稳压器用箝位晶体管结构，包括箝位晶体管和衬底电压控制电路，衬底电压控制电路与箝位晶体管连接，箝位晶体管的两端连接低压差线性稳压器LDO，与其他瞬态响应增强电路相比，本发明简化了电路拓扑结构，采用阈值电压可控的晶体管实现箝位功能，提升了LDO的瞬态响应特性。

箝位晶体管结构采用二极管连接的MOS，包括PMOS或者是在深N阱中设计的NMOS。PMOS的N阱和NMOS的深N阱使得晶体管的衬底电压可以被偏置在所需电位，从而改变箝位晶体管的阈值电压，实现检测欠冲和过冲电压的阈值设定。

本发明还可以通过设置箝位晶体管的串联个数来倍增阈值，以保证本发明中的瞬态增强结构可以用于VDD和输出V_OUT之间较低的稳态电压差以及输出V_OUT和电源地GND之间较高的稳态电压差，如图3所示。

请参阅图1，LDO结构包括误差放大器EA，调整管MP，反馈电阻RF1、RF2，负载电阻RL，负载电容CL，所使用的瞬态增强电路CM Module即为发明的用于减小LDO瞬态响应过程中欠冲和过冲电压的箝位晶体管结构。两个箝位晶体管结构分别接在电源VDD和输出V_OUT、输出V_OUT和电源地GND之间。LDO瞬态响应过程中，箝位晶体管检测过欠冲和过冲电压的大小，当欠冲或过冲电压大于所设阈值时，箝位晶体管导通，产生额外的充、放电电流来增强瞬态响应，减小过冲、欠冲电压。

误差放大器EA的反向输入端接V_REF，正向输入端分别与反馈电阻RF1和RF2的一端连接，RF2的另一端接GND；RF1的另一端分别与调整管MP的漏极，负载电容CL的一端，负载电阻RL的一端，两个箝位晶体管的一端以及输出V_OUT连接，负载电容CL的另一端和负载电阻RL的另一端分别接GND，一个箝位晶体管的另一端接GND；第二个箝位晶体管的另一端分别与调整管MP的源极，电源VDD和误差放大器EA的供电端连接，误差放大器EA的输出端与调整管MP的栅极连接。

箝位晶体管在LDO稳态工作下处于关断状态。瞬态响应过程中，当欠冲或过冲电压超过设定阈值时，箝位晶体管导通，产生充、放电电流来抑制欠冲、过冲电压。通过设计箝位晶体管的宽长比(W/L)可以调整充、放电电流的大小。充、放电电流的增大也可以进一步减小导通电压，从而减小欠冲、过冲电压。

本发明中的箝位晶体管检测到欠冲电压大于设定阈值后，由关断变为导通，产生电流I_diode，这个电流与I_MP电流共同为负载I_LOAD提供电流，实现了欠冲电压的抑制。本发明对欠冲或过冲电压的抑制效果由以下表达式决定：

减小后的欠冲电压≈M·|V_TH1|-(VDD-V_OUT)

减小后的过冲电压≈N·|V_TH2|-V_OUT

其中，M、V_TH1是跨接在VDD和V_OUT之间箝位晶体管的串联个数和阈值电压，N、V_TH2是跨接在V_OUT和GND之间箝位晶体管的串联个数和阈值电压。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中的描述和所示的本发明实施例的组件可以通过各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明已被用于一款超快响应全集成LDO的设计中。结果表明，本发明减小了瞬态响应中的欠冲和过冲电压，提升了LDO的瞬态特性。表1和图6对比了本发明对性能的改善。

表1本发明对瞬态特性改善的对比

请参阅图4，箝位晶体管的I-V特性曲线如图4所示，图中示意了箝位晶体管的导通电压V_ON与不同阈值电压、不同宽长比的关系。

通过在VDD和V_OUT，V_OUT和GND之间跨接箝位晶体管，当检测到瞬态响应过程中的欠冲或过冲电压时，切换晶体管的导通状态来产生额外的充、放电电流对输出节点V_OUT充放电，抑制了欠冲、过冲电压，提高了瞬态响应特性。

请参阅图5，以欠冲电压抑制为例，关键节点的波形如图5所示。图5a～d分别是瞬态响应过程中输出节点的电压、负载流过的电流、调整管MP的电流以及箝位晶体管产生的电流对比。其中，黑色曲线采用本发明结构，灰色曲线未采用本发明结构，故灰色曲线没有箝位晶体管产生的电流波形图5d。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims

1.一种低压差线性稳压器用箝位晶体管结构，其特征在于，包括箝位晶体管和衬底电压控制电路，衬底电压控制电路与箝位晶体管连接，箝位晶体管的两端分别连接低压差线性稳压器LDO结构，通过控制阈值电压实现箝位功能，LDO结构包括误差放大器EA，调整管MP，反馈电阻RF1、RF2，负载电阻RL和负载电容CL，箝位晶体管结构包括两个，分别接在电源VDD和输出V_OUT、输出V_OUT和电源地GND之间；当欠冲或过冲电压大于所设阈值时，箝位晶体管导通，产生额外的充、放电电流，欠冲电压的抑制效果如下式：

减小后的欠冲电压≈M·|V_TH1|-(VDD-V_OUT)

其中，M、V_TH1为跨接在VDD和V_OUT之间箝位晶体管的串联个数和阈值电压，过冲电压的抑制效果如下式：

减小后的过冲电压≈N·|V_TH2|-V_OUT

2.根据权利要求1所述的低压差线性稳压器用箝位晶体管结构，其特征在于，箝位晶体管为二极管连接的MOS管，包括PMOS或者在深N阱中设计的NMOS。

3.根据权利要求1所述的低压差线性稳压器用箝位晶体管结构，其特征在于，箝位晶体管包括多个，采用串联方式连接。

4.根据权利要求1所述的低压差线性稳压器用箝位晶体管结构，其特征在于，误差放大器EA的反向输入端接V_REF，正向输入端分别与反馈电阻RF1和RF2的一端连接，RF2的另一端接GND；RF1的另一端分别与调整管MP的漏极，负载电容CL的一端，负载电阻RL的一端，两个箝位晶体管的一端以及输出V_OUT连接，负载电容CL的另一端和负载电阻RL的另一端分别接GND，一个箝位晶体管的另一端接GND；第二个箝位晶体管的另一端分别与调整管MP的源极，电源VDD和误差放大器EA的供电端连接，误差放大器EA的输出端与调整管MP的栅极连接。