CN101395803B - 电流开关电路和使用该电路的d/a转换器、半导体集成电路及通信设备 - Google Patents

电流开关电路和使用该电路的d/a转换器、半导体集成电路及通信设备 Download PDF

Info

Publication number
CN101395803B
CN101395803B CN2007800077410A CN200780007741A CN101395803B CN 101395803 B CN101395803 B CN 101395803B CN 2007800077410 A CN2007800077410 A CN 2007800077410A CN 200780007741 A CN200780007741 A CN 200780007741A CN 101395803 B CN101395803 B CN 101395803B
Authority
CN
China
Prior art keywords
transistor
mentioned
voltage
threshold voltage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800077410A
Other languages
English (en)
Other versions
CN101395803A (zh
Inventor
小川智宽
生驹平治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101395803A publication Critical patent/CN101395803A/zh
Application granted granted Critical
Publication of CN101395803B publication Critical patent/CN101395803B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Abstract

本发明提供一种电流开关电路和使用该电路的D/A转换器、半导体集成电路及通信设备。在电流相加型D/A转换器中使用的电流开关电路A内，电流开关基本电路(1)具有构成差动开关(12)的第一和第二晶体管(Tr121、Tr122)。阈值电压控制电路(5)通过控制从其输出端子Vbout向构成上述差动开关(12)的两个晶体管(Tr121、Tr122)的衬底端子输出的衬底电压来控制上述差动开关的两个晶体管的阈值电压。因此，即使降低电流开关基本电路(1)的电源电压，也不会发生特性恶化，并能改善取决于差动开关(12)内的两个晶体管的阈值的电流开关基本电路(1)的动态范围的减小，取得较大的输出电压范围。

Description

电流开关电路和使用该电路的D/A转换器、半导体集成电路及通信设备
技术领域
本发明涉及电流开关电路、特别是在通信用D/A转换器(DAC)中可以改善低电源电压时成为课题的动态范围的减小并能取得大的输出电压范围的技术。
背景技术
近年来，为了充分发挥CMOS的廉价这一优点而积极制造了在1个芯片上混装有数字电路和模拟电路的SOC(System On Chip：片上系统)。另一方面，近年来，各种信息设备被投入市场，在该设备中使用的半导体集成电路器件、特别是LSI被积极开发。这种SOC的大规模化趋势显著，且高性能和多功能化、小型化以及低功耗化等要求很强烈。因此，制造工艺日趋微细化。
其中，各种电子设备在控制系统、显示系统、视频系统、音频系统以及通信系统等用途中广泛使用D/A转换器。而且，在视频用途和通信用途等的LSI中，能够进行高速工作的电流驱动型的D/A转换器是必不可少的，但电源电压因功率削减而降低。可是，即使是在这种情况下，根据对抗噪性的考虑以及来自系统的要求，仍然强烈要求确保大的输出电压范围。
以往，作为这一领域的技术例如有如下几种。图5和图6是现有的电流开关电路的结构图，表示现有技术的图5示出众所周知的电流开关电路的电路结构，图6示出用于解决上述图5的问题的专利文献1中所述的现有的电流开关电路的电路结构。
图5中示出的电流开关电路2，由电流源21和差动开关22构成，由于使其以低电源电压工作，电流源21由栅极绝缘膜的膜厚薄的低耐压P沟道型MOS晶体管Tr211、Tr212构成，晶体管Tr211的源极端子连接于第1电源电位VDD(此处为VDD＝1.8V)，漏极端子与晶体管Tr212的源极端子连接，在栅极端子上施加稳定化了的偏置电压Vbias1。晶体管Tr212的漏极端子连接于结点N10，在其栅极端子上施加稳定化了的偏置电压Vbias2。另外，2个晶体管Tr211、Tr212的衬底端子与第1电源电位VDD连接。此处，低耐压晶体管的阈值电压Vth为0.3V左右。
上述差动开关22，与上述电流源21相同，由低耐压P沟道型MOS晶体管Tr221、Tr222构成，晶体管Tr221的源极端子与结点N10连接，其漏极端子连接于正向输出端子DAOUT10，在栅极端子上施加由驱动部20输出的正相的数字信号。另一方面，晶体管Tr222的源极端子连接于结点N10，其漏极端子连接于反向输出端子NDAOUT10，在栅极端子上施加由驱动部20输出的反相的数字信号。另外，2个晶体管Tr221、Tr222的衬底端子与第1电源电位VDD连接。
输出负载电阻R10、R11，由于流过电流源21的输出电流Iout，在正向输出端子DAOUT10上产生由输出负载电阻R10、R11的电阻值和输出电流Iout的电流值求得的正相的输出电压、或在反向输出端子NDAOUT10上产生反相的输出电压。
在D/A转换器中具有多个上述电流开关电路2时，要保持D/A转换器的输出信号的线性、即不使SFDR(Spurious Free Dynamic Range：无假信号动态范围)恶化，就必须保持差动开关22的输出信号的线性，而为保持该差动开关22的输出信号的线性，就必须使构成差动开关22的晶体管Tr221、Tr222在饱和区域内工作。
在图5中示出的晶体管Tr221、Tr222的饱和区域内，其栅极—源极间电压Vgs，满足下式。
Figure G2007800077410D00021
式中，Id为漏极电流，μ为空穴迁移率，Cox为每单位面积的栅极电容，W为栅极宽度，L为栅极长度。
另外，为使晶体管Tr221、Tr222在饱和区域内工作的条件，如设漏极—源极间电压为Vds，则为
|Vds|≧|Vgs-Vth|         ...(2)
为使构成差动开关22的晶体管Tr221、Tr222导通，驱动部20的输出信号为L(＝VSS)时，从上式(2)可知，D/A转换器的输出电压范围为0～Vth。
另外，如上所述，当因实现低电源电压而使用低耐压晶体管时，其阈值电压为0.3V左右的值，因此输出电压范围将被限制在0～0.3V。
D/A转换器的最大输出振幅Vomax，根据系统的要求而被设定，大多要求0.5V以上的值。
图6是表示上述专利文献1的技术的图，在上述图5的驱动部20的内部设有偏置电路301这一点上不同。
图6中示出的电流开关电路2，由电流源21和差动开关22构成，由于使其以低电源电压工作，电流源21由低耐压P沟道型MOS晶体管Tr211、Tr212构成，上述晶体管Tr211的源极端子连接于第1电源电位VDD，其漏极端子与晶体管Tr212的源极端子连接，在栅极端子上施加稳定化了的电压Vbias1。另一个晶体管Tr212的漏极端子连接于结点N10，在其栅极端子上施加稳定化了的电压Vbias2。另外，2个晶体管Tr211、Tr212的衬底端子与第1电源电位VDD连接。
在图6中，差动开关22由低耐压P沟道型MOS晶体管Tr221、Tr222构成，一个晶体管Tr221的源极端子与结点N10连接，漏极端子连接于正向输出端子DAOUT10，在栅极端子上施加由驱动部30输出的正相的数字信号。另一个晶体管Tr221的源极端子连接于结点N10，漏极端子连接于反向输出端子NDAOUT10，在栅极端子上施加由驱动部30输出的反相的数字信号。另外，2个晶体管Tr221、Tr222的衬底端子与第1电源电位VDD连接。
输出负载电阻R10、R11，由于流过电流源电路的输出电流Iout，在正向输出端子DAOUT10上产生由输出负载电阻R10、R11的电阻值和输出电流Iout的电流值求得的正相的输出电压、或在反向输出端子NDAOUT10上产生反相的输出电压。
根据在驱动部30的初级输入的数字信号Din，生成L(＝VSS)或H(＝VDD)的差动信号，并将由驱动部30内设有的偏置电路301所施加的偏置电压V1、V2的差动信号DATA、NDATA(L＝VSS+V1、H＝VDD-V2)输出到构成差动开关22的晶体管Tr221、Tr222的栅极端子。
如上所述，要保持具有电流开关电路2的D/A转换器的输出信号的线性，就必须使电流开关电路2内的构成差动开关22的晶体管Tr221、Tr222在饱和区域内工作，因而必须满足上述式(2)。
|Vds|≧|Vgs-Vth|          …(2)
利用驱动部30内的偏置电路301，使构成差动开关电路22的晶体管Tr221、Tr222的工作时施加于栅极端子的电压成为VSS+V1，因此，其结果是，根据上述式(2)，输出电压范围为0～Vth+V1。
如上所述，输出电压范围为0～Vth+V1，与图5的输出电压范围0～Vth相比，可以增大偏置电压V1的部分。这样，在具有图6中记述的偏置电路301的专利文献1中，通过在上述式(2)中将栅极—源极间电压Vgs控制为小的值，可以增大输出电压范围。
专利文献1：日本特开2005—72794号公报
发明内容
但是，在现有的采用了图6的具有偏置电路301的驱动部30的电流开关电路2中，作为使施加于构成差动开关22的晶体管Tr221、Tr222的栅极端子的电压改变的手段，必须在驱动部30内设置偏置电路301这样的附加电路，该附加电路必须分别对多个电流开关电路2设置，因此，存在着使D/A转换电路中的门电路数增加、并使半导体集成电路的芯片面积增大、同时功率消耗也增大的课题。
本发明的目的在于，提供一种能取得较大例如通信用D/A转换器的输出电压范围并能抑制面积和功率消耗增大的电流开关电路和使用该电路的D/A转换器等，并且还提供一种能与工艺偏差导致的阈值电压偏差无关而使输出电压范围保持恒定的电流开关电路和使用该电路的D/A转换器等。
为实现上述目的，从上述式(2)可知，在本发明中，通过将电流开关电路中具有的构成差动开关的晶体管的阈值电压控制在高值上，即使使电流开关电路的电源电压降低，也能取得大的输出电压而不发生特性恶化。
具体地说，本发明的电流开关电路，具有电流源和与上述电流源的输出端连接的差动开关，该电流开关电路的特征在于，上述电流源具有至少一个晶体管，该晶体管的栅极端子上被施加了用于确定流过的电流值的偏置电压，上述差动开关具有第一晶体管和第二晶体管，上述两晶体管其各自的源极端子并联连接于上述电流源的输出端，其两漏极端子用作第一输出端子和第二输出端子，在其两栅极端子上输入互补的信号，还具有阈值电压控制电路，该阈值电压控制电路为了调整构成上述差动开关的第一晶体管和第二晶体管的阈值电压，而向上述第一晶体管和第二晶体管的衬底端子输出衬底电压。
本发明的特征在于，在上述电流开关电路中，阈值电压控制电路，具有产生阈值电压设定用的基准电压的基准电压发生电路、和控制阈值电压监视用晶体管的衬底电压以使由上述基准电压发生电路产生的基准电压与偏置电压之间的电压差成为上述差动开关的第一晶体管和第二晶体管的阈值电压的衬底电压控制电路。
本发明的特征在于，在上述电流开关电路中，上述阈值电压控制电路的上述衬底电压控制电路，具有监视上述监视用晶体管的阈值电压是否为上述差动开关的第一晶体管和第二晶体管的阈值电压的阈值电压监视电路。
本发明的特征在于，在上述电流开关电路中，上述阈值电压监视电路包含上述阈值电压监视用晶体管。
本发明的特征在于，在上述电流开关电路中，构成上述阈值电压监视电路的阈值电压监视用晶体管的栅极长度，被设定为与构成上述差动开关的第一晶体管和第二晶体管的栅极长度相同。
本发明的电流开关电路，具有电流源和与上述电流源的输出端连接的差动开关，其特征在于，上述电流源具有至少一个晶体管，该晶体管的栅极端子上被施加了用于确定流过的电流值的偏置电压，上述差动开关具有第一晶体管和第二晶体管，上述两晶体管，其各自的源极端子与上述电流源的输出端并联连接，其两个漏极端子成为第一输出端子和第二输出端子，在其两个栅极端子上输入互补的信号，上述差动开关的上述第一晶体管和第二晶体管，其阈值电压的绝对值被设定为高于构成上述电流源的晶体管的阈值电压的绝对值。
本发明的特征在于，在上述电流开关电路中，上述第一晶体管和第二晶体管由场效应晶体管构成。
本发明的特征在于，在上述电流开关电路中，上述场效应晶体管是P沟道型晶体管。
本发明的特征在于，在上述电流开关电路中，上述场效应晶体管是N沟道型晶体管。
本发明的特征在于，在上述电流开关电路中，上述电流源中具有的晶体管，由其栅极绝缘膜的厚度为预定厚度的低耐压晶体管构成，构成上述差动开关的第一晶体管和第二晶体管，由其栅极绝缘膜的厚度比上述低耐压晶体管的栅极绝缘膜的预定厚度厚的高耐压晶体管构成，构成上述差动开关的第一晶体管和第二晶体管的阈值电压被设定为高于上述电流源中具有的晶体管的阈值电压。
本发明的特征在于，在上述电流开关电路中，构成上述差动开关的第一晶体管和第二晶体管，其杂质的注入浓度被设定为与构成上述电流源的晶体管的杂质注入浓度不同的浓度，构成上述差动开关的第一晶体管和第二晶体管的阈值电压被设定为高于上述电流源具有的晶体管的阈值电压。
本发明的特征在于，在上述电流开关电路中，在构成上述电流源的晶体管的衬底端子上，施加预定电压，在构成上述差动开关的第一晶体管和第二晶体管的衬底端子上，施加比上述预定电压高的电压，构成上述差动开关的第一晶体管和第二晶体管的阈值电压被设定为高于上述电流源具有的晶体管的阈值电压。
本发明的D/A转换器，其特征在于，具有上述电流开关电路。
本发明的特征在于，在安装有上述电流开关电路的D/A转换器中，上述阈值电压监视用晶体管的栅极宽度，被设定为上述多个电流开关电路中的LSB用电流开关电路所具有的构成差动开关电路的晶体管的栅极宽度以上的宽度。
本发明的半导体集成电路，其特征在于，具有上述D/A转换器。
本发明的通信设备，其特征在于，具有上述半导体集成电路。
本发明的阈值电压控制电路，其特征在于，具有基准电压发生电路、控制上述第一晶体管的衬底电压以使由上述基准电压发生电路产生的基准电压与偏置电压之间的电压差成为第一晶体管的阈值电压的衬底电压控制电路、阈值特性与上述第一晶体管相同且在衬底端子上输入了上述衬底电压控制电路的输出电压的第二晶体管。
综上所述，在本发明中，由于可以提高构成差动开关的第一晶体管和第二晶体管的阈值电压，可以设定宽的输出电压范围而不发生电流开关电路的特性恶化，同时，不论由制造工艺的偏差等引起的阈值电压的偏差如何都可以使输出电压范围保持一定，因而不受制造偏差的影响。
特别是，在本发明中，当构成具有多个电流开关电路的D/A转换器时，可以由其多个电流开关电路共用一个阈值电压控制电路，因此，能有效地抑制具有该D/A转换器的半导体芯片的面积增大，同时可以降低功率消耗。
另外，在本发明中，利用制造方法将构成差动开关的第一晶体管和第二晶体管的阈值电压设定为高的值，因此可以扩大输出电压范围而不使电路规模增大，而且也不会发生电流开关电路的特性恶化。
如上所述，按照本发明，通过提高构成差动开关的第一晶体管和第二晶体管的阈值电压，可以设定宽的输出电压范围，而不会发生电流开关电路的特性恶化，因此，可以抑制半导体芯片的面积增大或功率消耗的增大，同时，不论制造工艺的偏差如何都能使输出电压范围恒定地保持在预定范围。
附图说明
图1是表示具有本发明实施方式1的电流开关电路的D/A转换器的整体概略结构的图。
图2是表示该D/A转换器具有的电流开关电路的内部结构的电路图。
图3是表示本发明实施方式2的电流开关电路的内部主要部分结构的电路图。
图4是表示本发明实施方式3的电流开关电路的内部主要部分结构的电路图。
图5是表示现有的电流开关电路、其驱动部和输出负载电阻的电路图。
图6是表示现有的另一电流开关电路、其驱动部和输出负载电阻的电路图。
符号说明
A：电流开关电路；1：电流开关基本电路；2：驱动部；5：阈值电压控制电路；10：D/A转换器；11、21：电流源；12、22：差动开关；13、14：电阻元件；51：基准电压产生电路；52：衬底电压控制电路；521：阈值电压监视电路；Vbias1：偏置电压1的施加端子；Vbias2：偏置电压2的施加端子；VB：偏压3；DAOUT1、DAOUT10：正向输出端子(第1输出端子)；NDAOUT1、NDAOUT10：反向输出端子(第2输出端子)；Tr111：电流源具有的晶体管；Tr521：阈值电压监视用晶体管；101、102a～102c：电流开关基本电路；103：偏压电路；104：译码电路
具体实施方式
以下，参照附图说明本发明的实施方式。对与现有技术相同的构成要素标以相同符号来进行说明。
(实施方式1)
图1示出具有本实施方式的电流开关电路的D/A转换器的整体概略结构。
该图示出将3比特(bit：位)的数字信号转换为模拟信号的电流驱动型D/A转换器10。该D/A转换器10具有由级联连接的晶体管构成的4个电流源IS1～IS4，其电流值由从偏压电路103施加于栅极端子的偏置电压Vib、Vbc决定。
这些各个电流源IS1～IS4的输出端子与差动开关SW1～SW4连接，构成电流开关基本电路101、102a～102c。电流开关基本电路101是输出LSB电流的LSB用电流开关基本电路(低位电流开关)，电流开关基本电路102a～102c是输出MSB电流的3个MSB用电流开关基本电路(高位电流开关)。高位电流开关基本电路102a～102c是3个输出大小相同的电流的温度计代码电流开关，低位电流开关基本电路101是被加权为温度计电流源的1/2的二进制代码电流开关。
各差动开关SW1～SW4，它们的一个输出端子连接在一起形成正向输出端子DAOUT，它们的另一个输出端子连接在一起形成反向输出端子NDAOUT。
另一方面，从数字输入端子IN1～IN3输入的数字输入信号，首先，在译码电路104中被译码为数字信号D1～D4，然后，通过由这些译码后的数字信号控制差动开关SW1～SW4，将各电流源IS1～IS4的输出电流切换为流向正向输出端子DAOUT、或流向反向输出端子NDAOUT。
按照如上方式，根据数字输入代码，在正向输出端子DAOUT和反向输出端子NDAOUT将来自电流源IS1～IS4的电流相加，得到模拟输出电流。
在正向输出端子DAOUT和反向输出端子NDAOUT与接地之间分别连接电阻13、14，将模拟输出电流变换为电压，从而可以得到与数字输入代码对应的差动的模拟输出电压。
图2示出上述D/A转换器10具有的电流开关基本电路101、102a～102c的内部结构。这些电流开关基本电路在图2中记为电流开关基本电路1～N。
在图2中，电流开关基本电路1～N结构相同，因此只具体地示出电流开关基本电路1的内部结构。电流开关基本电路1，具有电流源11和差动开关12。5是阈值电压控制电路，由上述电流开关基本电路1和阈值电压控制电路5构成本发明的电流开关电路A。同样地，由电流开关基本电路2～N的每一个和上述阈值电压控制电路5构成本发明的电流开关电路A。因此，在图2中，为由各电流开关基本电路1～N共用阈值电压控制电路5，从而分别形成电流开关电路A的结构。
在上述电流开关基本电路1中，由于使其以低电源电压工作，电流源11由栅极绝缘膜的膜厚薄的低耐压P沟道型MOS晶体管Tr111、Tr112构成，一个晶体管Tr111的源极端子与第1电源电位VDD连接，其漏极端子连接于晶体管Tr112的源极端子，在栅极端子上施加稳定化了的电压Vbias1。另一个晶体管Tr112的漏极端子连接于结点N1，在其栅极端子上施加稳定化了的电压Vbias2。另外，这2个晶体管Tr111、Tr112的衬底端子与第1电源电位VDD连接。
上述差动开关12与上述电流源11相同，由低耐压P沟道型MOS晶体管Tr121、Tr122构成，一个晶体管Tr121的源极端子与结点N1连接，其漏极端子连接于正向输出端子(第1输出端子)DAOUT1，在栅极端子上施加由驱动部2输出的正相的数字信号。另一个晶体管Tr122的源极端子连接于结点N1，其漏极端子连接于反向输出端子(第2输出端子)NDAOUT1，在栅极端子上施加由驱动部2输出的反相的数字信号。另外，上述2个晶体管Tr121、Tr122的衬底端子，连接于阈值电压控制电路5的输出端子Vbout。
驱动部2具有输入数字信号的输入端子D和输出端子DATA、NDATA，一个输出端子DATA连接于构成上述差动开关12的晶体管Tr121的栅极端子，另一个输出端子NDATA连接于晶体管Tr122的栅极端子。
输出负载电阻R1连接在正向输出端子DAOUT1和第2电源电位VSS之间，输出负载电阻R2连接在反向输出端子NDAOUT1和第2电源电位VSS之间。
上述阈值电压控制电路5由基准电压发生电路51和具有阈值电压监视电路521的衬底电压控制电路52构成。上述基准电压发生电路51，由电阻R511、R512、N沟道型MOS晶体管Tr511、运算放大器OP511构成，电阻R511连接在偏置电压VB和结点Va之间，晶体管Tr511的漏极端子与结点Va连接，其源极端子与结点N511连接，栅极端子与运算放大器OP511的输出端子连接。运算放大器OP511的正输入端子与外部端子Vin连接，其负输入端子与结点N511连接。电阻R512连接在结点N511和第2电源电位VSS之间。
上述衬底电压控制电路52由运算放大器OP521和阈值电压监视电路521构成。阈值电压监视电路521，具有阈值电压监视用的P沟道型MOS晶体管Tr521和电流源I521。上述阈值电压监视用的晶体管Tr521的源极端子与偏置电压VB连接，其漏极端子和栅极端子都连接于结点N521，该结点N521连接于运算放大器OP521的正输入端子，上述电流源I521连接在结点N521和第2电源电位VSS之间，流过几μA左右的微小电流。运算放大器OP521的负输入端子与基准电压发生电路51的结点Va连接，其输出端子连接于上述阈值电压监视用的晶体管Tr521的衬底端子和输出端子Vbout。
偏置电压VB被设定为与要控制阈值电压的晶体管的源极端子(在本实施方式中，为结点N1)的电压相等。
以下，对按如上方式构成的电流开关电路A、其驱动部2和输出负载电阻R1、R2，说明其工作。
电流源11内的晶体管Tr111作为恒流源进行工作，并将偏置电压Vbias1设定为满足所需的电流值。电流源11内的晶体管Tr112，与晶体管Tr111级联连接，使电流源的输出电阻增加，并起着使电流对结点N1的电压变化保持一定的作用。差动开关12对从电流源11输出的恒定电流Iout，根据由驱动部2输出的互补的数字信号来切换恒定电流Iout的流向，使输出电流Iout在正向输出端子DAOUT1或反向输出端子NDAOUT1流出。
驱动部2根据所输入的数字信号Din来生成向差动开关12输出的互补的数字信号。
输出负载电阻R1、R2，由于流过输出电流Iout，在正向输出端子DAOUT1上产生由R1、R2的电阻值和输出电流Iout的电流值求得的正相的输出电压、或在反向输出端子NDAOUT1上产生反相的输出电压。
阈值电压控制电路5内的基准电压发生电路51是负反馈电路，使来自外部的输入电压Vin输入到运算放大器OP511的正输入端子(对于输入电压Vin，最好是与电源电压、温度无关的带隙基准(BGR)的输出电压)。而且，由于结点N511的电压与输入电压Vin相等，在电阻R511、Tr511、R512上流过由输入电压Vin和电阻R512的电阻值决定的电流，该电流值由下列的式(3)求得。
I51＝Vin/R512          ...(3)
结点Va的电位，为从偏置电压VB减去电阻R511的电压降部分后的电位，由以下的式(4)求得。
Va＝VB-I51·R511         ...(4)
在衬底电压控制电路52中，流过构成阈值电压监视电路521的阈值电压监视用晶体管Tr521的电流由电流源I521决定，电流源I521设定为只流过微小电流。在这种情况下，根据下列的式(5)，阈值电压监视用晶体管Tr521的栅极—源极间电压Vgs，为与其阈值电压Vth大致相同的值(在阈值电压监视用晶体管Tr521导通、截止的边界附近。Vgs≒Vth)。
Id＝κ(Vgs-Vth)2         ...(5)
而在式(5)中，κ为取决于晶体管尺寸的常数。
另外，当基准电压发生电路51的输出电压Va输入到运算放大器OP521的负输入端子时，根据下列的式(6)，控制阈值电压监视用晶体管Tr521的阈值电压，使结点N521的电压等于Va，因而阈值电压监视用晶体管Tr521的栅极端子上的电压也为结点Va的电位。
式中，Vt0为Vsb＝0V时的阈值电压，Vc为从
Figure G2007800077410D00123
Figure G2007800077410D00131
求得的值，Φf为费米能级，γ为晶体管固有的参数，Vbs为衬底—源极间电压。
即，由于在阈值电压监视用晶体管Tr521的栅极端子上施加从上述式(4)求得的电压Va、在阈值电压监视用晶体管Tr521的源极端子上施加偏置电压VB，该阈值电压监视用晶体管Tr521的栅极—源极间电压Vgs，为|Vgs|＝|VB-Va|。而且，根据的关系，下列式(7)成立。
Figure G2007800077410D00133
Figure G2007800077410D00135
也即是，从上述式(7)可知，可以根据输入电压Vin、内部电阻R511、R512控制阈值电压监视用晶体管Tr521的阈值电压。
另外，如上所述，由于阈值电压监视用晶体管Tr521的栅极—源极间电压Vgs与阈值电压Vth大致相等，衬底电压控制电路52，在输出端子Vbout输出使阈值电压监视用晶体管Tr521的阈值电压等于|VB-Va|的电压。
在构成差动开关12的2个晶体管Tr121、Tr122的衬底端子上也同样地施加电压Vbout，由此可知，通过采用特性与阈值电压监视用晶体管Tr521同等的晶体管，可以设定为与阈值电压监视用晶体管Tr521同等的阈值电压。因此，最好使构成差动开关12的2个晶体管Tr121、Tr122的栅极长度为与上述阈值电压监视用晶体管Tr521相同的栅极长度L。另外，当在D/A转换器10内使用多种尺寸的构成差动开关的晶体管时，阈值电压监视用晶体管Tr521的栅极宽度W，最好增大到图1所示的LSB用电流开关基本电路101的差动开关中使用的最小尺寸的晶体管的栅极宽度W以上。
此外，在本实施方式中，对构成差动开关12的晶体管Tr121、Tr122采用了低耐压晶体管，但也可以使用栅极绝缘膜比电流源11的晶体管Tr111的预定厚度的栅极绝缘膜厚的高耐压晶体管，或者也可以采用栅极绝缘膜虽然薄但通过在制造工艺工序的杂质注入工序中将杂质浓度设定得低而使构成差动开关12的P沟道晶体管Tr121、Tr122的阈值电压大于构成电流源11的P沟道晶体管Tr111的阈值电压的结构。
如上所述，该第1实施方式的电流开关电路A具有阈值电压控制电路5，因此可以将构成差动开关12的晶体管Tr121、Tr122的阈值电压大致控制为一定值。
另外，通过连接衬底电压控制电路52，具有虽然在现有技术中将输出电压范围(使构成差动开关12的P沟道型MOS晶体管Tr121、Tr122在饱和区域内工作的范围)限定在0～0.3V左右的范围内但可以扩大到0～(VDD-Va)V的优点，同时，由于能够控制阈值电压，不论制造工艺偏差、特别是阈值电压偏差如何都可以使输出电压范围保持一定，因而还具有不受制造偏差和温度变化影响的优点。
(实施方式2)
图3是表示本发明的第2实施方式的电流开关电路A内的电流开关基本电路1、其驱动部2和输出负载电阻R1、R2的结构图。与实施方式1不同，在电流开关电路A内不存在阈值电压控制电路。
电流开关基本电路1由电流源11和差动开关12构成。由于使其以低电源电压工作，电流源11由栅极绝缘膜的膜厚薄的低耐压P沟道型MOS晶体管Tr111、Tr112构成，一个晶体管Tr111的源极端子与第1电源电位VDD连接，其漏极端子连接于晶体管Tr112的源极端子，在栅极端子上施加稳定化了的电压Vbias1。另一个晶体管Tr112的漏极端子连接于结点N1，在其栅极端子上施加稳定化了的电压Vbias2。另外，上述2个晶体管Tr111、Tr112的衬底端子与第1电源电位VDD连接。
差动开关12与上述电流源11相同，由低耐压P沟道型MOS晶体管Tr121、Tr122构成，一个晶体管Tr121的源极端子与结点N1连接，其漏极端子连接于正向输出端子DAOUT1，在栅极端子上施加由驱动部2输出的正相的数字信号。另一个晶体管Tr121的源极端子连接于结点N1，其漏极端子连接于反向输出端子NDAOUT1，在栅极端子上施加由驱动部2输出的反相的数字信号。另外，在这2个晶体管Tr121、Tr122的衬底端子上，施加比第1电源电位VDD高的第3电源电位VDD1。
驱动部2具有输入数字信号的输入端子D和互补的输出端子DATA、NDATA，输出端子DATA连接于构成上述差动开关12的晶体管Tr121的栅极端子，另一个输出端子NDATA连接于另一个晶体管Tr122的栅极端子。
输出负载电阻R1连接在正向输出端子DAOUT1和第2电源电位VSS之间，输出负载电阻R2连接在反向输出端子NDAOUT1和第2电源电位VSS之间。
以下，对按如上方式构成的电流开关电路A内的电流开关基本电路1、其驱动部2和输出负载电阻R1、R2，说明其工作。
电流源11内的晶体管Tr111作为恒流源进行工作，并将偏置电压Vbias1设定为满足所需的电流值。电流源11内的晶体管Tr112与晶体管Tr111级联连接，使电流源11的输出电阻增加，并起着使电流对结点N1的电压变化保持一定的作用。差动开关12，对从电流源11输出的恒定电流Iout，根据由驱动部2输出的互补的数字信号切换恒定电流Iout的流向，使输出电流Iout在正向输出端子DAOUT1或反向输出端子NDAOUT1流出。
驱动部2根据所输入的数字信号Din生成向差动开关12输出的互补的数字信号。
输出负载电阻R1、R2，由于流过输出电流Iout，在正向输出端子DAOUT1上产生由电阻R1、R2的电阻值和输出电流Iout的电流值求得的正相的输出电压、或在反向输出端子NDAOUT1上产生反相的输出电压。
另外，如上所述，阈值电压Vth由上述式(6)求得，因此，可以看出，阈值电压与施加于衬底端子的电压成正比。通过利用该效果并在构成差动开关12的晶体管Tr121、Tr122的衬底端子上施加比第1电源电位VDD高的第3电源电位VDD1，如式(6)所示，可以将阈值电压提高Vc(V)。
此外，在本实施方式中，对构成差动开关12的晶体管Tr121、Tr122采用了低耐压晶体管，但当然也可以使用栅极绝缘膜厚的高耐压晶体管、或栅极绝缘膜虽然薄但杂质注入浓度不同的高阈值电压的晶体管。
如上所述，该第2实施方式的电流开关电路A内的电流开关基本电路1，不像以往那样在驱动部内使用偏置电路301之类的附加电路，就可以改变构成差动开关12的晶体管Tr121、Tr122的阈值电压，因此，具有不会使电路的元件数增加、且输出电压范围(使构成差动开关12的P沟道型MOS晶体管Tr121、Tr122在饱和区域内工作的范围)虽然以往被限定在0～0.3V左右的范围内但可以扩大到0～0.3+Vc(V)的优点。
(实施方式3)
图4示出本发明的第3实施方式的电流开关电路A内的电流开关基本电路1、其驱动部2和输出负载电阻R1、R2的结构。与实施方式1不同，在电流开关电路A内不存在阈值电压控制电路。
在该图中，电流开关基本电路1，由电流源11和差动开关12构成。由于使其以低电源电压工作，电流源11由栅极绝缘膜的膜厚薄的低耐压P沟道型MOS晶体管Tr111、Tr112构成，一个晶体管Tr111的源极端子与第1电源电位VDD连接，其漏极端子连接于Tr112的源极端子，在栅极端子上施加稳定化了的电压Vbias1。另一个晶体管Tr112的漏极端子连接于结点N1，在其栅极端子上施加稳定化了的电压Vbias2。另外，这2个晶体管Tr111、Tr112的衬底端子与第1电源电位VDD连接。
差动开关12由栅极绝缘膜的厚度厚的高耐压P沟道型MOS晶体管Tr123、Tr124构成，一个晶体管Tr123的源极端子与结点N1连接，其漏极端子连接于正向输出端子DAOUT1，在栅极端子上施加由驱动部2输出的正相的数字信号。另一个晶体管Tr124的源极端子连接于结点N1，其漏极端子连接于反向输出端子NDAOUT1，在栅极端子上施加由驱动部2输出的反相的数字信号。在此，高耐压晶体管的阈值电压Vth的绝对值，比上述低耐压晶体管的阈值电压的绝对值(
Figure G2007800077410D00161
)高，例如为0.8V左右。
驱动部2具有输入数字信号的输入端子D和互补的输出端子DATA、NDATA，输出端子DATA连接于构成上述差动开关12的晶体管Tr123的栅极端子，输出端子NDATA连接于另一个晶体管Tr124的栅极端子。
输出负载电阻R1连接在正向输出端子DAOUT1和第2电源电位VSS之间，输出负载电阻R2连接在反向输出端子NDAOUT1和第2电源电位VSS之间。
以下，对按如上方式构成的电流开关基本电路1、其驱动部2和输出负载电阻R1、R2，说明其工作。
电流源11内的晶体管Tr111作为恒流源进行工作，并将偏置电压Vbias1设定为满足所需的电流值。电流源11内的晶体管Tr112与晶体管Tr111级联连接，使电流源11的输出电阻增加，并起着使电流对结点N1的电压变化保持一定的作用。差动开关12对从电流源11输出的恒定电流Iout，根据由驱动部2输出的互补的数字信号来切换恒定电流Iout的流向，使输出电流Iout在正向输出端子DAOUT1或反向输出端子NDAOUT1流出。
驱动部2根据所输入的数字信号Din，生成向差动开关12输出的互补的数字信号。
输出负载电阻R1、R2，由于流过输出电流Iout，在正向输出端子DAOUT1上产生由电阻R1、R2的电阻值和输出电流Iout的电流值求得的正相的输出电压、或在反向输出端子NDAOUT1上产生反相的输出电压。
如上所述，由于最大输出电压与构成差动开关12的晶体管Tr123、Tr124的阈值电压相等、构成上述差动开关12的晶体管Tr123、Tr124采用了高耐压的晶体管，其阈值电压为0.8V左右。因此，与构成上述差动开关12的晶体管Tr123、Tr124为低耐压晶体管(
Figure G2007800077410D00171
)时相比，可以将输出电压范围提高0.5V。
此外，在本实施方式中，对构成差动开关12的晶体管采用了栅极绝缘膜的厚度厚的晶体管，但当然也可以采用栅极绝缘膜的膜厚与低耐压晶体管相同、而杂质注入浓度不同的高阈值电压的晶体管。
如上所述，该第3实施方式的电流开关电路A内的电流开关基本电路1，不像以往那样在驱动部内使用偏置电路301之类的附加电路，就可以提高构成差动开关12的晶体管Tr123、Tr124的阈值电压的绝对值，因此，具有不会使D/A转换电路的元件数增加、且输出电压范围(使构成差动开关12的P沟道型MOS晶体管Tr123、Tr124在饱和区域内工作的范围)虽然在现有技术中被限定在0～0.3V左右的范围内但可以扩大到0～0.8V的优点。
此外，在以上的说明中，构成差动开关12的2个晶体管Tr121、Tr122由P沟道型的场效应晶体管构成，当然也可以由N沟道型的场效应晶体管构成(当由N沟道型的场效应晶体管构成电流源时，差动开关一般也是N沟道型)。这种电流开关基本电路1适于装在电流相加型D/A转换器10内，但当然也可以在其他电路中使用。
另外，如上所述的电流相加型D/A转换器10可以在无线LAN用LSI、携带式电话机、电缆调制解调器或ADSL调制解调器等的各模拟信号发送用的发送部(半导体集成电路)、或具有这些发送部的无线LAN装置等通信设备中使用。
并且，在上述说明中，虽然以电流开关电路A为例进行了说明，但阈值电压控制电路5也可以应用于通过改变晶体管的阈值电压来改变特性的其他电路(例如，源跟随器电路或运算放大器电路等)。
工业可利用性
如上所述，本发明通过控制例如电流开关电路具有的构成差动开关的晶体管的阈值电压来将其设定为高的值，可以改善低电源电压时成为课题的动态范围的减小并能取得大的输出电压范围，而且，还可以抑制面积和功率消耗的增大，并且，还具有不论制造工艺偏差、特别是阈值电压偏差如何都可以使输出电压范围保持一定而不受制造偏差的影响的特征，因此，作为D/A转换器、具有该D/A转换器的半导体集成电路以及具有上述半导体集成电路的通信设备是有用的。

Claims (11)

1.一种电流开关电路，具有电流源和与上述电流源的输出端相连接的差动开关，其特征在于，
上述电流源至少具有一个晶体管，该晶体管的栅极端子上被施加了用于确定流过的电流值的偏置电压，
上述差动开关具有第一晶体管和第二晶体管，上述两晶体管各自的源极端子并联连接在上述电流源的输出端上，上述两晶体管的两漏极端子成为第一输出端子和第二输出端子，在上述两晶体管的两栅极端子上输入互补信号，并且，
上述差动开关的上述第一晶体管和第二晶体管被设定为其阈值电压的绝对值高于构成上述电流源的晶体管的阈值电压的绝对值，
上述电流源具有的晶体管由其栅极绝缘膜的厚度为预定厚度的低耐压晶体管构成，
构成上述差动开关的第一晶体管和第二晶体管由高耐压晶体管构成，其中上述高耐压晶体管的栅极绝缘膜的厚度比上述低耐压晶体管的栅极绝缘膜的预定厚度大，
构成上述差动开关的第一晶体管和第二晶体管的阈值电压被设定为高于上述电流源具有的晶体管的阈值电压。
2.一种电流开关电路，具有电流源和与上述电流源的输出端相连接的差动开关，其特征在于，
上述电流源至少具有一个晶体管，该晶体管的栅极端子上被施加了用于确定流过的电流值的偏置电压，
上述差动开关具有第一晶体管和第二晶体管，上述两晶体管各自的源极端子并联连接在上述电流源的输出端上，上述两晶体管的两漏极端子成为第一输出端子和第二输出端子，在上述两晶体管的两栅极端子上输入互补信号，并且，
上述差动开关的上述第一晶体管和第二晶体管被设定为其阈值电压的绝对值高于构成上述电流源的晶体管的阈值电压的绝对值，
构成上述差动开关的第一晶体管和第二晶体管的杂质浓度被设定为与构成上述电流源的晶体管的杂质浓度不同的浓度，
构成上述差动开关的上述第一晶体管和第二晶体管的阈值电压被设定为高于上述电流源具有的晶体管的阈值电压。
3.根据权利要求1所述的电流开关电路，其特征在于，
还包括阈值电压控制电路，该阈值电压控制电路通过向上述第一晶体管和第二晶体管的衬底端子输出衬底电压来调整构成上述差动开关的第一晶体管和第二晶体管的阈值电压。
4.根据权利要求2所述的电流开关电路，其特征在于，
还包括阈值电压控制电路，该阈值电压控制电路通过向上述第一晶体管和第二晶体管的衬底端子输出衬底电压来调整构成上述差动开关的第一晶体管和第二晶体管的阈值电压。
5.根据权利要求1至4中任意一项所述的电流开关电路，其特征在于，
在构成上述电流源的晶体管的衬底端子上施加有预定电压，
在构成上述差动开关的第一晶体管和第二晶体管的衬底端子上施加有比上述预定电压高的电压，
构成上述差动开关的上述第一晶体管和第二晶体管的阈值电压被设定为高于上述电流源具有的晶体管的阈值电压。
6.根据权利要求1或2所述的电流开关电路，其特征在于，
上述第一晶体管和上述第二晶体管由场效应晶体管构成。
7.根据权利要求6所述的电流开关电路，其特征在于，
上述场效应晶体管是P沟道型晶体管。
8.根据权利要求6所述的电流开关电路，其特征在于，
上述场效应晶体管是N沟道型晶体管。
9.一种D/A转换器，其特征在于，
具有权利要求5所述的电流开关电路。
10.一种半导体集成电路，其特征在于，
具有权利要求9所述的D/A转换器。
11.一种通信设备，其特征在于，
具有权利要求10所述的半导体集成电路。
CN2007800077410A 2007-01-10 2007-10-23 电流开关电路和使用该电路的d/a转换器、半导体集成电路及通信设备 Expired - Fee Related CN101395803B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007002608 2007-01-10
JP002608/2007 2007-01-10
PCT/JP2007/070649 WO2008084583A1 (ja) 2007-01-10 2007-10-23 電流スイッチ回路及びそれを用いたｄ／ａコンバータ、半導体集積回路及び通信機器

Publications (2)

Publication Number Publication Date
CN101395803A CN101395803A (zh) 2009-03-25
CN101395803B true CN101395803B (zh) 2011-06-15

Family

ID=39608481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800077410A Expired - Fee Related CN101395803B (zh) 2007-01-10 2007-10-23 电流开关电路和使用该电路的d/a转换器、半导体集成电路及通信设备

Country Status (4)

Country Link
US (2) US7796073B2 (zh)
JP (2) JP4598861B2 (zh)
CN (1) CN101395803B (zh)
WO (1) WO2008084583A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948769B2 (en) 2007-09-27 2011-05-24 Hemisphere Gps Llc Tightly-coupled PCB GNSS circuit and manufacturing method
US8686900B2 (en) * 2003-03-20 2014-04-01 Hemisphere GNSS, Inc. Multi-antenna GNSS positioning method and system
US8190337B2 (en) 2003-03-20 2012-05-29 Hemisphere GPS, LLC Satellite based vehicle guidance control in straight and contour modes
US9002565B2 (en) 2003-03-20 2015-04-07 Agjunction Llc GNSS and optical guidance and machine control
US8138970B2 (en) 2003-03-20 2012-03-20 Hemisphere Gps Llc GNSS-based tracking of fixed or slow-moving structures
US8583315B2 (en) 2004-03-19 2013-11-12 Agjunction Llc Multi-antenna GNSS control system and method
WO2007015442A1 (ja) * 2005-08-02 2007-02-08 Matsushita Electric Industrial Co., Ltd. 半導体集積回路
USRE48527E1 (en) 2007-01-05 2021-04-20 Agjunction Llc Optical tracking vehicle control system and method
CN101395803B (zh) * 2007-01-10 2011-06-15 松下电器产业株式会社 电流开关电路和使用该电路的d/a转换器、半导体集成电路及通信设备
DE102008050001B4 (de) * 2008-09-30 2010-11-25 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Digital-Analog-Umsetzer
JP5608329B2 (ja) * 2009-01-26 2014-10-15 新電元工業株式会社 サージ電流発生装置
US8085196B2 (en) 2009-03-11 2011-12-27 Hemisphere Gps Llc Removing biases in dual frequency GNSS receivers using SBAS
US7994846B2 (en) * 2009-05-14 2011-08-09 International Business Machines Corporation Method and mechanism to reduce current variation in a current reference branch circuit
US8169353B2 (en) * 2009-09-30 2012-05-01 Qualcomm, Incorporated Wideband digital to analog converter with built-in load attenuator
US20110089994A1 (en) * 2009-10-16 2011-04-21 Infineon Technologies Ag Threshold Voltage Modification Via Bulk Voltage Generator
US20110188618A1 (en) * 2010-02-02 2011-08-04 Feller Walter J Rf/digital signal-separating gnss receiver and manufacturing method
JP2012060304A (ja) * 2010-09-07 2012-03-22 Toshiba Corp デジタル／アナログ変換器
JP2012109658A (ja) * 2010-11-15 2012-06-07 Sony Corp 固体撮像素子及び参照電圧の調整方法
EP2649729A4 (en) * 2010-12-07 2017-03-15 Marvell World Trade Ltd. Digital to analog converter circuits and methods
US8330633B2 (en) * 2011-04-28 2012-12-11 Linear Technology Corporation Current steering circuit with feedback
US8537040B2 (en) * 2011-11-15 2013-09-17 Integrated Device Technology, Inc. Data converter current sources using thin-oxide core devices
JP5651627B2 (ja) * 2012-03-22 2015-01-14 株式会社東芝 Ｄａ変換器および無線通信装置
JP5639106B2 (ja) * 2012-03-30 2014-12-10 旭化成エレクトロニクス株式会社 Ｄ／ａ変換器
JP2014078909A (ja) 2012-10-12 2014-05-01 Sony Corp Ｄ／ａ変換回路
US9350372B2 (en) * 2012-12-06 2016-05-24 Taiwan Semiconductor Manufacturing Company Limited Arrangement for digital-to-analog converter
US8872685B2 (en) 2013-03-15 2014-10-28 Qualcomm Incorporated Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resolution DACs
CN103346794B (zh) * 2013-05-20 2016-08-03 中国科学院微电子研究所 数模转换器
US9130587B2 (en) * 2014-01-29 2015-09-08 Broadcom Corporation Frame adaptive digital to analog converter and methods for use therewith
US9112528B1 (en) * 2014-01-29 2015-08-18 Broadcom Corporation Digital to analog converter with thermometer coding and methods for use therewith
CN104849554B (zh) * 2014-02-14 2018-01-05 快捷半导体(苏州)有限公司 阻抗检测电路、方法及集成电路
US9595974B1 (en) * 2014-09-08 2017-03-14 Lockheed Martin Corporation Reconfigurable wideband sub-ranging analog-to-digital converter
US9325318B1 (en) * 2014-11-26 2016-04-26 Taiwan Semiconductor Manufacturing Company Ltd. Post driver
US10382036B2 (en) * 2015-01-29 2019-08-13 Qualcomm Incorporated High voltage switch
US10073167B2 (en) * 2015-05-22 2018-09-11 Texas Instruments Incorporated High speed illumination driver for TOF applications
US9887673B2 (en) 2016-03-11 2018-02-06 Intel Corporation Ultra compact multi-band transmitter with robust AM-PM distortion self-suppression techniques
CN107579729B (zh) * 2016-07-04 2021-11-26 瑞昱半导体股份有限公司 差动式开关电路
WO2018173173A1 (ja) * 2017-03-22 2018-09-27 三菱電機株式会社 受信装置、及び、通信システム
US10581448B1 (en) * 2018-05-28 2020-03-03 Ali Tasdighi Far Thermometer current mode analog to digital converter
US10855297B2 (en) * 2018-06-27 2020-12-01 Rambus Inc. Phase rotator non-linearity reduction
US10469097B1 (en) 2018-12-06 2019-11-05 Nxp Usa, Inc. Body bias circuit for current steering DAC switches
CN109814650B (zh) * 2019-01-23 2020-05-22 西安交通大学 一种低压差线性稳压器用箝位晶体管结构
JP7287286B2 (ja) * 2020-01-06 2023-06-06 株式会社デンソー ゲート駆動回路
US11251759B2 (en) * 2020-01-30 2022-02-15 Texas Instruments Incorporated Operational amplifier input stage with high common mode voltage rejection
CN113055008B (zh) * 2021-03-31 2022-05-27 清华大学深圳国际研究生院 一种改善电流舵型dac线性度的电流源及一种dac
CN116225135B (zh) * 2023-05-11 2023-07-21 上海海栎创科技股份有限公司 一种低压差线性稳压器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072794A (ja) * 2003-08-21 2005-03-17 Seiko Epson Corp Ｄ／ａ変換回路及びそれを用いた半導体集積回路
US6927714B1 (en) * 2004-03-31 2005-08-09 Maxim Integrated Products, Inc. Current steering digital-to-analog (DAC) converter with improved dynamic performance

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139579A (ja) 1994-11-15 1996-05-31 Mitsubishi Electric Corp 電流源及び半導体集積回路装置
US5825317A (en) * 1997-04-07 1998-10-20 Motorola, Inc. Digital-to-analog converter and method of calibrating
JP2001136068A (ja) * 1999-11-08 2001-05-18 Matsushita Electric Ind Co Ltd 電流加算型ｄ／ａ変換器
US6518906B2 (en) * 2000-07-25 2003-02-11 Agere Systems Guardian Corp. Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage
TW463466B (en) * 2000-08-30 2001-11-11 Silicon Integrated Sys Corp Current A/D converter and the unit cell thereof
JP2003243978A (ja) * 2002-02-15 2003-08-29 Toshiba Corp 入力インターフェース回路、及び、半導体装置
US6842132B2 (en) * 2003-01-24 2005-01-11 Analog Devices, Inc. Constant switching for signal processing
US7019676B2 (en) * 2003-06-12 2006-03-28 Matsushita Electric Industrial Co, Ltd. D/A converter
JP3764158B2 (ja) * 2004-03-30 2006-04-05 Ｎｅｃエレクトロニクス株式会社 データ出力回路
JP2006074228A (ja) 2004-08-31 2006-03-16 Renesas Technology Corp 電流駆動型ｄ／ａコンバータおよびそのバイアス回路
US6967609B1 (en) * 2004-11-12 2005-11-22 Lsi Logic Corporation Method and apparatus for dynamically biasing switching elements in current-steering DAC
JP4537840B2 (ja) * 2004-12-13 2010-09-08 株式会社東芝 電流源セルおよびそれを用いたｄ／ａコンバータ
US7023367B1 (en) * 2005-03-10 2006-04-04 National Semiconductor Corporation Current steering digital to analog converter with improved dynamic linearity
US7129871B1 (en) * 2005-08-09 2006-10-31 Broadcom Corporation Digital-to-analog converter with programmable current control
US7388531B1 (en) * 2006-09-26 2008-06-17 Marvell International Ltd. Current steering DAC using thin oxide devices
CN101395803B (zh) * 2007-01-10 2011-06-15 松下电器产业株式会社 电流开关电路和使用该电路的d/a转换器、半导体集成电路及通信设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072794A (ja) * 2003-08-21 2005-03-17 Seiko Epson Corp Ｄ／ａ変換回路及びそれを用いた半導体集積回路
US6927714B1 (en) * 2004-03-31 2005-08-09 Maxim Integrated Products, Inc. Current steering digital-to-analog (DAC) converter with improved dynamic performance

Also Published As

Publication number Publication date
US20090174587A1 (en) 2009-07-09
JP2010263660A (ja) 2010-11-18
JPWO2008084583A1 (ja) 2010-04-30
CN101395803A (zh) 2009-03-25
JP5064540B2 (ja) 2012-10-31
US8217817B2 (en) 2012-07-10
JP4598861B2 (ja) 2010-12-15
US7796073B2 (en) 2010-09-14
WO2008084583A1 (ja) 2008-07-17
US20100315276A1 (en) 2010-12-16

Similar Documents

Publication Publication Date Title
CN101395803B (zh) 电流开关电路和使用该电路的d/a转换器、半导体集成电路及通信设备
US6967609B1 (en) Method and apparatus for dynamically biasing switching elements in current-steering DAC
US8222926B2 (en) Track and hold circuit
US7623109B2 (en) Display device
JP4103468B2 (ja) 差動回路と増幅回路及び該増幅回路を用いた表示装置
JP2008506278A (ja) 薄膜トランジスタのしきい値電圧調整
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN109617533B (zh) 高反应速率的放大器电路以及相关的嵌位方法
US7064695B2 (en) Differential switching circuit and digital-to-analog converter
US6111456A (en) Semiconductor circuit
US7336780B2 (en) Differential signaling transmission circuit
JP2007243656A (ja) Ａ／ｄ変換器
US8514119B2 (en) High-speed voltage-level converter using capacitor
JP4238106B2 (ja) 論理回路
CN114629489B (zh) 一种电平转换电路和多电压域的电子设备
JP5520192B2 (ja) 電圧電流変換回路
US11901869B2 (en) Amplifier capable of minimizing short-circuit current of output stage while having improved slew rate
CN116366046B (zh) 场效应晶体管控制电路及电子设备
Nairn A 130/spl mu/W DAC for low-power video systems
TWI644545B (zh) 驅動器電路
US20200169258A1 (en) Driving apparatus
Yadav et al. Implementation of CMOS current mirror for low voltage and low power
JPH0643955A (ja) 基準電圧発生回路
JP2004240578A (ja) 電源回路、これを用いた交流信号発生回路、半導体装置及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110615

Termination date: 20151023

EXPY Termination of patent right or utility model