JP2008506278A - 薄膜トランジスタのしきい値電圧調整 - Google Patents
薄膜トランジスタのしきい値電圧調整 Download PDFInfo
- Publication number
- JP2008506278A JP2008506278A JP2007510224A JP2007510224A JP2008506278A JP 2008506278 A JP2008506278 A JP 2008506278A JP 2007510224 A JP2007510224 A JP 2007510224A JP 2007510224 A JP2007510224 A JP 2007510224A JP 2008506278 A JP2008506278 A JP 2008506278A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- voltage
- circuit
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 81
- 239000003990 capacitor Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000004044 response Effects 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
- G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
薄膜トランジスタ回路は、メイン薄膜トランジスタ(10)と、メイン薄膜トランジスタの動作を制御する制御入力部(12)と、制御入力部とメイン薄膜トランジスタのゲートとの間に接続されたしきい値調整コンデンサ(14)と、を有している。チャージ回路(16,18)は、しきい値調整コンデンサを所望のしきい値調整電圧にチャージするために使用される。この回路を使用して、制御入力部に印加される電圧の電圧シフトが行われる。メイントランジスタゲートと制御入力部との相対的な電圧を変化することによって、しきい値電圧変化が効果的に実行される。
Description
本発明は、薄膜トランジスタのしきい値電圧の調整に関する。
トランジスタ特性は、一般的には設計段階で規定され、次いで、トランジスタの必要な設計パラメータに合うように半導体プロセスが選択される。有機薄膜トランジスタに対して、半導体のドーピング量、半導体と絶縁体との界面の特性、使用される誘電絶縁体の電気的な純度を制御し選定することは困難である。これは、一つには、単純な低温技術工程が使用されることが原因であり、有機半導体のドーピングを正確に制御可能な技術が現在は得られていないという事実も原因である。
結果として、特に、有機薄膜トランジスタのしきい値電圧(又は、もっと正確には、現在利用可能な有機トランジスタは蓄積デバイスであるので、フラットバンド電圧)は、プロセス技術によって微調整することができない。
しかし、多くの電子回路では、適切な動作を行えるかは、しきい値電圧レベルにかかっている。
したがって、使用される半導体技術のプロセス工程に頼らないで薄膜トランジスタのしきい値電圧の制御を可能にする必要性がある。
本発明によれば、薄膜トランジスタ回路が提供される。この薄膜トランジスタ回路は、
メイン薄膜トランジスタ、
上記メイン薄膜トランジスタの動作を制御する制御入力部、
上記制御入力部と上記メイン薄膜トランジスタのゲートとの間に接続されたしきい値調整コンデンサ、および
上記しきい値調整コンデンサを所望のしきい値調整電圧にチャージするチャージ回路、
を有している。
メイン薄膜トランジスタ、
上記メイン薄膜トランジスタの動作を制御する制御入力部、
上記制御入力部と上記メイン薄膜トランジスタのゲートとの間に接続されたしきい値調整コンデンサ、および
上記しきい値調整コンデンサを所望のしきい値調整電圧にチャージするチャージ回路、
を有している。
本発明の薄膜トランジスタ回路は、制御入力部とメイントランジスタのゲートとの間のコンデンサを使用して、制御入力部に印加される電圧の電圧シフトを行う。これにより、メイントランジスタのゲートと制御入力部との相対的な電圧が変化し、しきい値電圧変化を効果的に実現する。
上記チャージ回路は、上記メイン薄膜トランジスタのゲートとしきい値調整電源ラインとの間に接続された薄膜トランジスタを有していてもよい。この薄膜トランジスタを使用して、コンデンサをしきい値調整電源ラインの電圧にチャージする。
しきい値電圧調整は、有機薄膜トランジスタの製造時において特に困難であるので、上記メイン薄膜トランジスタは、有機薄膜トランジスタを構成していることが好ましい。
上記薄膜トランジスタ回路は、2つのモードで動作可能であり、
上記2つのモードのうちの一方のモードは、上記チャージ回路を使用して上記しきい値調整コンデンサが所望のしきい値調整電圧にチャージされる第1のリセットモードであり、
上記2つのモードのうちの他方のモードは、制御電圧が上記制御入力部に印加され、上記制御電圧が上記しきい値調整コンデンサを介して上記メイン薄膜トランジスタのゲートに結合される第2のモードである。
上記2つのモードのうちの一方のモードは、上記チャージ回路を使用して上記しきい値調整コンデンサが所望のしきい値調整電圧にチャージされる第1のリセットモードであり、
上記2つのモードのうちの他方のモードは、制御電圧が上記制御入力部に印加され、上記制御電圧が上記しきい値調整コンデンサを介して上記メイン薄膜トランジスタのゲートに結合される第2のモードである。
このリセットモードは、記憶コンデンサの電荷漏れを考慮して、必要に応じて何度も繰返し行うことができる。
一つの電子回路の中に、本発明のメイン薄膜トランジスタ回路を多数使用してもよい。上記電子回路は例えばインバータを有していてもよい。上記インバータは、電源ラインと電源ラインとの間に直列に接続された本発明の第1のメイン薄膜トランジスタ回路および第2のメイン薄膜トランジスタ回路を有している。これらの薄膜トランジスタ回路の一方の回路を、上記しきい値電圧を低減するために第1のしきい値調整電圧に関連するものとすることができ、他方の回路を、上記しきい値電圧を増加させるために第2のしきい値調整電圧に関連するものとすることができる。これにより、インバータの動作特性が改良される。
別の例では、上記電子回路はフリップフロップを有し、上記フリップフロップは本発明の薄膜トランジスタ回路を複数有している。この場合、上記各薄膜トランジスタ回路を、上記しきい値電圧を負の値に低減させるために、共有しきい値調整電圧に関連するものとすることができる。
本発明は、薄膜トランジスタ回路のしきい電圧を制御する方法も提供する。上記薄膜トランジスタ回路は、メイン薄膜トランジスタ、上記メイン薄膜トランジスタの動作を制御する制御入力部、および上記制御入力部と上記メイン薄膜トランジスタのゲートとの間に接続されたしきい値調整コンデンサを有し、
上記方法は、
リセットモードにおいて、上記しきい値調整コンデンサを所望のしきい値調整電圧にチャージするステップ、および、
動作モードにおいて、制御電圧を上記制御入力部に供給し、上記制御電圧を、上記しきい値調整コンデンサを介して、上記メイン薄膜トランジスタのゲートに結合するステップ、
を有している。
上記方法は、
リセットモードにおいて、上記しきい値調整コンデンサを所望のしきい値調整電圧にチャージするステップ、および、
動作モードにおいて、制御電圧を上記制御入力部に供給し、上記制御電圧を、上記しきい値調整コンデンサを介して、上記メイン薄膜トランジスタのゲートに結合するステップ、
を有している。
本発明の例は、添付図面を基準にして詳細に記載されている。
上記のように、多くの電子回路は、適切な動作を行うためには、しきい値電圧を制御する必要がある。以下に、2つの例を挙げる。
図1は、いわゆる「Vgs=0」インバータを示す。このインバータでは、負荷は、ゼロのゲート−ソース電圧を有するように接続されたトランジスタである。駆動トランジスタおよび負荷トランジスタの幅/長さ(W/L)比は、出力部における安定ハイレベル(Vhigh)および安定ローレベル(Vlow)ができるだけ離れるように選択される。図2は、インバータの入出力特性を示す。
p型有機トランジスタのしきい値電圧は、通常は、わずかに正の値である(0V〜2V)。これにより、負荷に流れるプルダウン電流を小さくすることが可能となり、良好なゲインが提供される。しかし、プルダウン電流が小さいと、斯かるインバータのプルダウン遅延が極端に長くなり、この種の論理回路の動作速度を制限してしまう。負荷の正のしきい値をわずかに大きくすると、一部の電圧範囲では、論理回路の速度を速くするのに有利であり、ゲインが極端に低下することもない(ゲートソース電圧は一定であり、トランジスタは電流源と見なすことができる)。
駆動トランジスタに関しては、図2の入出力特性はかなり非対称であり、ゲインが良好であってもノイズマージンが不十分になる。駆動トランジスタのしきい値が負であれば、図2の特性はVin軸に沿って左にシフトするので、不十分なノイズマージンは改善されるだろう。
したがって、負荷トランジスタのしきい値電圧が正であり駆動トランジスタのしきい値電圧が負であれば、Vgs=0のインバータは高速で良好なノイズマージンを有する。
図3は、pMOSデバイスのみを用いたダイナミック・フリップフロップの回路を概略的に示す。クロック信号(Clk1〜Clk4)は、通常は0Vであり、適切なタイミングでアクティブ(−Vdd)になる。適切な回路動作のため、例えば、ノード「X」およびノード「IN」が0Vの場合、ノード「Y」から電源に向かうインピーダンスは非常に高い必要があり、ノード「Y」の電圧が保持される。インピーダンスを高くするためには、pMOSデバイスが負のしきい値であることが要求されるが、負のしきい値は有機トランジスタの技術では通常は使用できない。同様の考察は、ノード「OUT」および信号「row」にも当てはまる。特に、ノード「OUT」は、「X」および「Y」が0Vの場合はハイインピーダンスでなければならず、信号「row」は、ノード「X」および「OUT」が0Vの場合はハイインピーダンスでなければならない。
図3は、単に、トランジスタのしきい値電圧が重要である回路を示すために提供されており、この回路の動作を詳細には記載しない。この回路の動作は、当業者には明らかである。
上記の2つの例は、トランジスタのしきい値電圧の値を選択できることが望ましいことを示している。
図4を使用して、本発明のトランジスタ回路の基本動作が説明されている。
この回路は、メイン薄膜トランジスタ10と、このメイン薄膜トランジスタ10の動作を制御する制御入力部12と、を有している。この制御入力部12とメイン薄膜トランジスタ10のゲートとの間には、しきい値調整コンデンサ14が接続されている。電源ライン18に接続されたチャージトランジスタ16を有するチャージ回路は、しきい値調整コンデンサ14を所望のしきい値調整電圧にチャージするために使用される。
この回路は、回路入力部12とメイントランジスタ10のゲートとの間のコンデンサを使用して、制御入力部12に印加される電圧の電圧シフトを行う。これにより、メイントランジスタのゲートと制御入力部との相対的な電圧が変化し、しきい値電圧変化を効果的に実現する。
トランジスタ10および16の製造時におけるしきい値電圧制御が特に困難である場合は、有機薄膜トランジスタが使用できる。
図4の回路は、2つのモードで動作可能である。リセットモードでは、チャージ回路16、18を使用して、しきい値調整コンデンサ14が所望のしきい値調整電圧にチャージされる。動作モードでは、制御電圧が制御入力部12に印加され、この制御電圧は、しきい値調整コンデンサ14を介して、メイン薄膜トランジスタのゲートに結合される。リセット状態を使用することは、デジタルシステムおよびアナログシステム(例えば、シフトレジスタ、カウンタ、有限状態機械、RF回路、およびD/A変換回路又はA/D変換回路)では周知である。
コンデンサ14は、リセット状態の間に、電源ライン18から、所与の電圧Vにチャージされ、通常の回路動作の間、この電圧Vを保持する(回路は全ての他の動作を行う)。コンデンサ14の電圧は、有効しきい値電圧をV(正又は負)だけシフトさせる。
トランジスタ16はリセットフェーズの間はオンであり、トランジスタ10のゲートがライン18の電圧Vにチャージされる。入力部12の電圧はリセットフェーズの間は一定であり(例えば、0V)、このため、リセットフェーズにおいては、コンデンサ14の両端の電圧は一義的に規定される。
リセットフェーズの後、トランジスタ16はオフになり(in depletion)、通常動作の間、トランジスタ10のゲートをチャージし続け、コンデンサ電圧を維持する。寄生トランジスタ容量を介してトランジスタ16のゲートに電荷が注入されてトランジスタ16を通じて電荷がリークしても、通常動作の間は電圧Vを保持できるように、コンデンサ14は十分大きくなければならない。コンデンサ14の電荷は、どのリセットフェーズの間でも、リフレッシュすることができる。
蓄積コンデンサからの電荷のリークを考慮して、必要なだけリセットモードを繰り返することができる。
図4を基準にして記載された回路を使用して、図1の駆動トランジスタおよび負荷トランジスタのしきい値電圧を変えることができる。図4の回路を使用して、図5に示すインバータが得られる。
この回路では、容量C0が駆動トランジスタ50のしきい値をシフトさせ、容量C1が負荷トランジスタ52のしきい値をシフトさせる。したがって、駆動トランジスタ50は電源ライン56およびトランジスタ160に対応したものになっており、負荷トランジスタ52は電源ライン58およびトランジスタ161に対応したものになっている。これらの容量の電圧は、別々に選ぶことができる。追加のトランジスタ54は、リセットフェーズの間、出力ノードを0Vに引き上げるために備えられている。これによって、容量C0およびC1をチャージ(充電)するときの基準点が与えられる。リセットの間、どの「in」ノードおよび「out」ノードも0Vであり、電源ライン56の電圧は正に選択され、電源ライン58の電圧は負に選択される。これにより、インバータの動作特性が改善される。
図6は、図5のインバータの静的入出力特性を示し、図7は、このインバータの矩形波72に対するダイナミックレスポンス70を示す。電源ライン56および58の電圧を適切な値に選択することによって、良好なノイズマージンが実現できるとともに、(有機電子回路であっても)対称且つ高速なダイナミックレスポンスを実現することができる。
図4の基本回路を図3のダイナミックフリップフロップに適用することによって、図8のダイナミックフリップフロップが得られる。
この回路では、全てのトランジスタの有効しきい値を、電圧「Vth」を選択することによって負になるように修正することができる。このようにして、上記のトランジスタの正のしきい値電圧が引き起こす問題を克服することができる。
この回路では、全てのトランジスタの有効しきい値を、電圧「Vth」を選択することによって負になるように修正することができる。このようにして、上記のトランジスタの正のしきい値電圧が引き起こす問題を克服することができる。
本発明により提供される構成要素を使用して、他の多くの回路を構成することができる。例えば、上記のインバータ論理素子に基づいてシフトレジスタを構成できる。
有機薄膜トランジスタ、および他の技術(例えば、アモルファスシリコン)では、トランジスタが電気的にバイアスされる場合、しきい値電圧は安定しない。この現象はバイアスストレス(bias stress)として知られており、これは有機トランジスタをデジタル回路で使用する場合にも相当の難題である。しきい値電圧の値の影響をほとんど受けない回路であって、結果としてバイアスストレスに対して強い回路を設計することは、実際にはかなり困難である。特に、高分子絶縁体を使用したp型有機トランジスタでは、空気中で測定されるバイアスストレスは、以下の特性を有する。
有機薄膜トランジスタ、および他の技術(例えば、アモルファスシリコン)では、トランジスタが電気的にバイアスされる場合、しきい値電圧は安定しない。この現象はバイアスストレス(bias stress)として知られており、これは有機トランジスタをデジタル回路で使用する場合にも相当の難題である。しきい値電圧の値の影響をほとんど受けない回路であって、結果としてバイアスストレスに対して強い回路を設計することは、実際にはかなり困難である。特に、高分子絶縁体を使用したp型有機トランジスタでは、空気中で測定されるバイアスストレスは、以下の特性を有する。
ゲートに印加される負の電圧によって、トランジスタは正のしきい値を有し、ゲートに印加される正の電圧によって、しきい値は負の値に移動する。シフト量は、バイアスストレスの大きさにほぼ比例する。
しきい値シフトの時定数は、ゲートに正の電圧が印加されようと負の電圧が印加されようと同じであり、このシフトは可逆的である(所与の時間の間、正のゲート電圧を印加し、同じ時間の間、正のゲート電圧を印加すると、残留シフトは非常に小さい)。
しきいシフトはバイアスをしないことによって元に戻すこともできるが、この緩和過程の時定数はシフト自体の時定数よりも非常に長い(1時間の負のゲートストレスから回復するのに、約1日の緩和時間が必要である)。
電圧がドレインにのみ印加される場合、縦型電界を受けるチャネルの領域が全体のチャネル領域のうちの僅かの部分であるので、しきい値シフトが低減することが予想される。
本発明は、バイアスストレスの影響を打ち消すのに適用できる。バイアスストレスにより回路動作中にシフトするしきい値は、しきい値電圧の電圧シフトを考慮して、生じる電圧シフトを変化させることによって、適切な値に戻すことができる。
加えて、メイントランジスタのゲートをチャージするのに使用される図4のスイッチ16は、通常の動作の間は、小さい正のゲートバイアスが比較的長時間使用され、リセットフェーズの間は、大きい負のゲートバイアスが短時間使用される。この2つの作用は部分的に相殺される。さらに、トランジスタ16のゲートには、この回路の外部からアクセス可能であり、回路動作中に、トランジスタ16のゲートに印加されるバイアス電圧を調整して、残留しきい値変化に対処することができる。
有機エレクトロニクスに基づく回路は、大面積アプリケーションおよび/又は低コストアプリケーションに特に適している。現在の主に重要なことは、有機トランジスタに基づくフレキシブルディスプレイ用のアクティブマトリックス・バックプレーンの製造である。このバックプレーンは、頑丈さ、適切な形状的要素、および低コストが確保されるように、集積ドライバを必要とする。集積ディスプレイドライバは、周期的なリセットフェーズを有するアプリケーションの典型的な例である。本発明は、周期的なリセットフェーズを使用し、有機エレクトロニクスを使用して実現されることが知られているRFID(Radio Frequency ID)タグに適用することもできる。
アモルファスシリコンTFTも、有機トランジスタについて記載したのと同様に電気的ストレスを被る(しきい値シフトの方向は、反対である)。したがって、本発明をa−Siで作られた回路に適用してバイアスストレスの影響を補償することができる。
2つの回路の例が挙げられたが、本発明を使用して、任意の回路内の有効しきい値電圧を制御することにより、一つ以上の薄膜トランジスタに所望の動作をさせることができる。上記のように、本発明は有機薄膜トランジスタに最も適している。有機薄膜トランジスタは、(カーボンベースの)有機材料を含む複数の機能層(ゲート導体層、絶縁層、ソース/ドレイン導体層、半導体層)のうちの少なくとも一層を有している。
明細書および特許請求の範囲において、用語「しきい値電圧」は、「フラットバンド電圧」がより適している場合には、この「フラットバンド電圧」も含むものである。
本発明では、薄膜トランジスタの有効しきい値電圧の変更を可能にする。これは、しきい値電圧の変化に対して補償を行う既知の回路とは対照的である。特に、しきい値調整電圧を、メイントランジスタの実際のしきい値電圧のばらつきとは無関係に選択できる。他に、本発明は、有効しきい値電圧をもっと巨視的にシフト(例えば、正の値から負の値へのシフト)させる。あるいは、本発明を使用して、有効しきい値電圧を十分に増加させることができ、これにより、メイントランジスタが蓄積デバイス特性(Vt>0)を有する場合はデプレッションデバイス動作(Vt >> 0)が提供される。
本発明は、装置のノイズマージンを改善することを可能にし、これにより、歩留まりの増加に貢献することができる。
本発明の回路は、電圧ストレスの影響を克服するために、ダイナミックしきい値電圧制御を補うことができる。これは、しきい値電圧を測定し、しきい値電圧調整レベルを変化することによって実現することができる。
上記の例では、トランジスタが正のしきい電圧を有するp型の実現例が与えられている。本発明は、しきい値電圧を負の値から正の値にシフトさせるのにも等しく使用することができる。この場合、n型トランジスタが適切であり、n型トランジスタも有機トランジスタとすることができ、又はアモルファスシリコントランジスタとすることもできる。
種々の修正例は当業者に明らかである。
Claims (11)
- メイン薄膜トランジスタ、
前記メイン薄膜トランジスタの動作を制御する制御入力部、
前記制御入力部と前記メイン薄膜トランジスタのゲートとの間に接続されたしきい値調整コンデンサ、および
前記しきい値調整コンデンサを所望のしきい値調整電圧にチャージするチャージ回路、
を有する薄膜トランジスタ回路。 - 前記チャージ回路は、前記メイン薄膜トランジスタのゲートとしきい値調整電源ラインとの間に接続された薄膜トランジスタを有する、請求項1に記載の薄膜トランジスタ回路。
- 前記メイン薄膜トランジスタは、有機薄膜トランジスタを構成している、請求項1又は2に記載の薄膜トランジスタ回路。
- 前記薄膜トランジスタ回路は、2つのモードで動作可能であり、
前記2つのモードのうちの一方のモードは、前記チャージ回路を使用して前記しきい値調整コンデンサが所望のしきい値調整電圧にチャージされる第1のリセットモードであり、
前記2つのモードのうちの他方のモードは、制御電圧が前記制御入力部に印加され、前記制御電圧が前記しきい値調整コンデンサを介して前記メイン薄膜トランジスタのゲートに結合される第2のモードである、請求項1〜3のうちのいずれか一項に記載の薄膜トランジスタ回路。 - 前記しきい値調整電圧は、有効しきい値電圧の極性が変化するように選択される、請求項1〜4のうちのいずれか一項に記載の薄膜トランジスタ回路。
- 複数の薄膜トランジスタと、少なくとも一つの薄膜トランジスタ回路と、を有する電子回路であって、
前記少なくとも一つの薄膜トランジスタ回路は、請求項1〜5のうちのいずれか一項に記載の薄膜トランジスタ回路である、電子回路。 - 前記電子回路はインバータを有し、
前記インバータは、電源ラインと電源ラインとの間に直列に接続された第1の薄膜トランジスタ回路および第2の薄膜トランジスタ回路を有しており、
前記第1の薄膜トランジスタ回路および前記第2の薄膜トランジスタ回路は、請求項1〜5のうちのいずれか一項に記載の薄膜トランジスタ回路である、請求項6に記載の電子回路。 - 前記第1の薄膜トランジスタ回路は、前記しきい値電圧を低減するために第1のしきい値調整電圧に関連するものであり、
前記第2の薄膜トランジスタ回路は、前記しきい値電圧を増加させるために第2のしきい値調整電圧に関連するものである、請求項7に記載の電子回路。 - 前記電子回路はフリップフロップを有し、
前記フリップフロップは複数の薄膜トランジスタ回路を有しており、
前記複数の薄膜トランジスタ回路は、請求項1〜6のうちのいずれか一項に記載の薄膜トランジスタ回路である、請求項6に記載の電子回路。 - 前記各薄膜トランジスタ回路は、前記しきい値電圧を正の値から負の値に低減させるために、又は前記しきい値電圧を負の値から正の値に増加させるために、共有しきい値調整電圧に関連したものである、請求項9に記載の電子回路。
- 薄膜トランジスタ回路のしきい電圧を制御する方法であって、前記薄膜トランジスタ回路は、メイン薄膜トランジスタ、前記メイン薄膜トランジスタの動作を制御する制御入力部、および前記制御入力部と前記メイン薄膜トランジスタのゲートとの間に接続されたしきい値調整コンデンサを有し、
前記方法は、
リセットモードにおいて、前記しきい値調整コンデンサを所望のしきい値調整電圧にチャージするステップ、および、
動作モードにおいて、制御電圧を前記制御入力部に供給し、前記制御電圧を、前記しきい値調整コンデンサを介して、前記メイン薄膜トランジスタのゲートに結合するステップ、
を有する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US56549404P | 2004-04-26 | 2004-04-26 | |
PCT/IB2005/051380 WO2005104372A1 (en) | 2004-04-26 | 2005-04-21 | Threshold voltage adjustment in thin film transistors |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008506278A true JP2008506278A (ja) | 2008-02-28 |
Family
ID=34966199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007510224A Pending JP2008506278A (ja) | 2004-04-26 | 2005-04-21 | 薄膜トランジスタのしきい値電圧調整 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7564291B2 (ja) |
EP (1) | EP1743423B1 (ja) |
JP (1) | JP2008506278A (ja) |
KR (1) | KR101185425B1 (ja) |
CN (1) | CN1947337B (ja) |
AT (1) | ATE512500T1 (ja) |
TW (1) | TWI355802B (ja) |
WO (1) | WO2005104372A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020004475A (ja) * | 2011-05-13 | 2020-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100811552B1 (ko) * | 2006-05-19 | 2008-03-07 | 엘지전자 주식회사 | 전계발광소자와 이를 이용한 표시장치의 구동방법 |
JP4852400B2 (ja) * | 2006-11-27 | 2012-01-11 | シャープ株式会社 | 半導体記憶装置及び半導体装置並びに表示装置、液晶表示装置及び受像機 |
GB2446842A (en) * | 2007-02-20 | 2008-08-27 | Seiko Epson Corp | Organic TFT Inverter Arrangement |
US8810298B2 (en) | 2008-11-26 | 2014-08-19 | Thin Film Electronics Asa | Random delay generation for thin-film transistor based circuits |
TWI421827B (zh) | 2010-03-19 | 2014-01-01 | Au Optronics Corp | 移位暫存器 |
KR20120091880A (ko) * | 2011-02-10 | 2012-08-20 | 삼성디스플레이 주식회사 | 인버터 및 이를 이용한 유기전계발광 표시장치 |
CN102299181B (zh) * | 2011-09-01 | 2016-08-03 | 上海华虹宏力半导体制造有限公司 | Mos晶体管及其制造方法 |
CN102708824B (zh) | 2012-05-31 | 2014-04-02 | 京东方科技集团股份有限公司 | 薄膜晶体管阈值电压偏移补偿电路及goa电路、显示器 |
CN105981106B (zh) * | 2014-02-11 | 2019-08-02 | Imec 非营利协会 | 用于定制薄膜电子电路的方法 |
CN111341257B (zh) * | 2020-03-24 | 2021-06-15 | 武汉天马微电子有限公司 | 显示面板及其驱动方法、显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1173165A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | ソースフォロワ回路およびこれを用いた液晶表示装置の出力回路 |
WO2002075709A1 (fr) * | 2001-03-21 | 2002-09-26 | Canon Kabushiki Kaisha | Circuit permettant d'actionner un element electroluminescent a matrice active |
JP2003122301A (ja) * | 2001-10-10 | 2003-04-25 | Hitachi Ltd | 画像表示装置 |
JP2003216109A (ja) * | 2002-01-28 | 2003-07-30 | Sanyo Electric Co Ltd | 表示装置およびその表示の制御方法 |
JP2003223138A (ja) * | 2001-10-26 | 2003-08-08 | Semiconductor Energy Lab Co Ltd | 発光装置およびその駆動方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7365713B2 (en) | 2001-10-24 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
JP4123084B2 (ja) * | 2002-07-31 | 2008-07-23 | セイコーエプソン株式会社 | 電子回路、電気光学装置、及び電子機器 |
-
2005
- 2005-04-21 AT AT05731776T patent/ATE512500T1/de not_active IP Right Cessation
- 2005-04-21 JP JP2007510224A patent/JP2008506278A/ja active Pending
- 2005-04-21 WO PCT/IB2005/051380 patent/WO2005104372A1/en not_active Application Discontinuation
- 2005-04-21 CN CN2005800129878A patent/CN1947337B/zh not_active Expired - Fee Related
- 2005-04-21 EP EP05731776A patent/EP1743423B1/en not_active Not-in-force
- 2005-04-21 US US11/568,083 patent/US7564291B2/en not_active Expired - Fee Related
- 2005-04-21 KR KR1020067021954A patent/KR101185425B1/ko not_active IP Right Cessation
- 2005-04-22 TW TW094112955A patent/TWI355802B/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1173165A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | ソースフォロワ回路およびこれを用いた液晶表示装置の出力回路 |
WO2002075709A1 (fr) * | 2001-03-21 | 2002-09-26 | Canon Kabushiki Kaisha | Circuit permettant d'actionner un element electroluminescent a matrice active |
JP2003122301A (ja) * | 2001-10-10 | 2003-04-25 | Hitachi Ltd | 画像表示装置 |
JP2003223138A (ja) * | 2001-10-26 | 2003-08-08 | Semiconductor Energy Lab Co Ltd | 発光装置およびその駆動方法 |
JP2003216109A (ja) * | 2002-01-28 | 2003-07-30 | Sanyo Electric Co Ltd | 表示装置およびその表示の制御方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020004475A (ja) * | 2011-05-13 | 2020-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US11295649B2 (en) | 2011-05-13 | 2022-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11682332B2 (en) | 2011-05-13 | 2023-06-20 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
WO2005104372A1 (en) | 2005-11-03 |
CN1947337B (zh) | 2011-04-13 |
US7564291B2 (en) | 2009-07-21 |
TWI355802B (en) | 2012-01-01 |
KR101185425B1 (ko) | 2012-10-02 |
EP1743423A1 (en) | 2007-01-17 |
CN1947337A (zh) | 2007-04-11 |
US20070273426A1 (en) | 2007-11-29 |
KR20060132008A (ko) | 2006-12-20 |
TW200616330A (en) | 2006-05-16 |
EP1743423B1 (en) | 2011-06-08 |
ATE512500T1 (de) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008506278A (ja) | 薄膜トランジスタのしきい値電圧調整 | |
CN109285504B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路 | |
US8885792B2 (en) | Shift register and row-scan driving circuit | |
JP5778680B2 (ja) | レベルシフタ、インバータ回路及びシフトレジスタ | |
US8299847B2 (en) | Semiconductor device and data processing system including the same | |
KR20170042703A (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로 | |
US6531893B2 (en) | Level conversion circuit as well as semiconductor device and display unit comprising the same | |
KR100385780B1 (ko) | 용량성 부하 구동회로 및 구동회로 시스템 | |
CN112397008B (zh) | Goa电路及显示面板 | |
CN114220839B (zh) | 显示面板 | |
JP2009094927A (ja) | バッファ、レベルシフト回路及び表示装置 | |
US7265581B2 (en) | Level shifter | |
US6919752B2 (en) | Level shifter and latch with the same built in | |
JP5404235B2 (ja) | 振幅変換回路 | |
KR102277176B1 (ko) | 레벨 시프터 회로 | |
JP5024760B2 (ja) | 信号レベル変換回路 | |
Bahubalindruni et al. | Basic analog and digital circuits with a-IGZO TFTs | |
US7622983B2 (en) | Method and device for adapting the voltage of a MOS transistor bulk | |
JP4888800B2 (ja) | 差動増幅回路 | |
CN216623724U (zh) | 像素电路和显示面板 | |
Dubey et al. | Design of a Low-Voltage and Reduced Programming cycle AMOLED Pixel Circuit using IGZO TFTs | |
JP5117224B2 (ja) | 信号レベル変換回路 | |
Meek et al. | Flexfet Independently-Double-Gated CMOS for Dynamic Circuit Control | |
KR101232477B1 (ko) | 레벨 쉬프터 및 이를 이용한 액정표시장치 | |
CN115376450A (zh) | 驱动电路及其控制方法、显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110729 |