TWI355802B - Threshold voltage adjustment in thin film transist - Google Patents

Threshold voltage adjustment in thin film transist Download PDF

Info

Publication number
TWI355802B
TWI355802B TW094112955A TW94112955A TWI355802B TW I355802 B TWI355802 B TW I355802B TW 094112955 A TW094112955 A TW 094112955A TW 94112955 A TW94112955 A TW 94112955A TW I355802 B TWI355802 B TW I355802B
Authority
TW
Taiwan
Prior art keywords
thin film
film transistor
voltage
circuit
threshold
Prior art date
Application number
TW094112955A
Other languages
English (en)
Other versions
TW200616330A (en
Inventor
Eugenio Cantatore
Original Assignee
Creator Technology Bv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Creator Technology Bv filed Critical Creator Technology Bv
Publication of TW200616330A publication Critical patent/TW200616330A/zh
Application granted granted Critical
Publication of TWI355802B publication Critical patent/TWI355802B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

丄355802 九、發明說明： 【發明所屬之技術領域】 本發明係關於薄膜電晶體之臨限電壓之調整。 【先前技術】
電晶體特徵一般在設計階段已界定，且隨後選擇半導體 處理器以滿足電晶體之所需設計參數。對於有機薄膜電晶 體而言，很難控制並選擇半導體之摻雜程度、半導體絕緣 體介面之性質及所用介電絕緣體之電純度。此部分原因係 由於所使用之簡易、低溫技術步驟，此外部分原因係由於 目前尚無用以摻雜有機半導體之可精確控制之技術。 因此，特定言之，該有機薄膜電晶體之臨限電壓（或更精 確言之’由於本有機電晶體為積累裝置（accumulati〇n device) ’平帶電壓）難以由處理技術平衡。 然而’許多不同電子電路之正確運作的確依靠預定之臨 限電壓位準。 因此’需要啟用對不依靠所用半導體技術之處理步驟的 薄膜電晶體之臨限電壓之控制。 【發明内容】 根據本發明，提供一種薄膜電晶體電路，其包含： 一主薄膜電晶體； 一用以控制該主薄膜電晶體運作之控制輸入端； 一連接在該控制輸入端與該主薄膜電晶體之閘極間之臨 限調整電容器；及 一用以將該臨限調整電容器充電至所需臨限調整電壓之 100940.doc 1355802 充電電路。 本發明之電路使用該控制輸入端與該主電晶體之閘極間 之電容器以對施加至該控制輸入端之電壓實現電壓偏移。 此藉由改變該主電晶體閘極與該控制輸入端上之相對電壓 而有效地實施臨限電壓改變。 該充電電路可包含一連接於該主薄膜電晶體閘極與一臨 限調整電線間之薄膜電晶體。此用於將電容器充電至臨限 調整電線上之電壓。 由於製造此等主薄膜電晶體時臨限電壓控制特別困難， 因此該等主薄膜電晶體較佳地包含一有機薄膜電晶體。 該電路可以兩種模式運作： 一第一重設模式，其中充電電路用於將該臨限調整電容 器充電至所需臨限調整電壓；及 一第二模式，其中施加控制電壓至控制輸入端，並經由 臨限調整電容器將其搞接至主薄膜電晶體之閘極。 該重設模式可按照需要經常重複以解決儲存電容器之電 荷泡漏問題。 在一電子電路中可使用本發明之許多電路。舉例而言， 此電子電路可包含一反向器，該反向器具有本發明之串聯 於電線間之第一與第二主薄膜電晶體電路。該等薄膜電路 中之一者可與一第一臨限調整電壓相關聯以減少該臨限電 壓，且另一薄膜電路可與一第二臨限調整電壓相關聯以增 加該臨限電壓。此可為反向器提供改良之運作特徵。 在另一實施例中，該電子電路可包含一正反器，該正反 100940.doc 1355802
器具有複數個本發明之薄膜電晶體電路。在此情形下，每 —薄膜電路可與一共用臨限調整電壓相關聯以將該臨限電 壓減少至一負值》 本發明亦提供一種控制薄膜電晶體電路之臨限電壓之方 法’該電路包含一主薄膜電晶體，一用以控制該主薄膜電 晶體之運作之控制輸入端以及一連接於該控制輸入端與該 主薄膜電晶體之閘極之間的臨限調整電容器，該方法包含：
在一重設模式中，將該臨限調整電容器充電至所需臨限 調整電壓；及 在一運作模式，施加一控制電壓至控制輸入端，且經由 臨限調整電容器將該控制電壓耦接至該主薄膜電晶體之閘 極0 【實施方式】 如上所述，許多不同電子電路需要臨限電壓控制來正確 運作。現在將提供兩個實例。 圖1展示了所謂的”Vgs=〇"之反向胃。在此反向器中，此 負載為-經連接以具有零閘極源極電壓之電晶體。選擇1 驅動與負載電晶體之寬長比(W/L)以盡可能地分離在輸： =處之穩定高(Vhigh)與(V|〇w)低位準。圖2展示了該反 輸入輸出特徵。 之 有機電晶體 允許在負载中存在小的下拉電流°』 而， 电视且叔供良好的增益^ 4 該小的下拉電流使得該等反向器 · 制了_型邏輯之速度。在幾伏特範圍内，負载q I00940.doc 1355802
微較高的正臨限值將有利於速度，而不會減少太多增益（閘 源電壓為恆定且可視該等電晶體為電流源）。 對於驅動電晶體而言，圖2之輸入輸出特徵十分不對稱， 儘管具有良好增益，但將導致較差雜訊容限，若該驅動電 晶體之臨限值為負時’則將改進此缺點，如圖2之特徵將、、八 Vin轴向左移動。 因此，若該負載電晶體之臨限電壓為正極且該驅動電晶 體之臨限電壓為負極，則該VgS = 〇反向器將更快且具有更佳 雜訊容限。 圖3示意地展示了用於僅使用pM〇s裝置之動態正反器之 電路。時脈訊號（Clkl至Clk4)通常為〇 V ,且經適當時間安 排後變為活性（-Vdd)。為了合適的電路運作，舉例而言，當 節點’’X”與節點"IN”為0V時，自節點"γ"至電源之阻抗應十 分高，使節點”Υ"之電壓得以保持。對於pM〇s裝置而言，
此需要負臨限值，但通常在有機技術中不可獲得負臨限 值。同樣的思考可應用於節點"out"及訊號"row"。特定言 之’當’’X”與”γ"為0V時，節點"〇υτ"應具有高抗阻，且當 "X"與"OUT"為〇 V時，訊號"row"應具有高抗阻。 圖3僅用以說明一種其中之電晶體臨限電壓十分重要之 電路類型’其電路運作將不作詳細描述。此對於彼等熟習 此項技術者而言係顯而易見。 以上兩個實例展示最好能夠選擇電晶體臨限電壓值。 圖4係用以解釋本發明之電晶體電路之基本運作。 該電路具有一主薄膜電晶體10及一用以控制該主薄膜電 100940.doc
1355802 晶體10之運作之控制輸入端12。一臨限調整電容器14連接 於該控制輸入端12與該主薄膜電晶體1〇之閘極之間。包含 一連接至電線18之充電電晶體16之充電電路係用以將該臨 限調整電容器14充電至所需臨限調整電壓。 該電路使用在該電路輸入12與該主電晶體10之閘極之間 的電容器以對施加至控制輸入端12之電壓實現電壓偏移。 此有效地藉由改變主電晶體閘極與控制輸入端上的相對電 壓而實施臨限電壓變化。
該等電晶體可包含有機薄膜電晶體，因為在製造此等裝 置時臨限電壓控制特別地困難。
圖4之電路可以兩種模式運作。在重設模式中，該充電電 路16、18用於將臨限調整電容器14充電至所需之臨限調整 電壓。在運作模式下’控制電壓施加至控制輸入端12上， 並且此經由臨限調整電容器14耦接至主薄膜電晶體之閘 極。在諸如移位暫存器、計數器、有限狀態機，RF及D/A 或A/D轉換電路之數位與類比系統中重設狀態之使用眾所 皆知。在重設狀態期間電容器丨4自電線】8充電至給定電壓V 且在正常電路運作期間保持此電壓（而電路經歷所有其它 狀態）。 在電容器14上之電壓將導致為v(可為正極或負極）之有 效臨限電壓之轉移。 在重設階段，電晶體16開啟，以將該閘極充電至在電線18 上之電壓V。在重設階段，亦應固定輸入端12上之電壓（例如， 0 V) ’如此使得電容器〗4上之電壓獨特地界定於重設狀態。 100940.doc * 由以上解釋之正極電晶體臨限電壓導致之問題β * 藉由使用本發明所提供的建置組塊可製造許多其他電 路°舉例而言，移位暫存器可基於以上描述之反向器邏輯 元件。 在有機薄膜電晶體及諸如非晶石夕之其他技術中，當電晶 體電性地偏壓時，該臨限電壓不穩定。該現象叫做偏壓應 力’且即使在數位電路中，此對使用有機電晶體是一個嚴 峻挑戰。事實上，設計不十分受臨限電壓值影響且因此堅 固的能抗偏壓應力之電路十分地困難。 更特定言之’在使用聚合絕緣體之Ρ型有機電晶體中，空 氣中量測之偏壓應力具有以下特徵： 一施加至閘極上之負極電壓導致該等電晶體具有更正臨 限值；一施加至閘極之正極電壓將該臨限值移向更負值； 移動量大體上與所施加的應力之，量值成比例。 無論施加至閘極之電壓為正極還是負極，臨限值改變之 時間常數相似’並且該變化可逆向的（施加負極閘極電壓達 一給定時間，且施加正極閘極電壓達相同時間導致非常小 之殘留變化）。 在無任何偏壓之情況下該臨限值變化亦可恢復，但是此 鬆弛過程之時間常數比變化本身之時間常數長的多（自一 小時負極閘極應力恢復需要大約一天的鬆弛時間）。 * 當電壓僅施加至汲極時，由於經受垂直場之通道區域僅 為整個通道區域之小部分，所以可以預知一減少之臨限值 變化。 100940.doc 1355802 • 本發明可以一種抗偏壓應力之方式加以應用。在電路運 作過程中由於偏壓應力而變化之臨限值可藉由改變引入之 電壓變化而帶回至合適值以考慮臨限電壓之電壓變化。 此外圓4中用於為主電晶體閘極充電的開關丨6選擇性地 連同小的正極閘極偏壓一起使用達相對較長的時間（在正 常運作期間），且連同一較大負極閘極偏壓達一短時間（在重 設階段）。此兩種效果將部分地取消、而且，電晶體16之閉 極可自電路之外近接，且應用於此的偏壓電壓在電路運作 期間可經調整以適應殘留臨限值變化。 基於有機電子元件之電路特別適用於大區域及/或低成 本應用。當前主要興趣在於為基於有機電晶體之可撓性顯 示器製造主動型矩陣底板。此等底板需要積體驅動器以確 保穩、固H合適的外形尺寸以及低成本。積體顯示驅動器 為一種其中系統將具有週期性重設階段之典型的應用實 例。本發明亦可應用於射頻識別標籤，此標籤亦使用週期 性重設階段，且已知其為使用有機電子元件來實施。 非晶矽薄膜電晶體亦以相似方式遭受上述有機電晶體所 遭受的電應力（臨限值變化之方向相反因此，本發明可應 用於由非晶矽製造之電路以補償偏壓應力之效應。 儘管已提供電路之兩種實例，本發明可用於藉由在任何 電路内控制有效臨限電壓來提供一或多個薄膜電晶體之所 - 需運作。如上所述，本發明最適用於有機薄膜電晶體。此 - 等電aa體具有至；一包含有機（碳基）材料之功能層（閘極導 體、絕緣體、源極/ 及極導體或半導體）^ 100940.doc 1355802 在此說明書與申請專利範圍中’術語"臨限電壓，•旨在於 s玄術語更為合適之各種情形中涵蓋’’平帶電壓„。 本發明使得溥膜電晶體之有效臨限電壓發生變化。此與 已知的為臨限電壓變化提供補償的電路形成對比。特定言 之，可以獨立於主電晶體之真實臨限電壓之任何變化來選 擇臨限調整電壓。實情為，本發明在有效臨限電壓中實施 一更大之變化，例如自正值變至負值。或者，本發明可用 於顯著地增加有效臨限電壓，當主電晶體具有積累裝置特 徵（vt>o)時，藉此提供損耗裝置運作（Vt>>〇)。 本發明亦使得裝置之雜訊容限得以改進，從而可為良率 之增加做出貢獻。 為了克服電壓應力之效應，本發明之電路可用動態臨限 電壓控制加以補充。此可藉由量測臨限電壓及改變臨限電 壓調整位準得以達成。 上述實例提供p型實施例，其中電晶體具有正極臨限電 壓。本發明可同樣用於將臨限電壓自負值改變成正值。此 可能適合於η型電晶體，且此等電晶體亦可為有機電晶體或 非晶矽電晶體。 對於彼等習知此項技術者而言，各種改變將為顯而易見 的。 【圖式簡單說明】 圖1展示了一使用薄膜電晶體之已知反向器電路； 圖2展示了圖1之電路之輸入輸出反應； 圖3展示一已知正反器電路； 100940.doc 1355802 圖4展示本發明之一電晶體電路； 圖5展示了使用本發明之電晶體電路之一反向器電路； 圖6展示了圖5之電路之輸入輸出反應； 圖7展示了圖5之電路之暫態反應；且 圖8展示了使用本發明之電晶體電路之一正反器電路。 【主要元件符號說明】
10 主薄膜電晶體 12 控制輸入端 14 臨限調整電容器 16 充電電路/充電電晶體 18 充電電路/電線 50 驅動電晶體 52 負載電晶體 54 額外電晶體 56 電線 58 電線 70 動態反應 72 方波 100940.doc -14-

Claims (1)

  1. 丄:川㈣ 丄:川㈣
    100年9月2G日修正替換頁
    第94112955號申請專利範圍修正本 十、申請專利範圍： 串聯於電線之間的第—與 與該第二薄膜電晶體電路 1.一種反向器電路，包含一 第二薄膜電晶體電路，該第一 各包含： 一王溥膜電晶體； 控制輸入端’其用以控制該主薄膜電晶體之運作； 一 +臨限調整電容器，其連接於該控制輸入端與該主 =膜電晶體之—閘極之間，利用改變該主薄膜電晶^及 ，控制輸人端的相對電壓來對施加於該控制輸 壓進行電壓偏移；及 ^之電 一充電電路，其用以將該臨限調整電容器充電至一 所需之臨限調整電壓。 2·如請求項1之反向器電路’其中該充電電路包含一 、，於該主薄膜電晶體之該閘極與一臨限調整電線之 的薄膜電晶體。 、 3.如請求項丨或2之反向器電路，其中該主薄膜電晶體 匕3 —有機薄膜電晶體。 士明求項1或2之反向器電路，其可以兩種模式運 作： 纲敕带f Γ重設模式，其中該充電電路係用以將該臨限 H充電至該所需之臨限調整電壓；及 *模式，其中一控制電壓施加至該控制輸入 ’且經㈣臨限調整電容器㈣至該主薄膜電晶體之 /¾¾ 極。 如明求項1之反向器電路，其中該第—薄膜電晶體 〇8〇9-A42916TWFI/an,ia 1355802 100年9月20曰修正替換頁 第94112955號申請專利範圍修正本 電路相關於用以減少臨限電壓之一第一臨限調整電壓， 且該第二薄膜電晶體電路相關於用以增加臨限電壓之一 第二臨限調整電壓。 6. 如請求項5之反向器電路，其中該充電電路包含一 連接於該主薄膜電晶體之該閘極與一臨限調整電線之間 的薄膜電晶體。 7. 如請求項5之反向器電路，其中該主薄膜電晶體包 含一有機薄膜電晶體。 8. 如請求項5之反向器電路，其可以兩種模式運作： 一第一重設模式，其中該充電電路係用以將該臨限 調整電容器充電至該所需之臨限調整電壓；及一第二模 式，其中一控制電壓施加至該控制輸入端，且經由該臨 限調整電容器耦接至該主薄膜電晶體之該閘極。 9. 一種正反器電路，包含複數個薄膜電晶體電路，每 一薄膜電晶體電路包含： 一主薄膜電晶體； 一控制輸入端，用於控制該主薄膜電晶體之運作； 一臨限調整電容器，連接於該控制輸入端與該主薄 膜電晶體之一閘極之間，利用改變該主薄膜電晶體及該 控制輸入端的相對電壓來對施加於該控制輸入端之電壓 進行電壓偏移；及 一充電電路，用於將該臨限調整電容器充電至一所 需之臨限調整電壓。 10. 如請求項9之正反器電路，其中每一薄膜電晶體電 路相關於用以將臨限電壓自正值減少至負值或將臨限電 0809-A42916TWFl/anna 1,355802 _ - 第94112955號申請專利範圍修正本 100年9月20曰修正替換頁 壓自負值增加至正值之一共用臨限調整電壓。 11. 如請求項9之正反器電路，其中該充電電路包含一 ψ 連接於該主薄膜電晶體之該閘極與一臨限調整電線之間 的薄膜電晶體。 12. 如請求項10之正反器電路，其中該充電電路包含 一連接於該主薄膜電晶體之該閘極與一臨限調整電線之 間的薄膜電晶體。 13. 如請求項9之正反器電路，其中該主薄膜電晶體包 & φ 含一有機薄膜電晶體。 14. 如請求項10之正反器電路，其中該主薄膜電晶體 包含一有機薄膜電晶體。 15. 如請求項9之正反器電路，其中該正反器電路可在 兩種模式下操作： 一第一重設模式，其中該充電電路係用以將該臨限 調整電容器充電至該所需之臨限調整電壓；及 一第二模式，其中一控制電壓施加至該控制輸入 • 端，且經由該臨限調整電容器耦接至該主薄膜電晶體之 該閘極。 16. 如請求項10之正反器電路，其中該正反器電路可 在兩種模式下操作： 一第一重設模式，其中該充電電路係用以將該臨限 調整電容器充電至該所需之臨限調整電壓；及 一第二模式，其中一控制電壓施加至該控制輸入 端，且經由該臨限調整電容器耦接至該主薄膜電晶體之 該閘極。 0809-A42916TWFl/anna 1355802 094112955號專利申請案 中文圖式替換頁(99年10月） 1伴/〇月呻修正替換頁
    13ΡΛ 100940-fig-991021.doc I335§P;〇94112955號專利申請案 - _中文圖式替換頁("年ι〇月） 竹年,〇月修正替換頁
    in ·
    i I- 52
    HE^16i 58-^ 圖5 100940-fig-991021.doc
TW094112955A 2004-04-26 2005-04-22 Threshold voltage adjustment in thin film transist TWI355802B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US56549404P 2004-04-26 2004-04-26

Publications (2)

Publication Number Publication Date
TW200616330A TW200616330A (en) 2006-05-16
TWI355802B true TWI355802B (en) 2012-01-01

Family

ID=34966199

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094112955A TWI355802B (en) 2004-04-26 2005-04-22 Threshold voltage adjustment in thin film transist

Country Status (8)

Country Link
US (1) US7564291B2 (zh)
EP (1) EP1743423B1 (zh)
JP (1) JP2008506278A (zh)
KR (1) KR101185425B1 (zh)
CN (1) CN1947337B (zh)
AT (1) ATE512500T1 (zh)
TW (1) TWI355802B (zh)
WO (1) WO2005104372A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811552B1 (ko) * 2006-05-19 2008-03-07 엘지전자 주식회사 전계발광소자와 이를 이용한 표시장치의 구동방법
JP4852400B2 (ja) * 2006-11-27 2012-01-11 シャープ株式会社 半導体記憶装置及び半導体装置並びに表示装置、液晶表示装置及び受像機
GB2446842A (en) * 2007-02-20 2008-08-27 Seiko Epson Corp Organic TFT Inverter Arrangement
KR101668503B1 (ko) * 2008-11-26 2016-10-28 씬 필름 일렉트로닉스 에이에스에이 박막 트랜지스터에 기반한 회로에 대한 랜덤 지연 생성
TWI421827B (zh) 2010-03-19 2014-01-01 Au Optronics Corp 移位暫存器
KR20120091880A (ko) * 2011-02-10 2012-08-20 삼성디스플레이 주식회사 인버터 및 이를 이용한 유기전계발광 표시장치
KR101983976B1 (ko) * 2011-05-13 2019-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102299181B (zh) * 2011-09-01 2016-08-03 上海华虹宏力半导体制造有限公司 Mos晶体管及其制造方法
CN102708824B (zh) * 2012-05-31 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管阈值电压偏移补偿电路及goa电路、显示器
JP6496742B2 (ja) * 2014-02-11 2019-04-03 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 薄膜電子回路をカスタマイズするための方法
CN111341257B (zh) * 2020-03-24 2021-06-15 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613940B2 (ja) * 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
WO2002075709A1 (fr) * 2001-03-21 2002-09-26 Canon Kabushiki Kaisha Circuit permettant d'actionner un element electroluminescent a matrice active
JP3899886B2 (ja) * 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
US7365713B2 (en) * 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP3732477B2 (ja) * 2001-10-26 2006-01-05 株式会社半導体エネルギー研究所 画素回路、発光装置および電子機器
JP2003216109A (ja) * 2002-01-28 2003-07-30 Sanyo Electric Co Ltd 表示装置およびその表示の制御方法
JP4123084B2 (ja) * 2002-07-31 2008-07-23 セイコーエプソン株式会社 電子回路、電気光学装置、及び電子機器

Also Published As

Publication number Publication date
WO2005104372A1 (en) 2005-11-03
EP1743423A1 (en) 2007-01-17
KR20060132008A (ko) 2006-12-20
JP2008506278A (ja) 2008-02-28
CN1947337B (zh) 2011-04-13
CN1947337A (zh) 2007-04-11
US7564291B2 (en) 2009-07-21
KR101185425B1 (ko) 2012-10-02
US20070273426A1 (en) 2007-11-29
ATE512500T1 (de) 2011-06-15
TW200616330A (en) 2006-05-16
EP1743423B1 (en) 2011-06-08

Similar Documents

Publication Publication Date Title
TWI355802B (en) Threshold voltage adjustment in thin film transist
JP4425547B2 (ja) パルス出力回路、シフトレジスタ、および電子機器
JP4785271B2 (ja) 液晶表示装置、電子機器
US8526568B2 (en) Shift register and driving method thereof
JP5026368B2 (ja) 電圧ストレスを低減したゲート制御回路のための回路および方法
JP3835553B2 (ja) レベルシフタ及び平板表示装置
CN109064993B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
JP5778680B2 (ja) レベルシフタ、インバータ回路及びシフトレジスタ
US8299847B2 (en) Semiconductor device and data processing system including the same
KR20170042703A (ko) 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로
US20070115245A1 (en) Display device
US11308859B2 (en) Shift register circuit and method of driving the same, gate driver circuit, array substrate and display device
CN112397008A (zh) Goa电路及显示面板
JP4860765B2 (ja) 半導体装置及び電子機器
JP4869569B2 (ja) 表示装置
CN115050305A (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN113168802B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US11138948B2 (en) Voltage stabilization circuit, control method, and display device
JP4888800B2 (ja) 差動増幅回路
JP4963314B2 (ja) 半導体装置、シフトレジスタ、電子機器
CN111554229B (zh) 一种移位寄存器、显示面板和显示装置
TWI355638B (en) Shift register and liquid crystal display device
JP5101669B2 (ja) 表示装置
CN115376450A (zh) 驱动电路及其控制方法、显示面板
CN116682392A (zh) 像素驱动电路、方法以及显示面板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees