JP5778680B2 - レベルシフタ、インバータ回路及びシフトレジスタ - Google Patents
レベルシフタ、インバータ回路及びシフトレジスタ Download PDFInfo
- Publication number
- JP5778680B2 JP5778680B2 JP2012532804A JP2012532804A JP5778680B2 JP 5778680 B2 JP5778680 B2 JP 5778680B2 JP 2012532804 A JP2012532804 A JP 2012532804A JP 2012532804 A JP2012532804 A JP 2012532804A JP 5778680 B2 JP5778680 B2 JP 5778680B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- electrode
- terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 70
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 18
- 230000004044 response Effects 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 20
- 230000007704 transition Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
図1は、本発明の実施の形態1に係るレベルシフタの一例を示す回路構成図である。同図におけるレベルシフタ1は、第1トランジスタ11と、第2トランジスタ12と、コンデンサ13と、信号生成部20とを備える。レベルシフタ1は、外部制御信号である初期化信号RESETをリセット信号線3から、及び、外部制御信号であるイネーブル信号ENBをイネーブル信号線4から所定のタイミングで入力されることにより、入力信号INをレベルシフトして出力信号OUTを出力する。
本実施の形態では、入力信号を論理反転する論理反転部と、実施の形態1に記載されたレベルシフタ1とを備えるインバータ回路について説明する。
2、42 入力線
3、43 リセット信号線
4、44 イネーブル信号線
5、45 出力線
11、61 第1トランジスタ
12、62 第2トランジスタ
13、24、54、63 コンデンサ
20、50 信号生成部
21、22、23、31、32、33、34、51、52、53 トランジスタ
30、600、700 インバータ回路
Claims (8)
- 入力電圧が印加される入力端子と、
第1の容量素子と、
ソース電極及びドレイン電極が前記入力端子と前記第1の容量素子の一方の電極との間に配置され、ゲート電極が前記第1の容量素子の他方の電極に接続された第1のトランジスタと、
ソース電極及びドレイン電極が前記入力端子と前記第1の容量素子の他方の電極との間に配置された第2のトランジスタと、
前記第2のトランジスタの導通及び非導通を切り換える信号を生成して当該信号を前記第2のトランジスタのゲート電極に供給する信号生成部と、
前記入力端子に前記入力電圧が入力されている期間において、レベルシフトされた前記第1の容量素子の他方の電極の電圧を出力電圧として出力する出力端子とを備える
レベルシフタ。 - 前記信号生成部が前記第2のトランジスタを導通状態とした状態で前記入力端子に前記入力電圧が入力されている期間に、前記第1の容量素子に前記入力電圧に対応した電圧が充電され、当該入力電圧がゲート電極に印加されることで導通状態となった前記第1のトランジスタを介して前記第1の容量素子の一方の電極に前記入力電圧が印加され、
前記第1の容量素子の一方の電極に前記入力電圧が印加されたことに対応して前記信号生成部が前記第2のトランジスタを非導通とすることにより、前記第1の容量素子の他方の電極に前記入力電圧よりも電圧振幅の大きな前記出力電圧を発生させて、当該出力電圧を前記出力端子より出力させる
請求項1に記載のレベルシフタ。 - 前記信号生成部は、
前記出力電圧を発生させるための制御信号が印加される制御端子と、
回路状態を初期化するための初期化信号が印加される初期化端子と、
前記第2のトランジスタのゲート電極と前記第1の容量素子の一方の電極との間に接続された第2の容量素子と、
ゲート電極が前記初期化端子に接続され、ソース電極及びドレイン電極の一方が前記制御端子に接続され、ソース電極及びドレイン電極の他方が前記第2のトランジスタのゲート電極に接続された第3のトランジスタと、
ゲート電極が前記第1の容量素子の一方の電極に接続され、ソース電極及びドレイン電極の一方が前記第2のトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が基準端子に接続された第4のトランジスタと、
ゲート電極が前記初期化端子に接続され、ソース電極及びドレイン電極の一方が前記第1の容量素子の一方の電極に接続され、ソース電極及びドレイン電極の他方が前記基準端子に接続された第5のトランジスタとを備える
請求項1または2に記載のレベルシフタ。 - 前記第1〜第5のトランジスタは、n型の薄膜トランジスタである
請求項3に記載のレベルシフタ。 - 前記第1〜第5のトランジスタは、p型の薄膜トランジスタである
請求項3に記載のレベルシフタ。 - 入力信号を論理反転する論理反転部と、
前記論理反転部の出力信号を前記入力端子に入力し、当該入力された電圧をレベルシフトして出力する請求項1〜5のうちいずれか1項に記載のレベルシフタとを備える
インバータ回路。 - 請求項3〜5のいずれか1項に記載のレベルシフタと、
論理状態を表す2種類の入力電圧が入力されるインバータ入力端子と、
前記2種類の入力電圧が表す論理状態が反転した論理状態を表す出力電圧を出力するインバータ出力端子と、
一方の論理状態を表す第1の基準電圧が供給される第1基準線と、
他方の論理状態を表す第2の基準電圧が供給される第2基準線と、
ゲート電極とソース電極及びドレイン電極の一方とが前記第1基準線に接続され、ソース電極及びドレイン電極の他方が前記レベルシフタの前記入力端子に接続された第1入力トランジスタと、
ゲート電極が前記インバータ入力端子に接続され、ソース電極及びドレイン電極の一方が前記入力端子に接続され、ソース電極及びドレイン電極の他方が前記第2基準線に接続された第2入力トランジスタと、
ゲート電極が前記レベルシフタの前記出力端子に接続され、ソース電極及びドレイン電極の一方が前記第1基準線に接続され、ソース電極及びドレイン電極の他方が前記インバータ出力端子に接続された第1出力トランジスタと、
ゲート電極が前記インバータ入力端子に接続され、ソース電極及びドレイン電極の一方が前記インバータ出力端子に接続され、ソース電極及びドレイン電極の他方が前記第2基準線に接続された第2出力トランジスタとを備え、
前記インバータ入力端子は、さらに、前記レベルシフタの前記初期化端子に接続され、
前記第1基準線は、さらに、前記レベルシフタの前記制御端子に接続されている
インバータ回路。 - 単位回路が多段接続され、クロック信号と入力信号とを入力して、前記入力信号を所定の遅延時間シフトさせた出力信号を出力するシフトレジスタであって、
前記クロック信号のクロック振幅を前記入力電圧としてレベルシフトし、当該レベルシフトされたクロック振幅である前記出力電圧を前記単位回路に出力する請求項1〜5のうちいずれか1項に記載のレベルシフタを備える
シフトレジスタ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/007356 WO2013098900A1 (ja) | 2011-12-28 | 2011-12-28 | レベルシフタ、インバータ回路及びシフトレジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013098900A1 JPWO2013098900A1 (ja) | 2015-04-30 |
JP5778680B2 true JP5778680B2 (ja) | 2015-09-16 |
Family
ID=48694794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012532804A Active JP5778680B2 (ja) | 2011-12-28 | 2011-12-28 | レベルシフタ、インバータ回路及びシフトレジスタ |
Country Status (5)
Country | Link |
---|---|
US (1) | US8649477B2 (ja) |
JP (1) | JP5778680B2 (ja) |
KR (1) | KR101809290B1 (ja) |
CN (1) | CN103299547B (ja) |
WO (1) | WO2013098900A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011162057A1 (ja) * | 2010-06-25 | 2011-12-29 | シャープ株式会社 | 走査信号線駆動回路およびそれを備えた表示装置 |
US9136013B2 (en) * | 2011-11-25 | 2015-09-15 | Boe Technology Group Co., Ltd. | Shift register, gate driver, and display device |
JP6332695B2 (ja) | 2012-10-09 | 2018-05-30 | 株式会社Joled | 画像表示装置 |
WO2014061231A1 (ja) | 2012-10-17 | 2014-04-24 | パナソニック株式会社 | ゲートドライバ集積回路およびそれを用いた画像表示装置 |
US9773450B2 (en) | 2012-10-17 | 2017-09-26 | Joled Inc. | EL display panel with gate driver circuits mounted on flexible board including terminal connection lines connecting connection parts and control terminals |
TWI570692B (zh) * | 2015-10-05 | 2017-02-11 | 力領科技股份有限公司 | 有機發光二極體顯示器的驅動模組 |
US10374607B2 (en) * | 2015-11-10 | 2019-08-06 | Sony Corporation | Voltage conversion circuit and electronic device |
CN106448539B (zh) * | 2016-10-28 | 2023-09-19 | 合肥京东方光电科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
US10505541B2 (en) | 2017-08-18 | 2019-12-10 | Qualcomm Incorporated | High-voltage tolerant level shifter using thin-oxide transistors and a middle-of-the-line (MOL) capacitor |
CN107528580B (zh) * | 2017-09-22 | 2020-09-08 | 上海安其威微电子科技有限公司 | 电平转换电路 |
KR102392118B1 (ko) * | 2017-09-27 | 2022-04-27 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치 |
KR102105945B1 (ko) * | 2018-12-10 | 2020-04-29 | 포항공과대학교 산학협력단 | 의사 상보성 로직 네트워크 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3898479A (en) * | 1973-03-01 | 1975-08-05 | Mostek Corp | Low power, high speed, high output voltage fet delay-inverter stage |
JPS57180235A (en) * | 1981-04-29 | 1982-11-06 | Mitsubishi Electric Corp | Driver circuit |
JP2921510B2 (ja) * | 1996-10-07 | 1999-07-19 | 日本電気株式会社 | ブートストラップ回路 |
KR100574363B1 (ko) * | 2002-12-04 | 2006-04-27 | 엘지.필립스 엘시디 주식회사 | 레벨 쉬프터를 내장한 쉬프트 레지스터 |
JP3962953B2 (ja) * | 2003-12-26 | 2007-08-22 | カシオ計算機株式会社 | レベルシフト回路及び該レベルシフト回路を備えた信号出力回路 |
US7203264B2 (en) * | 2005-06-28 | 2007-04-10 | Wintek Corporation | High-stability shift circuit using amorphous silicon thin film transistors |
US7834668B2 (en) * | 2005-10-07 | 2010-11-16 | Nxp B.V. | Single threshold and single conductivity type amplifier/buffer |
JP2008205767A (ja) * | 2007-02-20 | 2008-09-04 | Seiko Epson Corp | レベルシフト回路および電気光学装置 |
TWI385624B (zh) * | 2007-04-11 | 2013-02-11 | Wintek Corp | 移位暫存器及其位準控制器 |
TWI366834B (en) * | 2007-11-21 | 2012-06-21 | Wintek Corp | Shift register |
JP2009177749A (ja) | 2008-01-28 | 2009-08-06 | Panasonic Corp | 固体撮像装置 |
US8108423B2 (en) * | 2008-10-03 | 2012-01-31 | Disney Enterprises, Inc. | System and method for ontology and rules based segmentation engine for networked content delivery |
JP5457826B2 (ja) | 2009-12-28 | 2014-04-02 | 株式会社ジャパンディスプレイ | レベルシフト回路、信号駆動回路、表示装置および電子機器 |
-
2011
- 2011-12-28 CN CN201180027406.3A patent/CN103299547B/zh active Active
- 2011-12-28 KR KR1020127026989A patent/KR101809290B1/ko active IP Right Grant
- 2011-12-28 WO PCT/JP2011/007356 patent/WO2013098900A1/ja active Application Filing
- 2011-12-28 JP JP2012532804A patent/JP5778680B2/ja active Active
-
2012
- 2012-12-18 US US13/717,855 patent/US8649477B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8649477B2 (en) | 2014-02-11 |
KR101809290B1 (ko) | 2017-12-14 |
CN103299547B (zh) | 2017-06-09 |
US20130170607A1 (en) | 2013-07-04 |
KR20140115386A (ko) | 2014-10-01 |
JPWO2013098900A1 (ja) | 2015-04-30 |
WO2013098900A1 (ja) | 2013-07-04 |
CN103299547A (zh) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5778680B2 (ja) | レベルシフタ、インバータ回路及びシフトレジスタ | |
US11011088B2 (en) | Shift register unit, driving method, gate drive circuit, and display device | |
JP5774011B2 (ja) | シフトレジスタ | |
JP5057828B2 (ja) | 表示装置 | |
US9905311B2 (en) | Shift register circuit, drive circuit, and display device | |
US9905312B2 (en) | Shift register circuit, gate driver and display apparatus | |
US10650768B2 (en) | Shift register unit and driving method thereof, gate driving circuit and display panel | |
US8139708B2 (en) | Shift register | |
JP6601667B2 (ja) | シフトレジスタ回路及びゲートドライバ並びに表示装置 | |
US11107381B2 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
CN109166542B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 | |
WO2019010956A1 (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
JP2020531877A (ja) | シフトレジスタユニット、シフトレジスタユニットの駆動方法、ゲートドライバオンアレイ及び表示装置 | |
US11308859B2 (en) | Shift register circuit and method of driving the same, gate driver circuit, array substrate and display device | |
US20170213500A1 (en) | Controllable voltage source, shift register and unit thereof, and display | |
CN102006053A (zh) | 电平移位电路及使用该电路的驱动器和显示装置 | |
CN106683617B (zh) | 移位寄存器单元、阵列基板和显示装置 | |
CN110880301B (zh) | 一种移位寄存器及其驱动方法、栅极驱动电路 | |
JP2015060100A (ja) | 表示装置及び駆動回路 | |
JP5719956B2 (ja) | 表示装置 | |
JP2013229741A (ja) | レベル変換回路、及びそれを用いた液晶表示装置 | |
JP6167133B2 (ja) | 表示装置 | |
TWI425287B (zh) | 用於液晶顯示器之閘極線驅動模組與相關之液晶顯示器 | |
JP2012078839A (ja) | 表示装置の駆動回路 | |
JP2012042961A (ja) | 半導体装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5778680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |