JP2008205767A - レベルシフト回路および電気光学装置 - Google Patents
レベルシフト回路および電気光学装置 Download PDFInfo
- Publication number
- JP2008205767A JP2008205767A JP2007038917A JP2007038917A JP2008205767A JP 2008205767 A JP2008205767 A JP 2008205767A JP 2007038917 A JP2007038917 A JP 2007038917A JP 2007038917 A JP2007038917 A JP 2007038917A JP 2008205767 A JP2008205767 A JP 2008205767A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- input
- output
- signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
Abstract
【課題】単一導電型のトランジスタで構成され、振幅落ちがないレベルシフト回路を提供する。
【解決手段】レベルシフト回路は、昇圧ブロック２０と正方向レベルシフタ３０ｐを備える。入力信号Ｉｎがハイレベルの場合、昇圧ブロック２０は第２高電位ＶＤＨよりも高電位となる昇圧電位Ｖｘを生成する。このため、トランジスタＭ２がオンする。この時、トランジスタＭ１はほぼ完全にオフとなっているので、出力信号Ｏｕｔのハイレベルは第２高電位ＶＤＨとなる。入力信号Ｉｎがロウレベルの場合、ノードＧＡの電位はほぼ第１低電位ＧＮＤとなるので、トランジスタＭ２はオフする。この時、トランジスタＭ１はオンするので、出力信号Ｏｕｔのロウレベルは第１低電位ＧＮＤとなる。
【選択図】図３
【解決手段】レベルシフト回路は、昇圧ブロック２０と正方向レベルシフタ３０ｐを備える。入力信号Ｉｎがハイレベルの場合、昇圧ブロック２０は第２高電位ＶＤＨよりも高電位となる昇圧電位Ｖｘを生成する。このため、トランジスタＭ２がオンする。この時、トランジスタＭ１はほぼ完全にオフとなっているので、出力信号Ｏｕｔのハイレベルは第２高電位ＶＤＨとなる。入力信号Ｉｎがロウレベルの場合、ノードＧＡの電位はほぼ第１低電位ＧＮＤとなるので、トランジスタＭ２はオフする。この時、トランジスタＭ１はオンするので、出力信号Ｏｕｔのロウレベルは第１低電位ＧＮＤとなる。
【選択図】図３
Description
本発明は、同一導電型のトランジスタで構成されたレベルシフト回路および電気光学装置に関する。
液晶などの電気光学物質の電気光学的な変化により表示を行う電気光学装置は、情報処理機器やテレビジョンなどの表示装置して広く用いられている。電気光学装置には、薄膜トランジスタなどの画素スイッチにより画素を駆動するアクティブ・マトリクス型がある。アクティブ・マトリクス型の電気光学装置においては、行方向に延在する走査線と、列方向に延在するデータ線との交差に対応して画素電極が形成される。また、当該交差部分にあって画素電極とデータ線との間に、走査線に供給される走査信号にしたがってオン・オフする薄膜トランジスタ（以下、ＴＦＴ（Thin Film Transistor）と称する。）が介挿される。一方、電気光学物質を介して画素電極と対向するように対向電極が設けられる。
アクティブ・マトリクス型の電気光学装置では、ＴＦＴを形成する素子基板には簡単な回路を形成し、複雑あるいは大規模な回路は基板の外部へ専用ＩＣを外付けすることが一般的である。走査線駆動回路などは比較的簡単であるため、素子基板に形成することが多い。走査線は10Ｖ以上〜数十Ｖという高い電圧で駆動されるので、回路を素子基板に形成して、外付けの専用ＩＣは低耐圧で済むようにする方がコスト面で好ましい。この場合には、専用ＩＣから出力される信号の論理レベルは小振幅であるのに対して、素子基板に形成された駆動回路は大振幅で動作する。このため、信号の振幅を変換するレベルシフト回路を素子基板に組み込むことが好ましい。
特許文献１には、Ｐチャネルのトランジスタのみで構成したレベルシフト回路が開示されている。このレベルシフト回路は、図１５に示すように相補的な入力信号Ｉｎおよび反転入力信号／Ｉによって駆動されるソースフォロワが互いにクロスカップリングされて構成される。また、特許文献２は、特許文献１の回路に容量素子を追加してブートストラップ効果により振幅落ちない出力信号を得る技術が開示されている。
特開２００１−２４５０２号公報（図６参照）
特開２００４−２３５９９５号公報（図２参照）
しかしながら、特許文献１に記載された従来のレベルシフト回路は、出力電位の振幅が目標とする電位からずれ、さらに、大きな負荷を駆動しようとしてトランジスタの駆動能力を大きくすると、大きなリーク電流が流れてしまうという問題がある。
例えば、特許文献１に記載された従来のレベルシフト回路において、入力信号Ｉｎ＝０Ｖ、反転入力信号／Ｉｎ＝４Ｖ、ＶＤＤ＝８Ｖであるとする。入力信号Ｉｎが０Ｖであるため、トランジスタＴｒ２はオンして反転出力信号／Ｏｕｔを０Ｖにしようとするが、トランジスタＴｒ２はＰチャネルであるため、反転出力信号／Ｏｕｔの電位は少なくともトランジスタＴｒ２の閾値電圧分だけは浮き上がってしまう。
例えば、特許文献１に記載された従来のレベルシフト回路において、入力信号Ｉｎ＝０Ｖ、反転入力信号／Ｉｎ＝４Ｖ、ＶＤＤ＝８Ｖであるとする。入力信号Ｉｎが０Ｖであるため、トランジスタＴｒ２はオンして反転出力信号／Ｏｕｔを０Ｖにしようとするが、トランジスタＴｒ２はＰチャネルであるため、反転出力信号／Ｏｕｔの電位は少なくともトランジスタＴｒ２の閾値電圧分だけは浮き上がってしまう。
次に、反転出力信号／Ｏｕｔが一応ロウレベルになると、トランジスタＴｒ３がオンして出力信号Ｏｕｔを８Ｖにしようとするが、反転入力信号／Ｉｎが４Ｖであり出力信号Ｏｕｔより低電位のため、トランジスタＭ４もオンする。このため、出力信号Ｏｕｔの電位はトランジスタＴｒ３およびＴｒ４の競合で定まることになり、その結果、出力信号Ｏｕｔは８Ｖよりかなり低下した電位となる。
出力信号Ｏｕｔが８Ｖより少し低下すると、トランジスタＴｒ１の閾値電圧が低い場合にはトランジスタＭ１も少しオンして、反転出力信号／Ｏｕｔの電位は更に浮き上がってしまう。こうした出力電位の振幅落ち（浮き上がりや低下）という欠点の他にも、トランジスタＴｒ３およびＴｒ４が同時にオンするため、大きな負荷を駆動しようとしてトランジスタの駆動能力を大きくすると、大きなリーク電流が流れてしまうという欠点もある。
出力信号Ｏｕｔが８Ｖより少し低下すると、トランジスタＴｒ１の閾値電圧が低い場合にはトランジスタＭ１も少しオンして、反転出力信号／Ｏｕｔの電位は更に浮き上がってしまう。こうした出力電位の振幅落ち（浮き上がりや低下）という欠点の他にも、トランジスタＴｒ３およびＴｒ４が同時にオンするため、大きな負荷を駆動しようとしてトランジスタの駆動能力を大きくすると、大きなリーク電流が流れてしまうという欠点もある。
出力信号Ｏｕｔおよび反転出力信号／Ｏｕｔのロウレベルの浮きを軽減するために、トランジスタＴｒ１およびＴｒ３の駆動能力をトランジスタＴｒ２およびＴｒ４の駆動能力よりも小さくすればよいが、ある程度は軽減できても根本的な解決にはならない。逆に、出力信号Ｏｕｔおよび反転出力信号／Ｏｕｔのハイレベルの低下は悪化してしまう。
また、特許文献２に記載された従来のレベルシフト回路では、ブートストラップ効果を利用して振幅落ちの無い出力信号を形成することが可能であるが、周期が非常に長いクロック信号や、ごく稀にしかハイ／ロウが切り変わらない信号（以下、準定常的信号と称する）に対してはコンデンサで保持している電荷がリークで抜けてしまうため、こうした方法が使えない。
本発明は、上述した事情に鑑みてなされたものであり、同一の導電型のトランジスタで構成されたレベルシフト回路において、準定常信号が入力信号として供給された場合にも、振幅落ちが無く駆動能力が大きな出力信号を低消費電力で形成するレベルシフト回路およびこれを用いた電気光学装置を提供することを解決課題とする。
また、特許文献２に記載された従来のレベルシフト回路では、ブートストラップ効果を利用して振幅落ちの無い出力信号を形成することが可能であるが、周期が非常に長いクロック信号や、ごく稀にしかハイ／ロウが切り変わらない信号（以下、準定常的信号と称する）に対してはコンデンサで保持している電荷がリークで抜けてしまうため、こうした方法が使えない。
本発明は、上述した事情に鑑みてなされたものであり、同一の導電型のトランジスタで構成されたレベルシフト回路において、準定常信号が入力信号として供給された場合にも、振幅落ちが無く駆動能力が大きな出力信号を低消費電力で形成するレベルシフト回路およびこれを用いた電気光学装置を提供することを解決課題とする。
上述した課題を解決するために、本発明に係るレベルシフト回路は、すべてのトランジスタが同一の導電型で構成され、論理レベルが第１入力電位（例えば、図５に示すＧＮＤ）と第２入力電位（例えば、図５に示すＶＤＤ）となる小振幅の入力信号を、論理レベルが第１出力電位（例えば、図５に示すＶＥＥ）と第２出力電位（例えば、図５に示すＶＤＨ）となる大振幅の出力信号に変換するものであって、前記第１出力電位が供給されるノードと接続点との間に設けられた第１出力トランジスタと（例えば、図３に示すＭ１）、前記第２出力電位が供給されるノードと前記接続点との間に設けられた第２出力トランジスタ（例えば、図３に示すＭ２）とを有し、前記接続点から前記出力信号を取り出す出力部（例えば、図５に示す３０ｐ）と、クロック信号に基づいて、前記第２出力電位を超えて前記第１出力電位から前記第２出力電位までの範囲外となる所定電位（例えば、図５に示すＶｘ）を生成する昇圧部（例えば、図５に示す２０）とを備え、前記入力信号が前記第１入力電位となる期間において、前記第２出力トランジスタをオフさせるとともに前記第１出力トランジスタをオンさせ、前記入力信号が前記第２入力電位となる期間において、前記所定電位をゲートに供給して前記第２出力トランジスタをオンさせるとともに前記第１出力トランジスタをオフさせる。
この発明によれば、昇圧部において第２出力電位を超える所定電位を生成し、これによって第２出力トランジスタを制御するので、入力信号が第２入力電位となる期間において、出力信号の電位を第２出力電位とすることができる。また、入力信号が第１入力電位となる期間においては、第１出力トランジスタがオンするとともに第２出力トランジスタがオフする。すなわち、第１出力トランジスタと第２出力トランジスタとは、入力信号に応じて排他的にオン・オフする。これによって、振幅落ちのない出力信号を得ることができ、さらに、リーク電流を大幅に低減することができる。くわえて、昇圧部はクロック信号を用いて所定電位を生成するので、入力信号が論理レベルの反転が稀な準定常的な信号であっても振幅落ちのない出力信号を得ることができる。
第１入力電位、第２入力電位、第１出力電位、および第２出力電位の関係には、以下の態様がある。すなわち、前記第１入力電位と前記第１出力電位とが一致し、前記第１出力電位と前記第２出力電位との電位差は、前記第１入力電位と前記第２入力電位との電位差よりも大きい態様がある。この場合には、第２入力電位から第２出力電位に向けて出力信号の振幅を拡大できる（例えば、第１実施形態）。また、前記第２入力電位は前記第２出力電位と一致し、前記第１出力電位と前記第２出力電位との電位差は、前記第１入力電位と前記第２入力電位との電位差よりも大きい態様がある。この場合には、第１入力電位から第１出力電位に向けて出力信号の振幅を拡大することができる（例えば、第２実施形態）。さらに、前記第１入力電位は前記第１出力電位より高く、前記第２入力電位は前記第１入力電位より高く、前記第２出力電位は前記第２入力電位より高い態様がある。この場合には、正負両方向に出力信号の振幅を拡大することができる（例えば、第２実施形態）。
また、上述したレベルシフト回路は、前記入力信号を反転して、前記入力信号が前記第２入力電位の場合に前記第１出力電位となる反転入力信号を生成する反転部を備え、前記出力部の前記第１出力トランジスタのゲートには前記反転入力信号が供給され、前記昇圧部は、前記反転入力信号と前記入力信号とを用いて、前記入力信号が前記第２入力電位である期間にのみ前記所定電位を生成することが好ましい。
この場合には、反転入力信号を用いて、入力信号が第２入力電位の場合に第１出力トランジスタを確実にオフさせることができる。また、所定電位は入力信号が第２入力電位である場合に、第２出力トランジスタをオンさせるために用いるので、入力信号が第１入力電位である場合には生成する必要がない。この発明によれば、昇圧部は入力信号が第２入力電位である期間にのみ動作して所定電位を生成するので、消費電力を削減することができる。
この場合には、反転入力信号を用いて、入力信号が第２入力電位の場合に第１出力トランジスタを確実にオフさせることができる。また、所定電位は入力信号が第２入力電位である場合に、第２出力トランジスタをオンさせるために用いるので、入力信号が第１入力電位である場合には生成する必要がない。この発明によれば、昇圧部は入力信号が第２入力電位である期間にのみ動作して所定電位を生成するので、消費電力を削減することができる。
反転部の具体的な態様としては、前記第１入力電位が供給される第１ノードと第１接続点との間に設けられ、ゲートに前記入力信号が供給される第１トランジスタ（例えば、図２に示すＭ１０）と、前記第２入力電位が供給される第２ノードと前記第１接続点との間に設けられ、ダイオード接続された第２トランジスタ（例えば、図２に示すＭ２０）と、前記第１ノードと前記反転入力信号を出力する第２接続点との間に設けられ、ゲートに前記入力信号が供給される第３トランジスタ（例えば、図２に示すＭ３０）と、前記第２ノードと前記第２接続点との間に設けられ、ゲートが前記第１接続点に接続された第４トランジスタ（例えば、図２に示すＭ４０）とを具備することが好ましい。この発明によれば、入力信号が第２入力電位になると、第１接続点の電位は、第１トランジスタと第２トランジスタとの競合によって定まる。このため、第１接続点の電位は第１入力電位から浮き上がる。しかしながら、第３トランジスタと第４トランジスタとを備えるので、反転入力信号の電位をほぼ第１入力電位とすることができる。
また、上述したレベルシフト回路において、前記入力信号が前記第１入力電位の場合に前記第２入力電位となり、前記入力信号が前記第２入力電位の場合に前記第１出力電位となる反転レベル変換信号（例えば、図６に示す／Ｏ２）を生成するとともに、前記入力信号が前記第１入力電位の場合に前記第１出力電位となり、前記入力信号が前記第２入力電位の場合に前記第２入力電位となるレベル変換信号（例えば、図６に示すＯ２）を生成する入力信号レベル変換部（例えば、図６に示す１０ｂおよび３０ｎ）を備え、前記出力部の前記第１出力トランジスタのゲートには前記反転レベル変換信号が前記反転入力信号として供給され、前記昇圧部は、前記反転レベル変換信号と前記レベル変換信号とを用いて、前記入力信号が前記第２入力電位である期間にのみ前記所定電位を生成することが好ましい。このレベルシフト回路によれば、入力信号Ｉｎの論理レベルを振幅落ちなく正負両方向にシフトさせることができる。また、中間振幅の反転レベル変換信号および反転入力信号を用いて昇圧部を制御して入力信号が第２入力電位である期間にのみ昇圧部を動作させて所定電位を生成するので、消費電力を削減することができる。
また、上述したレベルシフト回路は、前記入力信号が前記第１入力電位の場合に前記第２入力電位となり、前記入力信号が前記第２入力電位の場合に前記第１出力電位となる反転レベル変換信号を生成するとともに、前記入力信号が前記第１入力電位の場合に前記第１出力電位となり、前記入力信号が前記第２入力電位の場合に前記第２入力電位となるレベル変換信号を生成する入力信号レベル変換部を備え、前記昇圧部の替わりに、前記クロック信号に基づいて、前記反転レベル変換信号と前記レベル変換信号とを用いて、前記入力信号が前記第２入力電位である期間にのみ前記所定電位を生成する第１昇圧部と、前記クロック信号に基づいて、前記反転レベル変換信号と前記レベル変換信号とを用いて、前記入力信号が前記第１入力電位である期間にのみ前記所定電位を生成する第２昇圧部とを備え、前記出力部の替わりに、前記第１出力電位が供給されるノードと接続点との間に設けられた第１出力トランジスタと、前記第２出力電位が供給されるノードと前記接続点との間に設けられた第２出力トランジスタとを有し、当該接続点から前記出力信号を取り出し、前記第１出力トランジスタのゲートには前記反転レベル変換信号が供給され、前記第２出力トランジスタのゲートには前記入力信号が前記第２入力電位となる期間に前記第１昇圧部で生成された前記所定電位が供給される第１出力部と、前記第１出力電位が供給されるノードと接続点との間に設けられた第３出力トランジスタと、前記第２出力電位が供給されるノードと前記接続点との間に設けられた第４出力トランジスタとを有し、前記接続点から前記出力信号を反転した反転出力信号を取り出し、前記第３出力トランジスタのゲートには前記レベル変換信号が供給され、前記第４出力トランジスタのゲートには前記入力信号が前記第１入力電位となる期間に前記第２昇圧部で生成された前記所定電位が供給される第２出力部とを備える。
この発明によれば、昇圧部と出力部とを２系統備えるので振幅落ちがない出力信号および反転出力信号を生成することができる。さらに、第１昇圧部および第１出力部と第２昇圧部および第２出力部とで入力信号レベル変換部を共用することができるので、少ない素子数で正相と逆相の信号を生成することができる。
上述した入力信号レベル変換部の具体的な態様としては、前記第１入力電位が供給される第１ノードと前記第２入力電位が供給される第２ノードとの間に直列に接続された第５トランジスタ（例えば、図６のＭ１０）および第６トランジスタ（例えば、図６のＭ２０）と、前記第１出力電位が供給される第３ノードと前記第２ノードとの間に直列に接続される第７トランジスタ（例えば、図６のＭＢ１）および前記第８トランジスタ（例えば、図６のＭＢ２）と、前記第３ノードと前記第２ノードとの間に直列に接続される第９トランジスタ（例えば、図６のＭＢ３）および第１０トランジスタ（例えば、図６のＭＢ４）と、前記第３ノードと前記第２ノードとの間に直列に接続される第１１トランジスタ（例えば、図６のＭＢ５）および第１２トランジスタ（例えば、図６のＭＢ６）と、前記第３ノードと前記第２ノードとの間に直列に接続される第１３トランジスタ（例えば、図６のＭＢ７）および第１４トランジスタ（例えば、図６のＭＢ８）とを備え、前記第６トランジスタはダイオード接続され、前記第５および第８トランジスタのゲートには前記入力信号が供給され、前記第７および第１２トランジスタのゲートには前記第９トランジスタおよび前記第１０トランジスタの接続点の電位が供給され、前記第９、第１１、および第１４トランジスタのゲートには前記第７トランジスタおよび前記第８トランジスタの接続点の電位が供給され、前記第１０トランジスタのゲートには前記第５トランジスタおよび前記第６トランジスタの接続点の電位が供給され、前記第１３トランジスタのゲートには前記第１１トランジスタおよび前記第１２トランジスタの接続点の電位が供給され、前記第１１トランジスタおよび前記第１２トランジスタの接続点から前記反転レベル変換信号を取り出し、前記第１３トランジスタおよび前記第１４トランジスタの接続点から前記レベル変換信号を取り出すことが好ましい。
また、上述したレベルシフト回路において、前記クロック信号は前記第１入力電位と前記第２入力電位との間で交番し、前記クロック信号が前記第１入力電位の場合に前記第１入力電位となり、前記クロック信号が前記第２入力電位の場合に前記第２出力電位となる第１クロック信号（例えば、図７に示すＯ１）を前記入力信号が前記第２入力電位となる期間に生成するとともに、前記クロック信号が前記第１入力電位の場合に前記第２出力電位となり、前記クロック信号が前記第２入力電位の場合に前記第１入力電位となる第２クロック信号（例えば、図７に示す／Ｏ１）を前記入力信号が前記第２入力電位となる期間に生成するクロック信号レベル変換部（例えば、図７に示すＢ１）を備え、前記昇圧部（例えば、図７に示すＢ２およびＢ３）は、前記第１クロック信号および前記第２クロック信号に基づいて、前記入力信号が前記第２入力電位となる期間において前記第１出力電位と前記第２出力電位との間で交番する第３クロック信号を生成し、前記第３クロック信号（例えば、図７に示すＡ１）を用いて、前記入力信号が前記第２入力電位となる期間において前記所定電位を生成することが好ましい。
この発明によれば、クロック信号が低振幅の場合であっても、クロック信号レベル変換部によって中間振幅の第１クロック信号および第２クロック信号を生成し、さらに負方向レベルシフタ（例えば図７のＢ２）において大振幅の第３クロック信号を生成する。これによって、クロック信号が低振幅の場合であっても、振幅落ちのない出力信号を生成することができ、かつ、第１出力トランジスタおよび第２出力トランジスタのオン・オフを排他的に制御してリーク電流を低減することが可能となる。くわえて、昇圧部が動作するのは入力信号が第２入力電位となる期間に限られるので、消費電力を削減することができる。
この発明によれば、クロック信号が低振幅の場合であっても、クロック信号レベル変換部によって中間振幅の第１クロック信号および第２クロック信号を生成し、さらに負方向レベルシフタ（例えば図７のＢ２）において大振幅の第３クロック信号を生成する。これによって、クロック信号が低振幅の場合であっても、振幅落ちのない出力信号を生成することができ、かつ、第１出力トランジスタおよび第２出力トランジスタのオン・オフを排他的に制御してリーク電流を低減することが可能となる。くわえて、昇圧部が動作するのは入力信号が第２入力電位となる期間に限られるので、消費電力を削減することができる。
また、上述した昇圧部の具体的な態様としては、容量素子と、前記第２出力電位を供給するノードと前記容量素子の一方の端子との間に設けられ、ダイオード接続されたトランジスタとを備え、前記容量素子の他方の端子の電位を前記クロック信号と同期して変化させることにより、前記容量素子の前記一方の端子の電位が前記第２出力電位を超えるように制御し、前記容量素子の一方の端子の電位を平滑化して前記所定電位を取り出すことが好ましい。この態様によれば、ブートストラップ効果によって容量素子の一方の端子の電位が第２出力電位を越えるので、これを平滑化して所定電位を取り出すことが可能となる。
また、クロック信号が２相のクロック信号である場合には、前記昇圧部は、容量素子を備え、２相のクロック信号を用いて前記所定電位を生成するチャージポンプ型の回路であることが好ましい。より具体的には、前記容量素子の一方の端子に一方のクロック信号（例えば、図９に示すＡ１）が供給され、前記昇圧部は、基準電位（例えば、図９に示すＧＮＤ）が供給されるノードと前記容量素子の他方の端子との間に設けられ、そのゲートに他方のクロック信号が供給される第１５トランジスタ（例えば、図９に示すＭＣ１）と、前記容量素子の他方の端子と前記第２出力トランジスタのゲートとの間に設けられ、ダイオード接続された第１６トランジスタ（例えば、図９に示すＭＣ２）と、前記第２出力トランジスタのゲートと前記第１出力電位が供給されるノードとの間に設けられ、前記入力信号が前記第１入力電位の場合にオンする第１７トランジスタ（例えば、図９に示すＭＣ３）とを備え、前記基準電位は前記第１入力電位から前記第２入力電位の範囲内にある電位であることが好ましい。この場合には、昇圧動作は、基準電位を基準として行われる。入力信号が第１入力電位である場合には、昇圧動作を停止して第２出力トランジスタのゲートに供給する電位を第１出力電位とほぼ一致させることが好ましい。この時、第１７トランジスタはオンするが、第１５トランジスタおよび第１６トランジスタは寄生ダイオードとして作用するが、基準電位を第１入力電位から第２入力電位の範囲内にある電位に設定することによって、第２出力トランジスタのゲートに供給する電位を第１出力電位に近づけることが可能となる。
次に、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた複数の電気光学素子と、前記複数の走査線および前記複数のデータ線のうち、少なくとも一方を駆動する駆動手段と、前記駆動手段を制御する制御信号が前記入力信号として供給され、前記出力信号を前記駆動手段に供給するレベルシフト回路とを備え、前記レベルシフト回路に含まれるトランジスタは、前記駆動手段に含まれるトランジスタと同一の導電型とする。この発明によれば、レベルシフト回路および駆動手段のトランジスタを同一の導電型とするので、製造プロセスを簡略化することができる。また、レベルシフト回路は論理レベルの反転が稀にしかない準定常的な信号に対してレベルシフトすることができるので、例えば、走査線やデータ線の選択順序を制御する制御信号の論理レベルをレベルシフトすることが可能となる。
＜１．第１実施形態＞
図１は、本発明の第１実施形態に係るレベルシフト回路１の構成を示すブロック図である。同図に示すようにレベルシフト回路１は、入力信号Ｉｎを反転した反転入力信号／Ｉを生成するインバータ１０ａと、クロック信号ＣＫに基づいて昇圧電位Ｖｘを生成する昇圧ブロック２０と、昇圧電位Ｖｘおよび反転入力信号／Ｉに基づいて出力信号Ｏｕｔを生成する正方向レベルシフタ３０ｐ（出力部）とを備える。このレベルシフト回路１は同一導電型のトランジスタによって構成される。この例では、Ｎチャネルのトランジスタのみを採用する。インバータ１０ａには第１高電位ＶＤＤと第１低電位ＧＮＤとが供給され、昇圧ブロック２０および正方向レベルシフタ３０には第２高電位ＶＤＨと第１低電位ＧＮＤとが供給される。第１低電位ＧＮＤ、第１高電位ＶＤＤ、および第２高電位ＶＤＨは、ＧＮＤ＜ＶＤＤ＜ＶＤＨの関係がある。この例では、ＧＮＤ＝０Ｖ、ＶＤＤ＝４Ｖ、ＶＤＨ＝８Ｖである。
図１は、本発明の第１実施形態に係るレベルシフト回路１の構成を示すブロック図である。同図に示すようにレベルシフト回路１は、入力信号Ｉｎを反転した反転入力信号／Ｉを生成するインバータ１０ａと、クロック信号ＣＫに基づいて昇圧電位Ｖｘを生成する昇圧ブロック２０と、昇圧電位Ｖｘおよび反転入力信号／Ｉに基づいて出力信号Ｏｕｔを生成する正方向レベルシフタ３０ｐ（出力部）とを備える。このレベルシフト回路１は同一導電型のトランジスタによって構成される。この例では、Ｎチャネルのトランジスタのみを採用する。インバータ１０ａには第１高電位ＶＤＤと第１低電位ＧＮＤとが供給され、昇圧ブロック２０および正方向レベルシフタ３０には第２高電位ＶＤＨと第１低電位ＧＮＤとが供給される。第１低電位ＧＮＤ、第１高電位ＶＤＤ、および第２高電位ＶＤＨは、ＧＮＤ＜ＶＤＤ＜ＶＤＨの関係がある。この例では、ＧＮＤ＝０Ｖ、ＶＤＤ＝４Ｖ、ＶＤＨ＝８Ｖである。
この例において、入力信号Ｉｎは、その論理レベルが０Ｖ／４Ｖで切り換わる４Ｖ振幅の準定常的な信号であり、出力信号Ｏｕｔは０Ｖ／８Ｖで切り換わる８Ｖ振幅の信号である。クロック信号ＣＫは比較的周期の短い８Ｖ振幅の昇圧用の信号である。すなわち、入力信号Ｉｎの論理レベルを第１入力電位と第２入力電位とし、出力信号Ｏｕｔの論理レベルを第１出力電位と第２出力電位としたとき、この例では、第１入力電位は第１低電位ＧＮＤであり、第２入力電位は第１高電位ＶＤＤであり、第１出力電位は第１低電位ＧＮＤであり、第２出力電位は第２高電位ＶＤＨとなる。
図２にインバータ１０ａの回路図を示し、図３に昇圧ブロック２０および正方向レベルシフタ３０ｐの回路図を示す。また、図４にレベルシフト回路の各部の波形を示す。この例では、第１低電位ＧＮＤを０Ｖ、第１高電位ＶＤＤを４Ｖ、第２高電位ＶＤＨを８Ｖとする。
インバータ１０ａは、４個のトランジスタＭ１０〜Ｍ４０を備える。トランジスタＭ１０およびＭ２０は、第１高電位ＶＤＤが供給されるノードと第１低電位ＧＮＤが供給されるノードとの間に直列に接続され、トランジスタＭ３０およびＭ４０も同様に第１高電位ＶＤＤが供給されるノードと第１低電位ＧＮＤが供給されるノードとの間に直列に接続される。また、トランジスタＭ２０のドレインとゲートとは電気的に接続されているので、トランジスタＭ２０はダイオードとして機能する。
インバータ１０ａは、４個のトランジスタＭ１０〜Ｍ４０を備える。トランジスタＭ１０およびＭ２０は、第１高電位ＶＤＤが供給されるノードと第１低電位ＧＮＤが供給されるノードとの間に直列に接続され、トランジスタＭ３０およびＭ４０も同様に第１高電位ＶＤＤが供給されるノードと第１低電位ＧＮＤが供給されるノードとの間に直列に接続される。また、トランジスタＭ２０のドレインとゲートとは電気的に接続されているので、トランジスタＭ２０はダイオードとして機能する。
トランジスタＭ１０およびＭ２０だけでも反転機能がある。トランジスタＭ３０およびＭ４０を設けたのは、反転入力信号／Ｉのロウレベルが第１低電位ＧＮＤから浮き上がるのを防止するためである。入力信号Ｉｎがハイレベルの時にトランジスタＭ１０およびＭ２０はともにオンする。この場合、トランジスタＭ１０およびＭ２０の接続点の電位は、トランジスタＭ１０およびＭ２０の競合によって定まる。したがって、トランジスタＭ１０の駆動能力をトランジスタＭ２０の駆動能力よりも大きく設定しても、トランジスタＭ１０およびＭ２０の接続点の電位は、第１低電位ＧＮＤから少し浮いたものとなる。仮に、正方向レベルシフタ３０ｐのトランジスタＭ１（図３参照）をトランジスタＭ１０およびＭ２０の出力信号（トランジスタＭ１０およびＭ２０の接続点の電位）で駆動すると、トランジスタＭ１をオフさせたい時に、その浮き上がりによってトランジスタＭ１が少しオンして出力信号Ｏｕｔのハイレベルが少し低下するとともに、トランジスタＭ１およびＭ２を経由して大きなリーク電流が流れてしまう。これは特に閾値電圧が低目の場合に問題となる。インバータ１０ａのトランジスタＭ３０およびＭ４０は反転入力信号／Ｉのロウレベルの浮き上がりを問題にならない程度に抑制する。上述したように、入力信号Ｉｎがハイレベルの時にトランジスタＭ１０およびＭ２０の出力信号は、少し第１低電位ＧＮＤから浮くが、トランジスタＭ４０はＮチャネルであるためにほぼオフ状態となる。一方、トランジスタＭ３０は充分オンしているので、反転入力信号／Ｉはほぼ完全に第１低電位ＧＮＤとなる。入力信号Ｉｎがロウレベルの時に反転入力信号／Ｉはハイレベルとなる。この場合、静的にはトランジスタＭ２０およびＭ４０の２つ閾値電圧の和だけ、反転入力信号／Ｉのハイレベルは第１高電位ＶＤＤから低下することになる。しかし、反転入力信号／Ｉがハイレベルの場合には、正方向レベルシフタ３０ｐのトランジスタＭ１、ならびに昇圧ブロック２０のトランジスタＭＡ１およびＭＡ８をある程度オンにできればよいので問題無い。なお、入力信号Ｉｎの逆相信号が外部から供給される場合はインバータ１０ａは不要であるが、外部との信号接続本数が増加する。
次に、図３に示すように、昇圧ブロック２０はトランジスタＭＡ１〜ＭＡ９と容量素子Ｃ１とで構成され、正方向レベルシフタ３０ｐはトランジスタＭ１およびＭ２で構成される。入力信号Ｉｎがハイレベルの時、上述のように反転入力信号／Ｉは第１低電位ＧＮＤとなり、トランジスタＭＡ１がオフ、トランジスタＭＡ２およびＭＡ５がオンとなるため、トランジスタＭＡ３、ＭＡ４、ＭＡ６、およびＭＡ７は、公知のブートストラップインバータとして機能する。
クロック信号ＣＫがハイレベルの時はトランジスタＭＡ３およびＭＡ６がオンしてノードＮＡがロウレベル寄り、ノードＮ６７はほぼ第１低電位ＧＮＤとなる。クロック信号ＣＫがロウレベルになるとトランジスタＭＡ３およびＭＡ６がオフする。トランジスタＭＡ４はダイオード接続されているので、ノードＮＡの電位はトランジスタＭＡ４によって第２高電位ＶＤＨ寄りになる。するとトランジスタＭＡ７がオンしてノードＮ６７の電位が第２高電位ＶＤＨ寄りになる。ノードＮ６７の電位が立ち上がると容量素子Ｃ１によってノードＮＡの電位は更に押し上げられ第２高電位ＶＤＨよりもさらに高電位となり（ブートストラップ効果）、トランジスタＭＡ７が完全にオンしてノードＮ６７の電位が第２高電位ＶＤＨとなる。通常、ブートストラップインバータはノードＮ６７の電位を出力として使用するが、ここでは第２高電位ＶＤＨよりも高電位となるノードＮＡの電位を出力として使用する。ノードＮＡの電位はクロック信号ＣＫに同期して第２高電位ＶＤＨから上下するので、ダイオード接続したトランジスタＭＡ９により高電位側をノードＧＡに取り出す。この結果、ノードＧＡの電位は第２高電位ＶＤＨより高電位に平滑化され昇圧電位Ｖｘが生成される。昇圧電位ＶｘがトランジスタＭ２のゲートに供給されがトランジスタＭ２がオンとなり、出力信号Ｏｕｔはほぼ完全に第２高電位ＶＤＨとなる。この間、反転入力信号／Ｉは第１低電位ＧＮＤとなっているので、トランジスタＭ１およびトランジスタＭＡ８はほぼ完全にオフしている。
次に、入力信号Ｉｎがロウレベルの場合、昇圧ブロック２０と正方向レベルシフタ３０ｐとは以下のように動作する。入力信号Ｉｎがロウレベルの時はトランジスタＭＡ２およびＭＡ５がオフするため、トランジスタＭＡ３、ＭＡ６、およびＭＡ７は機能しない。この場合、ノードＮＡの電位はハイレベルの反転入力信号／ＩによってオンしているトランジスタＭＡ１と、常時オンしているトランジスタＭＡ４との競合で定まる。トランジスタＭＡ１の駆動能力をトランジスタＭＡ４の駆動能力と比較して大きくなるように設定する。これにより、ノードＮＡの電位が第１低電位ＧＮＤ寄りとなる。その結果、トランジスタＭＡ９はほぼオフ状態となる。反転入力信号／Ｉがハイレベルであるため、トランジスタＭＡ８およびトランジスタＭ１はオンしている。このため、ノードＧＡの電位は第１低電位ＧＮＤとなり、トランジスタＭ２がオフして出力信号Ｏｕｔはほぼ完全に第１低電位ＧＮＤとなる。
以上説明したようにレベルシフト回路１によれば、同一導電型のトランジスタを用いて、入力信号Ｉｎがロウレベル／ハイレベルの切り換りがほとんどない準定常的な信号であっても、振幅落ちが無い出力信号Ｏｕｔを生成することができる。また、出力信号Ｏｕｔを駆動するトランジスタの駆動能力を上げてもトランジスタＭ１およびＭ２のどちらか一方がほぼ完全にオフしているため、リーク電流を大幅に削減することができる。さらに、昇圧ブロック２０を入力信号Ｉｎがハイレベルのときに限って動作させることができるので、消費電力を削減することができる。
＜２．第２の実施形態＞
図５に第２実施形態に係るレベルシフト回路２のブロック図を示す。レベルシフト回路２は、論理レベルが第１低電位ＧＮＤと第１高電位ＶＤＤとなる入力信号Ｉｎに基づいて、論理レベルが第２低電位ＶＥＥと第２高電位ＶＤＨとなる出力信号Ｏｕｔを生成する。すなわち、このレベルシフト回路２は、入力信号Ｉｎの電位を正方向および負方向にシフトする。また、レベルシフト回路２は、インバータ１０ａの替わりにインバータ１０ｂを用いる点、負方向レベルシフタ３０ｎを備える点、昇圧ブロック２０および正方向レベルシフタ３０ｐに第１低電位ＧＮＤの替わりに第２低電位ＶＥＥを供給する点、クロック信号ＣＫの論理レベルが第２低電位ＶＥＥと第２高電位ＶＤＨとになる点、昇圧ブロック２０および正方向レベルシフタ３０ｐに入力信号Ｉｎの替わりにレベル変換信号Ｏ２を供給する点、ならびに昇圧ブロック２０および正方向レベルシフタ３０ｐに反転入力信号／Ｉの替わりに反転レベル変換信号／Ｏ２を供給する点を除いて、図１に示す第１実施形態のレベルシフト回路１と同様に構成されている。第２低電位ＶＥＥ、第１低電位ＧＮＤ、第１高電位ＶＤＤ、および第２高電位ＶＤＨには、ＶＥＥ＜ＧＮＤ＜ＶＤＤ＜ＶＤＨの関係がある。この例では、ＶＥＥ＝−４Ｖ、ＧＮＤ＝０Ｖ、ＶＤＤ＝４Ｖ、ＶＤＨ＝８Ｖである。
図５に第２実施形態に係るレベルシフト回路２のブロック図を示す。レベルシフト回路２は、論理レベルが第１低電位ＧＮＤと第１高電位ＶＤＤとなる入力信号Ｉｎに基づいて、論理レベルが第２低電位ＶＥＥと第２高電位ＶＤＨとなる出力信号Ｏｕｔを生成する。すなわち、このレベルシフト回路２は、入力信号Ｉｎの電位を正方向および負方向にシフトする。また、レベルシフト回路２は、インバータ１０ａの替わりにインバータ１０ｂを用いる点、負方向レベルシフタ３０ｎを備える点、昇圧ブロック２０および正方向レベルシフタ３０ｐに第１低電位ＧＮＤの替わりに第２低電位ＶＥＥを供給する点、クロック信号ＣＫの論理レベルが第２低電位ＶＥＥと第２高電位ＶＤＨとになる点、昇圧ブロック２０および正方向レベルシフタ３０ｐに入力信号Ｉｎの替わりにレベル変換信号Ｏ２を供給する点、ならびに昇圧ブロック２０および正方向レベルシフタ３０ｐに反転入力信号／Ｉの替わりに反転レベル変換信号／Ｏ２を供給する点を除いて、図１に示す第１実施形態のレベルシフト回路１と同様に構成されている。第２低電位ＶＥＥ、第１低電位ＧＮＤ、第１高電位ＶＤＤ、および第２高電位ＶＤＨには、ＶＥＥ＜ＧＮＤ＜ＶＤＤ＜ＶＤＨの関係がある。この例では、ＶＥＥ＝−４Ｖ、ＧＮＤ＝０Ｖ、ＶＤＤ＝４Ｖ、ＶＤＨ＝８Ｖである。
図６にインバータ１０ｂおよび負方向レベルシフタ３０ｎの回路図を示す。このインバータ１０ｂは、第１実施形態のインバータ１０ａと比較して、トランジスタＭ３０およびＭ４０を省略してある。このため、入力反転信号／Ｉのロウレベルは第１低電位ＧＮＤから浮き上がったものとなり、そのハイレベルは第１高電位ＶＤＤより低下したものとなる。負方向レベルシフタ３０ｎは、第１低電位ＧＮＤと第１高電位ＶＤＤとの間で論理レベルが遷移する入力信号Ｉｎおよび反転入力信号／Ｉの論理レベルを第２低電位ＶＥＥ（＝−４Ｖ）と第１高電位ＶＤＤ（＝４Ｖ）との間で遷移する信号に変換する。以下の説明では、入力信号Ｉｎのレベルを変換した信号をレベル変換信号Ｏ２と称し、反転入力信号／Ｉのレベルを変更した信号を反転レベル変換信号／Ｏ２と称する。インバータ１０ｂおよび負方向レベルシフタ３０ｎは、低振幅の入力信号Ｉｎを中間振幅のレベル変換信号Ｏ２および反転レベル変換信号／Ｏ２に変換する入力信号レベル変換部として機能する。なお、外部から反転入力信号／Ｉも供給される場合はインバータ１０ｂが不要となる。
負方向レベルシフタ３０ｎは、トランジスタＭＢ１〜ＭＢ４からなる第１のレベルシフタと、トランジスタＭＢ５〜ＭＢ８からなる第２のレベルシフタから構成されている。第１のレベルシフタから出力される信号Ｏ１および／Ｏ１のロウレベルは第２低電位ＶＥＥよりも浮き上がったものとなり、信号Ｏ１および／Ｏ１のハイレベルは第１高電位ＶＤＤより低下したものとなる。第２のレベルシフタは、レベル変換信号Ｏ２および反転レベル変換信号／Ｏ２のロウレベルが第２低電位ＶＥＥから浮き上がるのを抑制するために用いられる。
入力信号Ｉｎがハイレベルの時に信号Ｏ１は第１高電位ＶＤＤから若干レベルが低下した電位となり、信号／Ｏ１は第２低電位ＶＥＥから浮き上がった電位となる。この場合、トランジスタＭＢ６ははＮチャネルであるためにほぼオフ状態となる。一方、トランジスタＭＢ５は充分オンしているので、反転レベル変換信号／Ｏ２のロウレベルはほぼ完全に第２低電位ＶＥＥとなる。入力信号Ｉｎがロウレベルの時に信号／Ｏ１はハイレベルとなるのでトランジスタＭＢ６は充分オンする。この時、信号Ｏ１は第２低電位ＶＥＥから浮き上がった電位となるため、トランジスタＭＢ５は若干オンぎみになるが、トランジスタＭＢ７が充分オンしているため、信号／Ｏ１のハイレベルはトランジスタＭＢ７をオンするのに充分な電位となる。また、トランジスタＭＢ８はＮチャネルであるためほぼオフ状態となる。したがって、レベル変換信号Ｏ２のロウレベルはほぼ完全に第２低電位ＶＥＥとなる。
ここで、昇圧ブロック２０および正方向レベルシフタ３０ｐには第２低電位ＶＥＥが第１低電位ＧＮＤの替わりに供給される。また、ロウレベルが第１低電位ＧＮＤとなる入力信号Ｉｎおよび反転入力信号／Ｉの替わりに、ロウレベルが第２低電位ＶＥＥとなるレベル変換信号Ｏ２および反転レベル変換信号／Ｏ２が供給される。
入力信号Ｉｎがハイレベルの時、信号Ｏ１はハイレベル、信号／Ｏ１はロウレベルとなり、レベル変換信号Ｏ２はハイレベル、反転レベル信号／Ｏ２はほぼ完全に第２低電位ＶＥＥとなる。その結果、昇圧ブロック２０においてトランジスタＭＡ１がオフ、トランジスタＭＡ２およびＭＡ５がオンとなる。このため、このためトランジスタＭＡ３、ＭＡ４、ＭＡ６、およびＭＡ７はブートストラップインバータとして機能する。ノードＮＡの電位はクロック信号ＣＫに同期して第２高電位ＶＤＨから上下するので、ダイオード接続したトランジスタＭＡ９により高電位側をノードＧＡに取り出す。この結果、ノードＧＡの電位は第２高電位ＶＤＨより高い電位に平滑化される。すると、正方向レベルシフタ３０ｐのトランジスタＭ２がオンとなり、出力信号Ｏｕｔはほぼ完全に第２高電位ＶＤＨとなる。この間、反転出力信号／Ｏ２は第２低電位ＶＥＥとなっているので、トランジスタＭ１およびＭＡ８はほぼ完全にオフしている。
次に、入力信号Ｉｎがロウレベルになると、信号Ｏ１、信号／Ｏ１、レベル変換信号Ｏ２、および反転レベル変換信号／Ｏ２のハイレベル／ロウレベルが入れ替わり、レベル変換信号Ｏ２はほぼ完全に第２低電位ＶＥＥとなり、反転レベル変換信号／Ｏ２はハイレベルとなる。その結果、トランジスタＭＡ２およびＭＡ５がオフするため、トランジスタＭＡ３、ＭＡ６、およびＭＡ７は機能しない。この場合、ノードＮＡの電位は、反転レベル変換信号／Ｏ２がハイレベルでオンしているトランジスタＭＡ１と常時オンしているトランジスタＭＡ４との競合で定まる。トランジスタＭＡ１の駆動能力をトランジスタＭＡ４の駆動能力よりも大きくなるように設定して、ノードＮＡの電位が第２低電位ＶＥＥ寄りとなるようにする。その結果、トランジスタＭＡ９はほぼオフ状態となる。反転レベル変換信号／Ｏ２がハイレベルであるため、トランジスタＭＡ８およびＭ１はオンしており、ノードＧＡは第２低電位ＶＥＥとなる。すると、トランジスタＭ２がオフして出力信号Ｏｕｔはほぼ完全に第２低電位ＶＥＥとなる。
以上説明したようにレベルシフト回路２によれば、同一導電型のトランジスタを用いて、入力信号Ｉｎがロウレベル／ハイレベルの切り換りがほとんどない準定常的な信号であっても、振幅落ちが無い出力信号Ｏｕｔを生成することができる。また、出力信号Ｏｕｔを駆動するトランジスタの駆動能力を上げてもトランジスタＭ１およびＭ２のどちらか一方がほぼ完全にオフしているため、リーク電流を大幅に削減することができる。さらに、昇圧ブロック２０を入力信号Ｉｎがハイレベルのときに限って動作させることができるので、消費電力を削減することができる。さらに、出力信号Ｏｕｔのハイレベルは入力信号Ｉｎのハイレベルより高電位であり、出力信号Ｏｕｔのロウレベルは入力信号のロウレベルより低電位である。すなわち、このレベルシフト回路２によれば、入力信号Ｉｎの論理レベルを正負両方向にシフトさせることができる。また、第２高電位ＶＤＨの替わりに第１高電位ＶＤＤを昇圧ブロック２０と正方向レベルシフタ３０ｐとに供給すれば、レベルシフト回路２は、入力信号Ｉｎの論理レベルを負方向にシフトさせることができる。
＜３．第３の実施形態＞
第３実施形態に係るレベルシフト回路は、図５に示すレベルシフト回路２において、昇圧ブロック２０の替わりに図７に示す昇圧ブロック２１を用いる点、およびクロック信号ＣＫの振幅が第２低電位ＶＥＥと第２高電位ＶＤＨとの間で交番する替わりに第１低電位ＧＮＤと第１高電位ＶＤＤとの間で交番する点を除いて同様である。すなわち、第３実施形態のレベルシフト回路においては、入力信号Ｉｎと同様に低振幅のクロック信号ＣＫが供給される場合に、正負方向にレベル変換を行う。
第３実施形態に係るレベルシフト回路は、図５に示すレベルシフト回路２において、昇圧ブロック２０の替わりに図７に示す昇圧ブロック２１を用いる点、およびクロック信号ＣＫの振幅が第２低電位ＶＥＥと第２高電位ＶＤＨとの間で交番する替わりに第１低電位ＧＮＤと第１高電位ＶＤＤとの間で交番する点を除いて同様である。すなわち、第３実施形態のレベルシフト回路においては、入力信号Ｉｎと同様に低振幅のクロック信号ＣＫが供給される場合に、正負方向にレベル変換を行う。
入力信号Ｉｎがハイレベルの時、トランジスタＭ０１およびＭ３１がオンする。このとき、トランジスタＭ１１、Ｍ２１、Ｍ４１およびＭ５１、ならびに容量素子Ｃ２は、ブートストラップインバータとして機能する。また、トランジスタＭ６１、Ｍ７１、Ｍ８１およびＭ９１、ならびに容量素子Ｃ３は、ブートストラップインバータとして機能する。その結果、第１クロック信号Ｏ１はクロック信号ＣＫと同相で第１低電位ＧＮＤと第１高電位ＶＤＨレベルとの間で振幅落ちせずに交番し、第２クロック信号／Ｏ１はクロック信号ＣＫと逆相で第１低電位ＧＮＤと第１高電位ＶＤＨレベルとの間で振幅落ちせずに交番する。すなわち、ブロックＢ１は、低振幅のクロック信号ＣＫを中間振幅の第１クロック信号Ｏ１および第２クロック信号／Ｏ２に変換する機能を有する。
次に、トランジスタＭ１２、Ｍ２２、Ｍ３２、Ｍ４２、Ｍ５２、およびＭ６２、ならびに容量素子Ｃ４およびＣ５で構成されるブロックＢ２は、ブートストラップ効果を応用した負方向のレベルシフタである。第３クロック信号Ａ１および第４クロック信号／Ａ１の各々は、クロック信号ＣＫと同相または逆相で第２低電位ＶＥＥと第２高電位ＶＤＨとの間で振幅落ちせずに交番する。このレベルシフタは駆動能力が小さいので、第３クロック信号Ａ１をトランジスタＭＡ３、ＭＡ４、ＭＡ６、およびＭＡ７、ならびに容量素子Ｃ１で構成されるブートストラップインバータによって駆動能力を上げる。この結果、ノードＮＡの電位は第２高電位ＶＤＨより高くなり、これを平滑化して昇圧電位Ｖｘを得ることができる。すなわち、ブロックＢ２およびＢ３は、中間振幅の第１クロック信号Ｏ１および第２クロック信号／Ｏ１に基づいて大振幅の第３クロック信号Ａ１を生成し、第３クロック信号Ａ１を用いて、入力信号Ｉｎが第１高電位ＶＤＤとなる期間において昇圧電位Ｖｘを生成する機能を有する。
入力信号Ｉｎがロウレベルの時はトランジスタＭ０１およびＭ３１はオフするので、昇圧ブロック２１は動作を停止し、第１クロック信号Ｏ１がロウレベル、第２クロック信号／Ｏ１がハイレベル、第３クロック信号Ａ１がロウレベル、第４クロック信号／Ａ１がハイレベル、ノードＮＡの電位がロウレベルとなる。したがって、入力信号Ｉｎがロウレベルの時は昇圧ブロック２１の消費電流は非常に小さい。
以上説明したように第３実施形態のレベルシフト回路によれば、クロック信号ＣＫが低振幅であっても、振幅落ちが無い出力信号Ｏｕｔを生成することができる。また、出力信号Ｏｕｔを駆動するトランジスタの駆動能力を上げてもトランジスタＭ１およびＭ２のどちらか一方がほぼ完全にオフしているため、リーク電流を大幅に削減することができる。さらに、昇圧ブロック２１を入力信号Ｉｎがハイレベルのときに限って動作させることができるので、消費電力を削減することができる。くわえて、出力信号Ｏｕｔのハイレベルは入力信号Ｉｎのハイレベルより高電位であり、出力信号Ｏｕｔのロウレベルは入力信号のロウレベルより低電位である。すなわち、このレベルシフト回路によれば、入力信号Ｉｎの論理レベルを正負両方向にシフトさせることができる。
＜４．第４の実施形態＞
第４実施形態に係るレベルシフト回路は、正相の出力信号Ｏｕｔの他に、逆相の反転出力信号／Ｏｕｔを生成する。このレベルシフト回路は、昇圧ブロック２１および正方向レベルシフタ３０ｐの替わりに昇圧ブロック２２およびレベルシフタ３１を用いる点を除いて、図５に示す第２実施形態のレベルシフト回路２と同様に構成されている。
図８にレベルシフト回路に用いる昇圧ブロック２２およびレベルシフタ３１の回路図を示す。同図に示すように昇圧ブロック２２は、第１昇圧ブロック２２ａおよび第２昇圧ブロック２２ｂから構成される。また、レベルシフタ３１は第１レベルシフタ３１ａおよび第２レベルシフタ３１ｂから構成される。ここで、第１および第２昇圧ブロック２２ａおよび２２ｂは、第２実施形態の昇圧ブロック２０と同様に構成されており、第１および第２レベルシフタ３１ａおよび３１ｂは正方向レベルシフタ３０ｐと同様に構成されている。
第４実施形態に係るレベルシフト回路は、正相の出力信号Ｏｕｔの他に、逆相の反転出力信号／Ｏｕｔを生成する。このレベルシフト回路は、昇圧ブロック２１および正方向レベルシフタ３０ｐの替わりに昇圧ブロック２２およびレベルシフタ３１を用いる点を除いて、図５に示す第２実施形態のレベルシフト回路２と同様に構成されている。
図８にレベルシフト回路に用いる昇圧ブロック２２およびレベルシフタ３１の回路図を示す。同図に示すように昇圧ブロック２２は、第１昇圧ブロック２２ａおよび第２昇圧ブロック２２ｂから構成される。また、レベルシフタ３１は第１レベルシフタ３１ａおよび第２レベルシフタ３１ｂから構成される。ここで、第１および第２昇圧ブロック２２ａおよび２２ｂは、第２実施形態の昇圧ブロック２０と同様に構成されており、第１および第２レベルシフタ３１ａおよび３１ｂは正方向レベルシフタ３０ｐと同様に構成されている。
ただし、第１昇圧ブロック２２ａおよび第１レベルシフタ３１ａにおいて、トランジスタＭＡ２およびＭＡ５にはレベル変換信号Ｏ２が供給され、トランジスタＭＡ１、ＭＡ９、およびＭ２には反転レベル変換信号／Ｏ２が供給されるのに対し、第２昇圧ブロック２２ｂおよび第２レベルシフタ３１ｂにおいて、トランジスタＭＡ２およびＭＡ５には反転レベル変換信号／Ｏ２が供給され、トランジスタＭＡ１、ＭＡ９、およびＭ２にはレベル変換信号Ｏ２が供給される。したがって、入力信号Ｉｎがハイレベルの場合に（レベル変換信号Ｏ２がハイレベルの場合）、第１昇圧ブロック２２ａは動作してノードＮＡの電位を第２高電位ＶＤＨよりも高くして、出力信号Ｏｕｔのハイレベルを第２高電位ＶＤＨと一致させる。一方、入力信号Ｉｎがロウレベルの場合に（反転レベル変換信号／Ｏ２がハイレベルの場合）、第２昇圧ブロック２２ｂは動作してノードＮＡの電位を第２高電位ＶＤＨよりも高くして、反転出力信号／Ｏｕｔのハイレベルを第２高電位ＶＤＨと一致させる。
この場合、レベル変換信号Ｏ２および反転レベル変換信号／Ｏ２を生成するインバータ１０ｂおよび負方向レベルシフタ３０ｎを、第１昇圧ブロック２２ａおよび第１レベルシフタ３１ａと第２昇圧ブロック２２ｂおよび第２レベルシフタ３１ｂとを共用するので、少ない素子数で正相の出力信号Ｏｕｔと逆相の反転出力信号／Ｏｕｔとを生成できる。
＜５．第５実施形態＞
上述した第１乃至第４実施形態では、ブートストラップ効果を利用して昇圧した電圧を得ていたが、本実施形態では昇圧手段としてチャージポンプを用いる。チャージポンプには各種の回路形式があるが、この例では、いわゆるＤｉｃｋｓｏｎ型を採用する。第５実施形態のレベルシフト回路は、昇圧ブロック２０の替わりに昇圧ブロック２３を用いる点、負方向レベルシフタ３０ｎからトランジスタＭＢ７およびＭＢ８を除き反転レベル変換信号／Ｏ２のみを出力するようにした点を除いて、図５および６に示す第２実施形態のレベルシフト回路２と同様に構成されている。
上述した第１乃至第４実施形態では、ブートストラップ効果を利用して昇圧した電圧を得ていたが、本実施形態では昇圧手段としてチャージポンプを用いる。チャージポンプには各種の回路形式があるが、この例では、いわゆるＤｉｃｋｓｏｎ型を採用する。第５実施形態のレベルシフト回路は、昇圧ブロック２０の替わりに昇圧ブロック２３を用いる点、負方向レベルシフタ３０ｎからトランジスタＭＢ７およびＭＢ８を除き反転レベル変換信号／Ｏ２のみを出力するようにした点を除いて、図５および６に示す第２実施形態のレベルシフト回路２と同様に構成されている。
図９に昇圧ブロック２３および正方向レベルシフタ３０ｐの構成を示し、図１０に昇圧ブロック２３のタイミングチャートを示す。反転レベル変換信号／Ｏ２は、負方向レベルシフタ３０ｎ（図５参照）から供給され、入力信号Ｉｎがロウレベルの時はハイレベル、入力信号Ｉｎがハイレベルの時はほぼ完全に第２低電位ＶＥＥとなる。また、クロック信号Ａ１およびＡ２は図１０に示すように、入力信号Ｉｎがロウレベルの時はロウレベル、入力信号Ｉｎがハイレベルの時は２相クロックとなる信号である。２相のクロック信号Ａ１およびＡ２は互いに反転関係の信号でもよいが、互いのハイレベル期間が重ならない信号である方が好ましい。クロック信号Ａ１およびＡ２の振幅はＶＤＨ−ＶＥＥである。
なお、低電圧振幅の信号しか供給されない場合は、図７に示す第３実施形態の回路を用いて信号Ａ１の生成と同様に生成すればよい。また、クロック信号Ａ２の振幅は必ずしもＶＤＨ−ＶＥＥではなく、ロウレベルが第１低電位ＧＮＤ以下で、ハイレベルが第１高電位ＶＤＤ（例えば４Ｖ）以上あれば問題無いが、タイミング調整の観点からクロック信号Ａ１と同振幅とすることが好ましい。
入力信号Ｉｎがロウレベルの時は反転レベル変換信号／Ｏ２がハイレベルとなり、トランジスタＭ１およびＭＣ３がオンして出力信号Ｏｕｔはロウレベルとなる。この時、クロック信号Ａ１およびＡ２が停止しているため、昇圧電圧は発生せず、ノードＧＵの電位はトランジスタＭＣ３によりロウレベルとなる。このため、トランジスタＭ２はほぼ完全にオフしている。したがって、出力信号Ｏｕｔはほぼ完全に第２低電位ＶＥＥとなる。
入力信号Ｉｎがハイレベルの時は反転レベル変換信号／Ｏ２が第２低電位ＶＥＥなり、トランジスタＭ１およびＭＣ３がオフするとともに、クロック信号Ａ１およびＡ２がアクティブになりチャージポンプが動作する。クロック信号Ａ２がハイレベルの期間はトランジスタＭＣ１がオンし、ノードＰの電位は第１低電位ＧＮＤとなる。クロック信号Ａ１がハイレベルの期間はノードＰの電位は容量素子Ｃｐにより押し上げられ第１低電位ＧＮＤよりも「ＶＤＨ−ＶＥＥ」だけ高い電位となる（図の電圧設定では１２Ｖ）。このノードＰの高電位がダイオード接続されたトランジスタＭＣ２からノードＧＵに供給され、トランジスタＭ２がオンする。この時、トランジスタＭ１がオフしているので、出力信号Ｏｕｔは第２高電位ＶＤＨとなる。
昇圧動作が停止している状態ではノードＧＵの電位を第２低電位ＶＥＥに近いレベルまで下げてトランジスタＭ２をオフする必要があるが、この時、トランジスタＭＣ１およびＭＣ２が寄生ダイオードとなり、第２低電位ＶＥＥより高電位の第１低電位ＧＮＤとの間で順方向のリーク電流が流れ、ノードＧＵのロウレベルが少し浮き上がる。ノードＧＵの高電位を第１低電位ＧＮＤを基準に発生している理由は、このリーク電流とロウレベルからの浮きを小さく抑えるためである。
昇圧動作が停止している状態ではノードＧＵの電位を第２低電位ＶＥＥに近いレベルまで下げてトランジスタＭ２をオフする必要があるが、この時、トランジスタＭＣ１およびＭＣ２が寄生ダイオードとなり、第２低電位ＶＥＥより高電位の第１低電位ＧＮＤとの間で順方向のリーク電流が流れ、ノードＧＵのロウレベルが少し浮き上がる。ノードＧＵの高電位を第１低電位ＧＮＤを基準に発生している理由は、このリーク電流とロウレベルからの浮きを小さく抑えるためである。
第５実施形態のレベルシフト回路５によれば、振幅落ちが無い出力信号Ｏｕｔを生成することができる。また、出力信号Ｏｕｔを駆動するトランジスタＭ１およびＭ２の駆動能力を上げても、トランジスタＭ１およびＭ２のどちらか一方がほぼ完全にオフしている。このため、リーク電流を低減しつつ、正負両方向に入力信号Ｉｎのレベルをシフトすることができる。なお、この例では、トランジスタＭＣ１のソースに供給される第１低電位ＧＮＤを基準として昇圧動作を行ったが、基準となる電位は、入力信号Ｉｎがロウレベルの時、ノードＧＵの電位が第２低電位ＶＥＥから浮き上がるのを抑制できればよいから、第１低電位ＧＮＤから第２高電位ＶＤＨの範囲内にある電位であればよい。ここで、入力信号Ｉｎの一方のレベルを第１入力電位、他方のレベルを第２入力電位とすれば、第１低電位ＧＮＤと第２高電位ＶＤＨとは、第１入力電位と第２入力電位に相当する。
＜６．応用例＞
（１）上述した各実施形態において、レベルシフト回路を構成するトランジスタはすべてＮチャネルで構成したが、これをＰチャネルで構成してもよいことは勿論である。例えば、第１実施形態のレベルシフト回路１は、図１１に示すようにＰチャネルのトランジスタで構成することができる。この場合、論理レベルが第１低電位ＧＮＤと第１高電位ＶＤＤとの間で遷移する入力信号Ｉｎを、論理レベルが第２低電位ＶＥＥと第１高電位ＶＤＤとの間で遷移する出力信号Ｏｕｔに変換することができる。
（１）上述した各実施形態において、レベルシフト回路を構成するトランジスタはすべてＮチャネルで構成したが、これをＰチャネルで構成してもよいことは勿論である。例えば、第１実施形態のレベルシフト回路１は、図１１に示すようにＰチャネルのトランジスタで構成することができる。この場合、論理レベルが第１低電位ＧＮＤと第１高電位ＶＤＤとの間で遷移する入力信号Ｉｎを、論理レベルが第２低電位ＶＥＥと第１高電位ＶＤＤとの間で遷移する出力信号Ｏｕｔに変換することができる。
（２）上述した各実施形態のレベルシフト回路は、液晶や有機発光ダイオードなどの電気光学素子を用いた電気光学装置に適用することができる。特に、基板上の回路の全てが同一導電型のトランジスタで構成される装置に好適である。そのような電気光学装置としては、例えば、アモルファスＴＦＴを用いた液晶装置、あるいは、低温ポリシリコンＴＦＴを用いた液晶装置が該当する。通常、低温ポリシリコンＴＦＴはＣＭＯＳ回路で構成されるが、一般の集積回路に比べてプロセスステップが少ない。このため、片チャネル化による低コスト化効果が大きい。また、高耐圧部分を含んでいるレベルシフト回路以降をＴＦＴ基板に形成することにより、ＴＦＴ基板の外部へ外付けする専用ＩＣの耐圧を低下させることができ、より低コスト化できる。
そのような電気光学装置は、複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応して設けられた複数の電気光学素子とを備える。そして、素子基板に、複数の走査線および複数のデータ線のうち少なくとも一方を駆動する駆動回路とレベルシフト回路とが形成される。レベルシフト回路には、駆動回路を制御する制御信号が入力信号Ｉｎとして供給され、出力信号Ｏｕｔを駆動回路に供給する。ここで、前記レベルシフト回路に含まれるトランジスタは、駆動回路に含まれるトランジスタと同一の導電型で形成する。また、上述した実施形態のレベルシフト回路は、論理レベルの反転が稀にしかない準定常的な信号に対してレベルシフトすることができるので、例えば、走査線やデータ線の選択順序を制御する制御信号の論理レベルをレベルシフトするのに好適である。
そのような電気光学装置は、複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応して設けられた複数の電気光学素子とを備える。そして、素子基板に、複数の走査線および複数のデータ線のうち少なくとも一方を駆動する駆動回路とレベルシフト回路とが形成される。レベルシフト回路には、駆動回路を制御する制御信号が入力信号Ｉｎとして供給され、出力信号Ｏｕｔを駆動回路に供給する。ここで、前記レベルシフト回路に含まれるトランジスタは、駆動回路に含まれるトランジスタと同一の導電型で形成する。また、上述した実施形態のレベルシフト回路は、論理レベルの反転が稀にしかない準定常的な信号に対してレベルシフトすることができるので、例えば、走査線やデータ線の選択順序を制御する制御信号の論理レベルをレベルシフトするのに好適である。
（３）次に、上述した電気光学装置を用いた電子機器のいくつかについて説明する。
図１２に、電気光学装置５００を用いたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、電気光学装置５００と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。
図１３に、電気光学装置５００を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２のほかに表示装置を備える。スクロールボタン３００２を操作することによって、電気光学装置５００に表示される画面がスクロールされる。
図１４に、電気光学装置５００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２のほかに電気光学装置５００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置５００に表示される。
なお、本発明に係る電気光学装置５００が適用される電子機器としては、図１２から図１４に示したもののほか、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。
図１２に、電気光学装置５００を用いたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、電気光学装置５００と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。
図１３に、電気光学装置５００を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２のほかに表示装置を備える。スクロールボタン３００２を操作することによって、電気光学装置５００に表示される画面がスクロールされる。
図１４に、電気光学装置５００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２のほかに電気光学装置５００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置５００に表示される。
なお、本発明に係る電気光学装置５００が適用される電子機器としては、図１２から図１４に示したもののほか、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。
１，２…レベルシフト回路、２０，２１，２２，２３…昇圧ブロック、１０ａ，１０ｂ…インバータ、３０ｐ，３１…正方向レベルシフタ、３０ｎ…負方向レベルシフタ、Ｉｎ…入力信号、／Ｉｎ…反転入力信号、Ｏ２…レベル変換信号、／Ｏ２…反転レベル変換信号、Ｏｕｔ…出力信号、／Ｏｕｔ…反転出力信号、ＣＫ…クロック信号、Ｏ１…第１クロック信号、／Ｏ１…第２クロック信号、Ａ１…第３クロック信号、／Ａ１…第４クロック信号、ＧＮＤ…第１低電位、ＶＥＥ…第２低電位、ＶＤＤ…第１高電位、ＶＤＨ…第２高電位、５００…電気光学装置。
Claims (14)
- すべてのトランジスタが同一の導電型で構成され、論理レベルが第１入力電位と第２入力電位となる小振幅の入力信号を、論理レベルが第１出力電位と第２出力電位となる大振幅の出力信号に変換するレベルシフト回路であって、
前記第１出力電位が供給されるノードと接続点との間に設けられた第１出力トランジスタと、前記第２出力電位が供給されるノードと前記接続点との間に設けられた第２出力トランジスタとを有し、前記接続点から前記出力信号を取り出す出力部と、
クロック信号に基づいて、前記第２出力電位を超えて前記第１出力電位から前記第２出力電位までの範囲外となる所定電位を生成する昇圧部とを備え、
前記入力信号が前記第１入力電位となる期間において、前記第２出力トランジスタをオフさせるとともに前記第１出力トランジスタをオンさせ、前記入力信号が前記第２入力電位となる期間において、前記所定電位をゲートに供給して前記第２出力トランジスタをオンさせるとともに前記第１出力トランジスタをオフさせる、
ことを特徴とするレベルシフト回路。 - 前記第１入力電位と前記第１出力電位とが一致し、
前記第１出力電位と前記第２出力電位との電位差は、前記第１入力電位と前記第２入力電位との電位差よりも大きい、
請求項１に記載のレベルシフト回路。 - 前記第２入力電位は前記第２出力電位と一致し、
前記第１出力電位と前記第２出力電位との電位差は、前記第１入力電位と前記第２入力電位との電位差よりも大きい、
請求項１に記載のレベルシフト回路。 - 前記第１入力電位は前記第１出力電位より高く、
前記第２入力電位は前記第１入力電位より高く、
前記第２出力電位は前記第２入力電位より高い、
請求項１に記載のレベルシフト回路。 - 前記入力信号を反転して、前記入力信号が前記第２入力電位の場合に前記第１出力電位となる反転入力信号を生成する反転部を備え、
前記出力部の前記第１出力トランジスタのゲートには前記反転入力信号が供給され、
前記昇圧部は、前記反転入力信号と前記入力信号とを用いて、前記入力信号が前記第２入力電位である期間にのみ前記所定電位を生成する、
請求項２に記載のレベルシフト回路。 - 前記反転部は、
前記第１入力電位が供給される第１ノードと第１接続点との間に設けられ、ゲートに前記入力信号が供給される第１トランジスタと、
前記第２入力電位が供給される第２ノードと前記第１接続点との間に設けられ、ダイオード接続された第２トランジスタと、
前記第１ノードと前記反転入力信号を出力する第２接続点との間に設けられ、ゲートに前記入力信号が供給される第３トランジスタと、
前記第２ノードと前記第２接続点との間に設けられ、ゲートが前記第１接続点に接続された第４トランジスタとを具備する、
請求項２または５に記載のレベルシフト回路。 - 前記入力信号が前記第１入力電位の場合に前記第２入力電位となり、前記入力信号が前記第２入力電位の場合に前記第１出力電位となる反転レベル変換信号を生成するとともに、前記入力信号が前記第１入力電位の場合に前記第１出力電位となり、前記入力信号が前記第２入力電位の場合に前記第２入力電位となるレベル変換信号を生成する入力信号レベル変換部を備え、
前記出力部の前記第１出力トランジスタのゲートには前記反転レベル変換信号が前記反転入力信号として供給され、
前記昇圧部は、前記反転レベル変換信号と前記レベル変換信号とを用いて、前記入力信号が前記第２入力電位である期間にのみ前記所定電位を生成する、
請求項３または４に記載のレベルシフト回路。 - 前記入力信号が前記第１入力電位の場合に前記第２入力電位となり、前記入力信号が前記第２入力電位の場合に前記第１出力電位となる反転レベル変換信号を生成するとともに、前記入力信号が前記第１入力電位の場合に前記第１出力電位となり、前記入力信号が前記第２入力電位の場合に前記第２入力電位となるレベル変換信号を生成する入力信号レベル変換部を備え、
前記昇圧部の替わりに、
前記クロック信号に基づいて、前記反転レベル変換信号と前記レベル変換信号とを用いて、前記入力信号が前記第２入力電位である期間にのみ前記所定電位を生成する第１昇圧部と、
前記クロック信号に基づいて、前記反転レベル変換信号と前記レベル変換信号とを用いて、前記入力信号が前記第１入力電位である期間にのみ前記所定電位を生成する第２昇圧部とを備え、
前記出力部の替わりに、
前記第１出力電位が供給されるノードと接続点との間に設けられた第１出力トランジスタと、前記第２出力電位が供給されるノードと前記接続点との間に設けられた第２出力トランジスタとを有し、当該接続点から前記出力信号を取り出し、前記第１出力トランジスタのゲートには前記反転レベル変換信号が供給され、前記第２出力トランジスタのゲートには前記入力信号が前記第２入力電位となる期間に前記第１昇圧部で生成された前記所定電位が供給される第１出力部と、
前記第１出力電位が供給されるノードと接続点との間に設けられた第３出力トランジスタと、前記第２出力電位が供給されるノードと前記接続点との間に設けられた第４出力トランジスタとを有し、前記接続点から前記出力信号を反転した反転出力信号を取り出し、前記第３出力トランジスタのゲートには前記レベル変換信号が供給され、前記第４出力トランジスタのゲートには前記入力信号が前記第１入力電位となる期間に前記第２昇圧部で生成された前記所定電位が供給される第２出力部とを備える、
請求項３または４に記載のレベルシフト回路。 - 前記入力信号レベル変換部は、
前記第１入力電位が供給される第１ノードと前記第２入力電位が供給される第２ノードとの間に直列に接続された第５トランジスタおよび第６トランジスタと、
前記第１出力電位が供給される第３ノードと前記第２ノードとの間に直列に接続される第７トランジスタおよび前記第８トランジスタと、
前記第３ノードと前記第２ノードとの間に直列に接続される第９トランジスタおよび第１０トランジスタと、
前記第３ノードと前記第２ノードとの間に直列に接続される第１１トランジスタおよび第１２トランジスタと、
前記第３ノードと前記第２ノードとの間に直列に接続される第１３トランジスタおよび第１４トランジスタとを備え、
前記第６トランジスタはダイオード接続され、
前記第５および第８トランジスタのゲートには前記入力信号が供給され、
前記第７および第１２トランジスタのゲートには前記第９トランジスタおよび前記第１０トランジスタの接続点の電位が供給され、
前記第９、第１１、および第１４トランジスタのゲートには前記第７トランジスタおよび前記第８トランジスタの接続点の電位が供給され、
前記第１０トランジスタのゲートには前記第５トランジスタおよび前記第６トランジスタの接続点の電位が供給され、
前記第１３トランジスタのゲートには前記第１１トランジスタおよび前記第１２トランジスタの接続点の電位が供給され、
前記第１１トランジスタおよび前記第１２トランジスタの接続点から前記反転レベル変換信号を取り出し、
前記第１３トランジスタおよび前記第１４トランジスタの接続点から前記レベル変換信号を取り出す、
請求項７または８に記載のレベルシフト回路。 - 前記クロック信号は前記第１入力電位と前記第２入力電位との間で交番し、
前記クロック信号が前記第１入力電位の場合に前記第１入力電位となり、前記クロック信号が前記第２入力電位の場合に前記第２出力電位となる第１クロック信号を前記入力信号が前記第２入力電位となる期間に生成するとともに、前記クロック信号が前記第１入力電位の場合に前記第２出力電位となり、前記クロック信号が前記第２入力電位の場合に前記第１入力電位となる第２クロック信号を前記入力信号が前記第２入力電位となる期間に生成するクロック信号レベル変換部を備え、
前記昇圧部は、
前記第１クロック信号および前記第２クロック信号に基づいて、前記入力信号が前記第２入力電位となる期間において前記第１出力電位と前記第２出力電位との間で交番する第３クロック信号を生成し、前記第３クロック信号を用いて、前記入力信号が前記第２入力電位となる期間において前記所定電位を生成する、
請求項３、４、および７のうちいずれか１項に記載のレベルシフト回路。 - 前記昇圧部は、
容量素子と、
前記第２出力電位を供給するノードと前記容量素子の一方の端子との間に設けられ、ダイオード接続されたトランジスタとを備え、
前記容量素子の他方の端子の電位を前記クロック信号と同期して変化させることにより、前記容量素子の前記一方の端子の電位が前記第２出力電位を超えるように制御し、前記容量素子の一方の端子の電位を平滑化して前記所定電位を取り出す、
請求項１乃至６のうちいずれか１項に記載のレベルシフト回路。 - 前記クロック信号は２相のクロック信号であり、
前記昇圧部は、容量素子を備え、２相のクロック信号を用いて前記所定電位を生成するチャージポンプ型の回路である、
請求項１乃至６のうちいずれか１項に記載のレベルシフト回路。 - 前記容量素子の一方の端子に一方のクロック信号が供給され、
前記昇圧部は、
基準電位が供給されるノードと前記容量素子の他方の端子との間に設けられ、そのゲートに他方のクロック信号が供給される第１５トランジスタと、
前記容量素子の他方の端子と前記第２出力トランジスタのゲートとの間に設けられ、ダイオード接続された第１６トランジスタと、
前記第２出力トランジスタのゲートと前記第１出力電位が供給されるノードとの間に設けられ、前記入力信号が前記第１入力電位の場合にオンする第１７トランジスタとを備え、
前記基準電位は前記第１入力電位から前記第２入力電位の範囲内にある電位である、
請求項１２に記載のレベルシフト回路。 - 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた複数の電気光学素子と、
前記複数の走査線および前記複数のデータ線のうち、少なくとも一方を駆動する駆動手段と、
前記駆動手段を制御する制御信号が前記入力信号として供給され、前記出力信号を前記駆動手段に供給する請求項１乃至１３のうちいずれか１項に記載のレベルシフト回路とを備え、
前記レベルシフト回路に含まれるトランジスタは、前記駆動手段に含まれるトランジスタと同一の導電型である、
電気光学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007038917A JP2008205767A (ja) | 2007-02-20 | 2007-02-20 | レベルシフト回路および電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007038917A JP2008205767A (ja) | 2007-02-20 | 2007-02-20 | レベルシフト回路および電気光学装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008205767A true JP2008205767A (ja) | 2008-09-04 |
Family
ID=39782792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007038917A Withdrawn JP2008205767A (ja) | 2007-02-20 | 2007-02-20 | レベルシフト回路および電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008205767A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226703A (ja) * | 2009-02-27 | 2010-10-07 | Renesas Electronics Corp | レベルシフト回路及びこれを備えたスイッチ回路 |
| WO2012029872A1 (ja) * | 2010-09-02 | 2012-03-08 | シャープ株式会社 | 信号処理回路、インバータ回路、バッファ回路、レベルシフタ、フリップフロップ、ドライバ回路、表示装置 |
| WO2013098900A1 (ja) * | 2011-12-28 | 2013-07-04 | パナソニック株式会社 | レベルシフタ、インバータ回路及びシフトレジスタ |
| JPWO2012029874A1 (ja) * | 2010-09-02 | 2013-10-31 | シャープ株式会社 | 信号処理回路、インバータ回路、バッファ回路、ドライバ回路、レベルシフタ、表示装置 |
| JP2013238852A (ja) * | 2012-04-19 | 2013-11-28 | Semiconductor Energy Lab Co Ltd | 半導体装置、画像表示装置、記憶装置、及び電子機器 |
| CN109155627A (zh) * | 2016-05-25 | 2019-01-04 | 宜普电源转换公司 | 增强型fet栅极驱动器集成电路 |
| CN114220402A (zh) * | 2021-09-29 | 2022-03-22 | 华映科技（集团）股份有限公司 | 一种改善闪屏的gip电路及其方法 |
| JP2022179597A (ja) * | 2009-03-27 | 2022-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2007
- 2007-02-20 JP JP2007038917A patent/JP2008205767A/ja not_active Withdrawn
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010226703A (ja) * | 2009-02-27 | 2010-10-07 | Renesas Electronics Corp | レベルシフト回路及びこれを備えたスイッチ回路 |
| JP7462004B2 (ja) | 2009-03-27 | 2024-04-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11916150B2 (en) | 2009-03-27 | 2024-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2022179597A (ja) * | 2009-03-27 | 2022-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9024681B2 (en) | 2010-09-02 | 2015-05-05 | Sharp Kabushiki Kaisha | Signal processing circuit, inverter circuit, buffer circuit, driver circuit, level shifter, and display device |
| WO2012029872A1 (ja) * | 2010-09-02 | 2012-03-08 | シャープ株式会社 | 信号処理回路、インバータ回路、バッファ回路、レベルシフタ、フリップフロップ、ドライバ回路、表示装置 |
| CN103081361A (zh) * | 2010-09-02 | 2013-05-01 | 夏普株式会社 | 信号处理电路、逆变器电路、缓冲电路、电平移位器、触发器、驱动电路、显示装置 |
| JPWO2012029872A1 (ja) * | 2010-09-02 | 2013-10-31 | シャープ株式会社 | 信号処理回路、インバータ回路、バッファ回路、レベルシフタ、フリップフロップ、ドライバ回路、表示装置 |
| JPWO2012029874A1 (ja) * | 2010-09-02 | 2013-10-31 | シャープ株式会社 | 信号処理回路、インバータ回路、バッファ回路、ドライバ回路、レベルシフタ、表示装置 |
| CN103081361B (zh) * | 2010-09-02 | 2015-11-25 | 夏普株式会社 | 信号处理电路、逆变器电路、缓冲电路、电平移位器、触发器、驱动电路、显示装置 |
| US8779809B2 (en) | 2010-09-02 | 2014-07-15 | Sharp Kabushiki Kaisha | Signal processing circuit, inverter circuit, buffer circuit, level shifter, flip-flop, driver circuit, and display device |
| JPWO2013098900A1 (ja) * | 2011-12-28 | 2015-04-30 | パナソニック株式会社 | レベルシフタ、インバータ回路及びシフトレジスタ |
| US8649477B2 (en) | 2011-12-28 | 2014-02-11 | Panasonic Corporation | Level shifter, inverter circuit, and shift register |
| CN103299547B (zh) * | 2011-12-28 | 2017-06-09 | 株式会社日本有机雷特显示器 | 电平移位器、反相器电路以及移位寄存器 |
| CN103299547A (zh) * | 2011-12-28 | 2013-09-11 | 松下电器产业株式会社 | 电平移位器、反相器电路以及移位寄存器 |
| WO2013098900A1 (ja) * | 2011-12-28 | 2013-07-04 | パナソニック株式会社 | レベルシフタ、インバータ回路及びシフトレジスタ |
| JP2013238852A (ja) * | 2012-04-19 | 2013-11-28 | Semiconductor Energy Lab Co Ltd | 半導体装置、画像表示装置、記憶装置、及び電子機器 |
| CN109155627A (zh) * | 2016-05-25 | 2019-01-04 | 宜普电源转换公司 | 增强型fet栅极驱动器集成电路 |
| CN109155627B (zh) * | 2016-05-25 | 2023-04-11 | 宜普电源转换公司 | 增强型fet栅极驱动器集成电路 |
| CN114220402A (zh) * | 2021-09-29 | 2022-03-22 | 华映科技（集团）股份有限公司 | 一种改善闪屏的gip电路及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11532371B2 (en) | Shift register circuit | |
| US7443944B2 (en) | Shift register, image display apparatus containing the same and signal generation circuit | |
| US7978809B2 (en) | Shift register of a display device | |
| US7636412B2 (en) | Shift register circuit and image display apparatus equipped with the same | |
| US8531376B2 (en) | Bootstrap circuit, and shift register, scanning circuit, display device using the same | |
| US8248355B2 (en) | Shift register and liquid crystal display using same | |
| JP2008205767A (ja) | レベルシフト回路および電気光学装置 | |
| US20030128180A1 (en) | Shift register with a built in level shifter | |
| US20160189648A1 (en) | Goa circuit applied to liquid crystal display device | |
| JP4284345B2 (ja) | 電圧変換回路およびその電圧変換回路を備えた表示装置 | |
| JP2008140490A (ja) | シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器 | |
| EP1030288A1 (en) | Power generator circuit, power generating method and liquid crystal display device using the circuit and/or the method | |
| US10650768B2 (en) | Shift register unit and driving method thereof, gate driving circuit and display panel | |
| US7986761B2 (en) | Shift register and liquid crystal display device using same | |
| EP1030288A2 (en) | Power generator circuit, power generating method and liquid crystal display device using the circuit and/or the method | |
| US20170193938A1 (en) | Shift register unit, shift register, gate driving circuit and display apparatus | |
| CN110264971B (zh) | 防闪屏电路及方法、驱动电路、显示装置 | |
| US20050001798A1 (en) | Liquid crystal drive method, liquid crystal display system and liquid crystal drive control device | |
| US20230351940A1 (en) | Display panel and display device | |
| JP4831657B2 (ja) | 液晶表示駆動用半導体集積回路 | |
| JP2009181612A (ja) | シフトレジスタ回路及び液晶表示装置 | |
| US7777711B2 (en) | Display | |
| JP4042627B2 (ja) | 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末 | |
| JP2005070732A (ja) | 低電圧入力のスキャンドライバ、走査駆動システム及びその電圧レベルシフト回路 | |
| JP2007219052A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100511 |