JP2004240578A - 電源回路、これを用いた交流信号発生回路、半導体装置及び電子機器 - Google Patents
電源回路、これを用いた交流信号発生回路、半導体装置及び電子機器 Download PDFInfo
- Publication number
- JP2004240578A JP2004240578A JP2003027369A JP2003027369A JP2004240578A JP 2004240578 A JP2004240578 A JP 2004240578A JP 2003027369 A JP2003027369 A JP 2003027369A JP 2003027369 A JP2003027369 A JP 2003027369A JP 2004240578 A JP2004240578 A JP 2004240578A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- transistor
- circuit
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【解決手段】この電源回路は、カレントミラー回路30と、第一のトランジスタ12を含む第一の入力回路10と、第二のトランジスタ22を含む第二の入力回路20を有し、第一の電圧V1を前記第一のトランジスタ12のゲート側に印加し、第二の電圧V2を前記第二のトランジスタ22のソース側に印加し、前記第二のトランジスタ22のドレイン側から前記第一の電圧V1と前記第二の電圧V2を加算した所定の加算出力電圧Voを出力する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、電圧加算を行う電源回路、これを用いた交流信号発生回路、半導体装置及び電子機器に関する。
【0002】
【背景技術】
従来、電圧加算を行う電源回路としては、演算増幅器を用いた回路が使われてきた。演算増幅器を用いた電圧加算回路は、複数の抵抗素子を用いて電圧加算出力を得るものであり、少なくとも4個の抵抗素子を使用していた。
【0003】
具体的には、入力電圧端子−非反転入力端子間の2個の入力抵抗、出力端子−反転入力端子間抵抗、および反転入力端子−グランド間抵抗を使用していた。そして、その加算電圧比率は、各抵抗素子の抵抗値比率で決まっていた。
【0004】
【特許文献1】
特開平7−99445号公報(第10頁、図10)
【0005】
【発明が解決しようとする課題】
このように、従来の演算増幅器を用いた電源回路では、抵抗素子を少なくとも4個使用しており、かつ各抵抗素子の抵抗値が加算電圧の精度を決めているので、精度の高い加算電圧を得る場合、各抵抗素子の抵抗値を精度よく製造する必要がある。
【0006】
一方、近年は多くの回路素子を半導体基板上に集積化して、電子回路及び電子装置を小型化することが製造コスト低減や機能向上のために必要であるが、抵抗素子はトランジスタなどに比べて、大きな面積を必要とし、また小型化すると抵抗値の精度が極端に悪くなるなど、集積化に適さない素子である。
【0007】
従って、従来の電源回路では、各抵抗素子を精度よく製造するためには、設計上抵抗素子の幅や長さを大きくする必要があり、半導体集積回路のチップサイズが大きくなってしまうという課題があった。
【0008】
また、近年の電子機器、特に携帯可能な電子機器では、電池駆動の長時間化を図るために、消費電力の低減が必要である。しかしながら、従来の電源回路では、各抵抗素子に定常的に電流が流れるため、消費電力を抑えるためには、各抵抗素子の抵抗値を大きくする必要がある。その結果、さらに半導体集積回路のチップサイズが大きくなってしまうという課題があった。
【0009】
本発明の目的は、消費電力を抑えつつ、かつ半導体集積回路のチップサイズが小さく、加算電圧精度の良い電源回路、これを用いた交流信号発生回路または半導体装置、およびこれらをもちいた電子機器を提供することにある。
【0010】
【課題を解決するための手段】
(1)上記の課題を解決し本発明の目的を達成するために、本発明の電源回路は、pチャンネルMOSトランジスタ及びnチャンネルMOSトランジスタの一方のタイプのトランジスタで形成され、第一の電源電圧が供給されるカレントミラー回路と、pチャンネルMOSトランジスタ及びnチャンネルMOSトランジスタの他方のタイプのトランジスタで形成され、ドレイン側が前記カレントミラー回路の入力部位に接続され、ソース側に第二の電源電圧が供給され、ゲート側に第一の電圧が印加される第一のトランジスタを含む第一の入力回路と、前記他方のタイプのトランジスタで形成され、ドレイン側が前記カレントミラー回路の出力部位に接続され、ゲート側はドレイン側に接続され、ソース側に第二の電圧が印加される第二のトランジスタを含む第二の入力回路と、を有し、前記第二のトランジスタのドレイン側から前記第一及び第二の電圧を加算した所定の加算出力電圧を提供することを特徴とする。
【0011】
以上の構成とすることにより、従来の演算増幅器を用いる電源回路では必要であった、入力抵抗、帰還抵抗および増幅度設定用抵抗を用いずに、第一の電圧と、第二の電圧を加算した所定の電圧を提供することができる。
【0012】
本発明の構成は、従来加算電圧の精度を決めていた抵抗素子を用いないため、抵抗素子のばらつきによる精度劣化がなく、高い加算電圧精度が提供できる。また、従来各抵抗素子に流れていた定常的な電流がないので、消費電力の小さい電源回路が提供できる。
【0013】
(2)本発明の電源回路は、pチャンネルMOSトランジスタ及びnチャンネルMOSトランジスタの一方のタイプのトランジスタで形成され、第一の電源電圧が供給されるカレントミラー回路と、pチャンネルMOSトランジスタ及びnチャンネルMOSトランジスタの他方のタイプのトランジスタで形成され、ドレイン側が前記カレントミラー回路の入力部位に接続され、ソース側に第二の電源電圧が供給され、ゲート側に第一の電圧が印加される第一のトランジスタを含む第一の入力回路と、前記他方のタイプのトランジスタで形成され、ドレイン側とゲート側が接続されたn個の第二のトランジスタを含む第二の入力回路と、を有し、前記第二の入力回路は、前記n個の第二のトランジスタが、前記各第二のトランジスタのドレイン側をそのドレイン側に隣接する前記第二のトランジスタのソース側に接続し、前記各第二のトランジスタのソース側をそのソース側に隣接する前記第二のトランジスタのドレイン側に接続することにより、互いに直列接続されてなり、前記第二の入力回路の、ドレイン側が前記カレントミラー回路の出力部位に接続され、前記第二の入力回路のソース側に第二の電圧が印加され、前記n個の第二のトランジスタのうち、所与の第二のトランジスタのドレイン側から各所定の加算出力電圧を提供することを特徴とする。
【0014】
以上の構成とすることにより、(1)の作用効果に加えて、第二の電圧と第一の電圧の1〜n倍の電圧を加算した所定の電圧を提供することができる。一例としては、後述する(式7)〜(式9)に示す加算電圧を得ることができる。
【0015】
本発明の構成は、前記(1)と同様に、抵抗素子を用いないため、加算電圧の精度が良く、また、各抵抗素子に流れる電流がないので、消費電力の小さい電源回路が提供できる。
【0016】
(3)本発明の電源回路は、(1)(2)のいずれかにおいて、前記第一のトランジスタと前記第二のトランジスタは、同一の半導体基板上に、同一特性で形成されていることを特徴とする。
【0017】
本発明の構成によれば、同一半導体基板上に、第一のトランジスタと第二のトランジスタを形成できるので、同一特性のトランジスタを形成しやすく、より精度の良い加算電圧を提供することができる。
【0018】
また、同一半導体基板上に形成する際、その精度とサイズに特に課題のある抵抗素子を用いていないので、高い加算電圧精度を確保しつつ、かつチップサイズの小さい電源回路を提供できる。
【0019】
(4)本発明の電源回路は、(1)〜(3)のいずれかにおいて、前記加算出力電圧を入力し、インピーダンス変換出力するバッファを備えたことを特徴とする。
【0020】
本発明の構成によれば、電圧加算出力にバッファを設けたので、出力負荷変動に対して、加算電圧の変化の少ない電源回路を提供できる。
【0021】
(5)本発明の電源回路は、(1)(2)のいずれかにおいて、前記pチャンネルMOSトランジスタを、pnpバイポーラトランジスタに置き換え、前記nチャンネルMOSトランジスタを、npnバイポーラトランジスタに置き換えたことを特徴とする。
【0022】
本発明の厚生によれば、バイポーラトランジスタによる構成で、(1)または(2)の所定の加算電圧を提供することができる。
【0023】
(6)本発明の交流信号発生回路は、(4)の電源回路であって、前記カレントミラー回路がpチャンネルMOSトランジスタで形成され、前記第一のトランジスタと前記第二のトランジスタとがnチャンネルMOSトランジスタで形成された第一の電源回路と、(4)の電源回路であって、前記カレントミラー回路がnチャンネルMOSトランジスタで形成され、前記第一のトランジスタと前記第二のトランジスタとがpチャンネルMOSトランジスタで形成された第二の電源回路と、前記第一の電源回路によって提供され、前記第二の電圧に前記第一の電圧の所定倍の電圧を加算した第一の加算出力電圧と、前記第二の電源回路によって提供され、前記第二の電圧から前記第一の電圧の所定倍の電圧を減算した第二の加算出力電圧と、を切り替え出力する切り替え回路と、を有し、前記第一の加算出力電圧と、前記第二の加算出力電圧とを、前記切り替え回路にて切り替え、交流信号として出力することを特徴とする。
【0024】
ここにおいて、前記第一の電源回路は、外部から供給される前記第二の電源電圧と前記第二の電源電圧より電位が高い前記第一の電源電圧で駆動され、前記第一の電源回路の前記第一の入力回路および前記第二の入力回路に前記第一の電圧と前記第二の電圧が印加され、前記第二の電源回路は、前記第一の加算出力電圧を前記第二の電源回路の第二の電源電圧とし、前記第一の加算出力電圧より低い電位である第三の電源電圧を前記第二の電源回路の第一の電源電圧とし、前記第二の電源回路の前記第一および第二の入力回路に前記第二の電圧が印加されるように、接続されることが好ましい。
【0025】
以上の構成としたことにより、その中心電圧が前記第二の電圧であり、また中心電圧からの振幅が第一の電圧の所定倍である交流信号を提供することができる。出力される交流信号は、中心電圧と中心電圧からの振幅をそれぞれ第二の電圧と第一の電圧で個々に調整できるので、液晶表示装置の対向電極の交流駆動用などとして使い勝手の良い交流信号発生器が提供できる。
【0026】
本発明の構成によれば、抵抗素子を用いることがないので、交流信号の電位精度が高く、半導体集積回路化したときにチップサイズの小さい交流信号発生回路が提供できる。
【0027】
(7)本発明の交流信号発生回路は、(4)の電源回路であって、前記カレントミラー回路がnチャンネルMOSトランジスタで形成され、前記第一のトランジスタと前記第二のトランジスタとがpチャンネルMOSトランジスタで形成された第一の電源回路と、(4)の電源回路であって、前記カレントミラー回路がpチャンネルMOSトランジスタで形成され、前記第一のトランジスタと前記第二のトランジスタとがnチャンネルMOSトランジスタで形成された第二の電源回路と、前記第一の電源回路から提供され、前記第二の電圧に前記第一の電圧の所定倍の電圧を加算した第一の加算出力電圧と、前記第二の電源回路から提供され、前記第二の電圧から前記第一の電圧の所定倍の電圧を減算した第二の加算出力電圧を切り替え出力する切り替え回路と、を有し、前記第一の加算出力電圧と、前記第二の加算出力電圧とを、前記切り替え回路にて切り替え、交流信号として出力することを特徴とする。
【0028】
ここにおいて、前記第一の電源回路は、外部から供給される前記第二の電源電圧と前記第二の電源電圧より電位が低い前記第一の電源電圧で駆動され、前記第一の電源回路の前記第一の入力回路および前記第二の入力回路に前記第一の電圧と前記第二の電圧が印加され、前記第二の電源回路は、前記第一の加算出力電圧を前記第二の電源回路の第二の電源電圧とし、前記第一の加算出力電圧より高い電位である第三の電源電圧を前記第二の電源回路の第一の電源電圧とし、前記第二の電源回路の前記第一および第二の入力回路に前記第二の電圧が印加されるように、接続されることが好ましい。
【0029】
以上の構成としたことにより、(6)と同様の交流信号を提供することができる。
【0030】
本発明の構成によれば、抵抗素子を用いることがないので、交流信号の電位精度が高く、半導体集積回路化したときにチップサイズの小さい交流信号発生回路が提供できる。
【0031】
(8)本発明の交流信号発生器は、(6)、(7)のいずれかにおいて、前記pチャンネルMOSトランジスタを、pnpバイポーラトランジスタに置き換え、前記nチャンネルMOSトランジスタを、npnバイポーラトランジスタに置き換えたことを特徴とする。
【0032】
本発明の構成によれば、バイポーラトランジスタによる構成で、(6)または(7)のいずれかと同様な交流信号を提供することができる。
【0033】
(9)本発明の半導体装置は、(1)〜(4)のいずれかの電源回路が、P型あるいはN型いずれかの第一導電型半導体基板上に形成された半導体装置であって、前記第一導電型半導体基板上に、N型あるいはP型いずれかの第二導電型半導体ウェルが形成され、前記第二導電型半導体ウェル内に、さらにP型あるいはN型いずれかの第一導電型半導体ウェルが形成され、前記カレントミラー回路を構成するMOSトランジスタは、前記第二導電型半導体ウェル内に形成され、前記電源回路の第一のトランジスタと第二のトランジスタは、前記第一導電型半導体ウェル内に形成されたことを特徴とする。
【0034】
(1)〜(4)の電源回路の第二のトランジスタの基板ゲート電位は、回路上、半導体基板電位と異なるため、分離する必要がある。また、第一のトランジスタは、第二のトランジスタと同一構造にすることが望ましい。
【0035】
本発明の上記の構成とすることにより、第二のトランジスタの基板ゲートの電位を半導体基板の電位と分離することができるので、本発明の電源回路を含む半導体装置を同一型の半導体基板上に一体形成できる。このことにより、製造効率が良く、チップサイズが小さく、安価な半導体装置が実現できる。
【0036】
また、第一のトランジスタと第二のトランジスタの構造を同じ構成としたので、加算電圧の精度の良い電源回路および半導体装置を実現できる。
【0037】
(10)本発明の電子機器は、(1)〜(5)のいずれかの電源回路または(6)〜(8)のいずれかの交流信号発生回路または(9)の半導体装置を含んで構成されることを特徴とする。
【0038】
本発明の構成によれば、抵抗素子がなく精度の良い加算電圧を出力する電源回路を使用したので、小型で性能の良い電子機器を提供できる。
【0039】
また、この電源回路を含み、中心電圧と中心電圧からの振幅を個別に調整できる交流信号発生回路を使用したので、小型で表示性能にすぐれた電子機器を提供できる。
【0040】
さらに、前記電源回路を半導体基板に一体形成した半導体装置を使用できるので、小型で性能が良く、安価な電子機器を提供できる。
【0041】
【発明の実施の形態】
次に、本発明の好適な実施の形態を図面に基づいて説明する。
【0042】
(第一の実施の形態)
図1は、本発明に係わる電源回路の一実施の形態を示す回路図である。本実施の形態の電源回路は、抵抗素子を用いずに、入力した第一の電圧V1と第二の電圧V2を加算した出力電圧Voを得る電源回路である。
【0043】
まず、本実施の形態の回路構成を説明する。
【0044】
本実施の形態の電源回路は、カレントミラー回路30と、第一の電圧V1を印加する第一の入力回路10と、第二の電圧V2を印加する第二の入力回路20で構成される。
【0045】
前記カレントミラー回路30は、第一の電源電圧端子40に接続され、カレントミラー入力端子31とカレントミラー出力端子32を有する。
【0046】
本実施の形態のカレントミラー回路30は、同一特性のpチャンネルMOSトランジスタ33と34で構成される。トランジスタ33のソースは第一の電源電圧端子40、そのゲートはそのドレインとトランジスタ34のゲート、そのドレインはカレントミラー入力端子31にそれぞれ接続される。トランジスタ34のソースは第一の電源電圧端子40、そのゲートは、トランジスタ33のゲート、そのドレインはカレントミラー出力端子32に接続される。
【0047】
第一の入力回路10は、カレントミラー回路30の入力端子31に接続され、第二の入力回路20は、カレントミラー回路30の出力端子32と電圧加算出力端子42に接続される。
【0048】
前記第一の入力回路10は、nチャンネルMOSトランジスタである第一のトランジスタ12を含んで構成される。このトランジスタ12は、そのソース側、ドレイン側がそれぞれ第二の電源電圧端子41、カレントミラー入力端子31に接続され、そのゲート側には前記第一の電圧V1が印加されている。
【0049】
前記第二の入力回路20は、nチャンネルMOSトランジスタである第二のトランジスタ22を含んで構成される。このトランジスタ22は、そのゲート側がドレイン側に接続され、そのドレイン側がカレントミラー出力端子32と電圧加算出力端子42に接続され、そのソース側には前記第二の電圧V2が印加されている。前記第一のトランジスタ12と前記第二のトランジスタ22の電流電圧特性は同じものを使用する。
【0050】
本実施の形態の電源回路は、前記第一の電源電圧端子40および第二の電源電圧端子41を有し、それぞれ第一の電源電圧VDDとこれより低い電位である第二の電源電圧VGNDが供給される。本回路は、両電源電圧の電位差により電力供給を受け駆動されるように構成されており、両電源電圧の電位差は、各トランジスタが飽和領域で動作するように十分大きな電位差が与えられている。
【0051】
本実施の形態は、以上のように抵抗素子のない電源回路構成でありながら、入力された第一の電圧V1と第二の電圧V2から加算出力電圧Voを出力する。
【0052】
その動作原理は、第一のトランジスタ12のゲートに印加した第一の電圧V1が、第二のトランジスタ22のゲート・ソース間電圧Vgs2に転写され、第二の電圧V2と加算されることによる。転写電圧は、カレントミラー回路30が入力電流I1と等しい出力電流I2を流すことにより発生する。
【0053】
この動作をさらに詳しく、MOSトランジスタの電流の式を用いて説明する。
【0054】
前記第一のトランジスタ12のドレイン電流I1は、飽和領域のMOSトランジスタの電流として次式で表される。
【0055】
【数1】
【0056】
(式1)において、β1は次式で表される第一のトランジスタの電流係数である。
【0057】
【数2】
【0058】
(式1)、(式2)の各記号は以下のとおりである。
【0059】
V1:第一の電圧 、 Vth1:しきい値電圧
μ:チャンネル中のキャリア移動度、ε:ゲート絶縁体の誘電率、
tox:ゲート絶縁膜の厚さ、W:チャンネル幅、L:チャンネル長、
一方、第二のトランジスタ22は、ゲートがドレインに接続されているが、同じく飽和領域のMOSトランジスタとして動作し、流れるドレイン電流I2は、同様に次式で表される。
【0060】
【数3】
【0061】
(式3)において、β2は、第二のトランジスタの電流係数であり、(式2)と同じパラメータで表される。また、
Vgs2:ゲート・ソース間電圧、Vth2:しきい値電圧
である。
【0062】
ここで、第一のトランジスタ12と第二のトランジスタ22が同一特性であるので、β1=β2、Vth1=Vth2であり、また、カレントミラー回路30の動作として、I1=I2であるから、(式1)と(式3)は等しく、その結果、以下が導き出される。
【0063】
V1 = Vgs2 (式4)
(式4)は、第一の電圧V1が、第二のトランジスタ22のVgsに転写されたことを示している。次に、電圧加算出力端子42からの加算出力電圧Voは、第二の電圧V2と第二のトランジスタ22のゲート・ソース間電圧Vgs2の加算であるので次式で表される。
【0064】
Vo = V2 + Vgs2 (式5)
(式4)を代入すると(式6)が導き出される。
【0065】
Vo = V1 + V2 (式6)
このように、本実施の形態では、従来の演算増幅器を用いる電源回路では必要であった、入力抵抗、帰還抵抗および増幅度設定用抵抗を用いずに、第一の電圧と、第二の電圧を加算した所定の電圧を出力することができる。
【0066】
本発明の構成は、従来加算電圧の精度を決めていた抵抗素子を用いないため、抵抗素子のばらつきによる精度劣化がなく、高い加算電圧精度が提供できる。また、従来各抵抗素子に流れていた定常的な電流がないので、消費電力が小さい。
【0067】
ここで、カレントミラー回路30は、入力電流I1と出力電流I2が等しい必要があるが、図1に示す回路構成よりさらに精度の良い、例えば以下の図14に示すカレントミラー回路を、必要に応じて用いても良い。
【0068】
図14は、第一の実施の形態である図1のカレントミラー回路30をより好適な回路構成にしたものである。図14において、図1と同じ符号は、同じ部材を示す。図14のカレントミラー回路30は、トランジスタを直列接続することで、加算出力電圧の大小が出力電流I2に影響を与えることを抑制する構成となっている。
【0069】
すなわち、図1のカレントミラー回路30では、加算出力電圧Voが変化すると、トランジスタ34のドレイン・ソース間電圧が変化して出力電流I2に多少の影響を与える。一方、図14のカレントミラー回路30では、加算出力電圧Voの変化があっても、トランジスタ34−2のドレイン・ソース間電圧が緩衝となって、トランジスタ34−1のドレイン・ソース間電圧に与える影響が少ない。従って、出力電流I2の変化は少ない。
【0070】
(第一の実施の形態の回路部品構成)
ここで、本実施の形態による電源回路の回路部品構成を説明する。本発明の電源回路は、上述したように第一のトランジスタ12と第二のトランジスタ22の特性が同じあることが重要である。また、カレントミラー回路を構成する二つのpチャンネルMOSトランジスタ33、34の特性も同一特性であることが必要である。
【0071】
本実施の形態を個別トランジスタで構成する場合、第一のトランジスタ12と第二のトランジスタ22は、同じ構造、設計、製造条件で製造されたトランジスタを使用することが望ましく、またカレントミラー回路を構成するトランジスタも相互に、同じ構造、設計、製造条件で製造されたトランジスタを使用することが望ましい。さらには同じ製造ロットで、同じ半導体基板で製造されたトランジスタを用いるか、同一基板上に形成したトランジスタアレイを用いると良い。
【0072】
しかしながら、関係するトランジスタを同じ特性で作りこむには、本実施の形態の電源回路を同一の半導体基板に形成することが、製造上最も容易であり、より精度の高い加算電圧を提供できる。本実施の形態では、抵抗素子を用いていないので、チップサイズの小型化が同時に行える。
【0073】
また、周辺回路を含む半導体装置を形成する場合、同一の基板にそれらを形成することができるので、半導体装置の小型化と低価格化につながる。
【0074】
(第一の実施の形態の半導体装置)
そこで、図1に示す本実施の形態の電源回路および周辺回路を含む半導体装置を、P型半導体基板で実現する場合について説明する。
【0075】
図2および図3に、本実施の形態の半導体装置の構造を示す。本実施の形態の特徴は、nチャンネルMOSトランジスタである第一および第二のトランジスタ12、22の下部に、N型ウェル51を形成していることである。
【0076】
これは、一つには第二のトランジスタ22の基板ゲート電位Sub1を、P型導電半導体基板50の電位Sub3から分離する必要があるためであり、二つには、第一のトランジスタ12と、第二のトランジスタ22を同一特性にするために、同一構造にすることが必要であるからである。
【0077】
図2および図3を用いて、さらに詳しく説明する。図2は、図1の第二のトランジスタ22とカレントミラー回路30を構成しているpチャンネルMOSトランジスタ34の断面を示している。図3は、図1の第一のトランジスタ12とカレントミラー回路30を構成しているpチャンネルMOSトランジスタ33の断面を示している。
【0078】
図2、図3において、50はP型半導体基板であり、51及び52はP型半導体基板上に形成したN型ウェルである。53、54は前記N型ウェル51内に個々に形成したP型ウェルである。
【0079】
pチャンネルMOSトランジスタ33、34は、前記N型ウェル52内にドレインD、ゲートG、ソースS、基板ゲートSub2を形成して成る。また、図2に示す第二のトランジスタ22は、前記P型ウェル53内にドレインD、ゲートG、ソースS、基板ゲートSub1を形成して、nチャンネルMOSトランジスタを構成している。また、図3に示す第一のトランジスタ12は、前記N型ウェル51内に形成したP型ウェル54内にドレインD、ゲートG、ソースS、基板ゲートSub1を形成して、nチャンネルMOSトランジスタを構成している。
【0080】
図2、3において、太線は各部の電気的接続を示し、図1の電気的接続が行われている。N型ウェル51は、Sub2により第一の電源電圧VDDに接続され、P型ウェル53、54とのPN接合部が使用時に逆バイアスとなるようになっている。また、P型半導体基板50の基板電位は、Sub3により第二の電源電圧VGNDに接続され、N型ウェル51、52とのPN接合部が使用時に逆バイアスとなるようになっている。このことにより、P型半導体基板50とP型ウェル53、54は、互いに電気的に分離されている。
【0081】
図3における第一のトランジスタ12は、図2における第二のトランジスタ22と異なり、回路図上は、P型ウェル54をP型半導体基板50から分離する必要はない。しかしながら、前述したように、第一のトランジスタ12と第二のトランジスタ22は、同一特性であることが必要であり、構造上同じであることが望ましい。このため、第一のトランジスタ12と第二のトランジスタ22は、同じウェル構造としている。
【0082】
また、図示しないゲートチャンネル長L、ゲートチャンネル幅W、ゲート絶縁体の厚さtoxなどの各部の寸法設計、および各部の不純物濃度などの製造条件は同じとし、チャンネル中のキャリア移動度μ、ゲート絶縁体の移動度ε、しきい値電圧Vthが同じになるように形成している。
【0083】
一方、カレントミラー回路30は、I1とI2の電流を等しくするために、構成するpチャンネルMOSトランジスタ33と34の構造、設計、製造条件を同じにして形成している。
【0084】
なお、図2及び図3において、N型ウェル51と52は、個別にP型半導体基板50の上に形成したが、近接のトランジスタが互いに干渉しない範囲で、共通化することは可能である。
【0085】
本発明の上記の構成とすることにより、第二のトランジスタ22の基板ゲートの電位を半導体基板の電位と分離することができ、本実施の形態の電源回路を含む半導体装置を同一導電型の半導体基板上に一体形成できる。このことにより、製造効率が良く、チップサイズが小さく、安価な半導体装置が実現できる。
【0086】
また、第一のトランジスタと第二のトランジスタの構造を同じ構成としたので、加算電圧の精度の良い電源回路および半導体装置を実現できる。
【0087】
(第二の実施の形態)
図4は、本発明に係わる電源回路の第二の実施の形態の回路図を示す。本実施の形態の特徴は、第二の入力回路20として、3個のトランジスタを直列接続して用い、各電圧加算出力端子42−1、42−2、42−3から次式の加算電圧が出力される点である。
【0088】
Vo1 = V2 + V1 (式7)
Vo2 = V2 + V1×2 (式8)
Vo3 = V2 + V1×3 (式9)
【0089】
本実施の形態は、第一のトランジスタ12のゲートにかけた第一の入力電圧V1が、第二のトランジスタ22−1、22−2、22−3の各々のVgs2に転写されることによって、上式に示す3種類の加算電圧が得られる。転写電圧の発生は、第一の実施の形態の場合と同じ作用によるものである。
【0090】
以下、図4の構成を説明する。図4において、図1に示す符号と同じ符号で示す部材は、図1において説明した部材と同じであるので、これらについての詳細な説明は省略する。
【0091】
図4において、図1と異なるのは、第二の入力回路20が第二のトランジスタ22−1、22−2、22−3で示す3個の直列接続されたnチャンネルMOSトランジスタで構成されている点である。
【0092】
第二のトランジスタ22−1、22−2、22−3のゲートは各々のドレインに接続されており、3個の第二のトランジスタは、トランジスタ22−2のドレインをトランジスタ22−3のソースに接続し、トランジスタ22−2のソースをトランジスタ22−1のドレインに接続して互いに直列接続され、第二の入力回路20を構成している。そして第二の入力回路20のドレイン側であるトランジスタ22−3のドレインがカレントミラー出力端子32に接続され、ソース側であるトランジスタ22−1のソースが第二の電圧入力端子21に接続されている。
【0093】
さらに、各第二のトランジスタ22−1、22−2、22−3のドレインが、各電圧出力端子42−1、42−2、42−3に接続されている。
【0094】
ここで、第一のトランジスタ12と第二のトランジスタ22−1、22−2、22−3は、同じ電流電圧特性が得られるように、各トランジスタの設計寸法や製造条件は、同一としている。
【0095】
次に、本実施の形態の動作を説明する。ここで、第一の実施の形態の動作と重複する部分は省略して説明する。
【0096】
電圧加算出力端子42−1、42−2、42−3からの出力電圧Vo1、Vo2、Vo3は、第二のトランジスタ22−1、22−2、22−3の特性が同じであるので、各トランジスタのゲート・ソース間電圧をVgs2として以下の式で表される。
【0097】
Vo1 = V2 + Vgs2 (式10)
Vo2 = V2 + Vgs2×2 (式11)
Vo3 = V2 + Vgs2×3 (式12)
【0098】
一方、I1は、前記第一の実施の形態で説明したように、(式1)で表され、I2は、第二のトランジスタ22−1、22−2、22−3が直列接続されていて、それぞれに同じ電流が流れるから、同じく(式3)で表される。
【0099】
また、I1とI2は、第一の実施の形態と同様に、I1=I2である。すなわち、(式1)と(式3)は等しく、その結果以下が導き出される。
【0100】
V1 = Vgs2 (式13)
(式13)を(式10)〜(式12)に代入すると、(式7)〜(式9)が得られる。
【0101】
本実施の形態によれば、第一の実施の形態に比べ、3個の第二のトランジスタ22を直列接続することにより、新たに、第二の電圧V2に第一の電圧V1の2倍の電圧を加算した出力と、第二の電圧V2に第一の電圧V1の3倍の電圧を加算した出力が同時に得られる。
【0102】
本実施の形態でも、従来加算電圧の精度を決めていた抵抗素子を用いないため、抵抗素子のばらつきによる精度劣化がなく、高い加算電圧精度が提供できる。また、従来各抵抗素子に流れていた定常的な電流がないので、消費電力が小さい。
【0103】
なお、本実施の形態では、第二のトランジスタを3個で説明したが、本発明は3個に限るものではなく、入力電圧と得たい出力電圧によって、n個(nは1以上の整数)とすることができる。すなわち、第一の入力電圧V1のn倍の電圧と第二の入力電圧V2の加算電圧を出力することができ、第一の実施の形態に比べ、低い入力電圧で高い出力電圧を得ることに適する。
【0104】
また、本実施の形態では、すべての第二のトランジスタのドレインに電圧加算出力端子を接続して説明したが、本発明はそれに限定されるものではなく、必要な出力電圧が発生する第二のトランジスタのドレインから出力すれば良い。
【0105】
さらに、本実施の形態では、図1と同じ構成のカレントミラー回路30を用いて説明したが、図14に示すカレントミラー回路を用いても良い。
【0106】
(第二の実施の形態の半導体装置)
第二の実施の形態による電源回路、あるいはこの電源回路を用いた半導体装置は、第一の実施の形態と同様に、第一のトランジスタ12と第二のトランジスタ22−1、22−2、22−3の特性が同じあることが重要である。また、カレントミラー回路を構成する二つのpチャンネルMOSトランジスタ33,34の特性も同一特性であることが必要である。
【0107】
本実施の形態においても、関係するトランジスタを同じ特性で作りこむには、各トランジスタを同一半導体基板上に形成することが、製造上最も容易であり、より精度の高い加算電圧を提供できる。
【0108】
そこで、本実施の形態をP型半導体基板に形成する場合について説明する。本実施の形態では、第二のトランジスタが3個あり、それぞれの基板ゲートが、半導体基板電位と分離されていなければならないが、図2で説明したウェル構造にて実現される。
【0109】
すなわち、N型ウェル51上に3個のP型ウェルを形成し、前記各P型ウェル内に、それぞれ第二のトランジスタを形成して所定の接続を行う。
【0110】
本実施の形態の構造においても、同一半導体基板の上に各トランジスタを形成でき、製造効率が良く、小型で安価な半導体装置が提供できる。
【0111】
(第三の実施の形態)
図5は、本発明に係わる電源回路の第三の実施の形態の回路図を示す。なお、図5において、図1と対応する部材は図1と同じ符号で示す。
【0112】
本実施の形態の特徴は、第一の電圧V1が第二の電源電圧VGNDより低い電圧である場合に対応して、トランジスタ構成を入れ替えた点である。
【0113】
以下にその構成を説明する。本実施の形態では、第一の実施の形態に対し、pチャンネルMOSトランジスタで構成していたカレントミラー回路30をnチャンネルMOSトランジスタ33、34で構成し、nチャンネルMOSトランジスタで構成していた第一のトランジスタ12と第二のトランジスタ22をpチャンネルMOSトランジスタで構成している。また、正の電源電圧VDDを印加していた第一の電源電圧端子40に、負の電源電圧VSSを印加している。
【0114】
本実施の形態の動作は、電圧の極性が異なるだけで、第一の実施の形態の動作と基本的に同じであるので、詳細な説明は省略する。第一の電圧V1は第二の電源電圧VGNDに対し負の電圧であるが、第二のトランジスタ22のVgs2に転写されて、電圧加算出力端子42より、第一の電圧V1と第二の電圧V2の加算出力電圧Voが出力される。
【0115】
本実施の形態によれば、第一の実施の形態に対し、第一の電圧V1が第二の電源電圧VGNDより低い電圧のとき、加算電圧を提供できる。また、第一の実施の形態と同様に、従来加算電圧の精度を決めていた抵抗素子を用いないため、抵抗素子のばらつきによる精度劣化がなく、高い加算電圧精度が提供できる。また、従来各抵抗素子に流れていた定常的な電流がないので、消費電力が小さい。
なお、本実施の形態でも、第一の実施の形態と同様に、他のカレントミラー回路を使用でき、また、第二の実施の形態のように、第二のトランジスタ22を直列接続して、第一の電圧V1のn倍の電圧と第二の電圧V2の加算電圧を出力することも可能である。
【0116】
(第三の実施の形態の半導体装置)
本実施の形態による電源回路、あるいはこの電源回路を用いた半導体装置は、第一の実施の形態と同様に、第一のトランジスタ12と第二のトランジスタ22の特性が同じあることが重要である。また、カレントミラー回路を構成する二つのnチャンネルMOSトランジスタ33,34の特性も同一特性であることが必要である。
【0117】
本実施の形態においても、関係するトランジスタを同じ特性で作りこむには、各トランジスタを同一半導体基板上に形成することが、製造上最も容易であり、より精度の高い加算電圧を提供できる。
【0118】
そこで、本実施の形態をN型半導体基板に形成する場合について説明する。図6および図7に、本発明に係わる第三の実施の形態の半導体装置の構造を示す。図6、図7は、図2、図3の第一の実施の形態の構造と比べると、P型半導体基板をN型半導体基板に、P型ウェルをN型ウェルに、入れ替えた構造となっている。
【0119】
本実施の形態の特徴は、図6において、第二のトランジスタ22の基板ゲート電位Sub2をN型半導体基板の電位Sub3から分離するために、P型ウェル61を形成していることが特徴である。また、図7に示すように第一のトランジスタ12は、第二のトランジスタ22の特性と同一とするために、同様にP型ウェル61の構造をとっていることが特徴である。各部の詳細は、図2、図3の説明と重複するので省略する。
【0120】
本発明の上記の構成とすることにより、第二のトランジスタ22の基板ゲートの電位を半導体基板の電位と分離することができ、本実施の形態の電源回路を含む半導体装置をN型半導体基板上に一体形成することができる。このことにより、製造効率が良く、チップサイズが小さく、安価な半導体装置が実現できる。
【0121】
また、第一のトランジスタと第二のトランジスタの構造を同じ構造としたので、加算電圧の精度の良い電源回路および半導体装置を実現できる。
【0122】
(第四の実施の形態)
第一の実施の形態〜第三の実施の形態まで第二のトランジスタのドレインから加算電圧を出力しているが、前記加算電圧に電気的負荷を接続して負荷に電流を流すと、I1=I2の関係が保てず、正確な電圧加算が行われない場合がある。
【0123】
そこで、本実施の形態では、電圧加算出力にバッファを付加して、電気的負荷を接続しても正確な電圧加算出力が行えるようにしている。
【0124】
図8は、本発明に係わる第四の実施の形態を示す回路図であり、図1の第一の実施の形態の回路図の加算電圧出力部に、バッファ45を付加している。バッファ45は、演算増幅器を用いたボルテージフォロワであり、入力インピーダンスが大きく、出力インピーダンスが小さいため、電圧加算出力端子42に電気的負荷を接続してもI2に変化を生じない。このため、正確な加算電圧が出力できる。
【0125】
本実施の形態では、第一の実施の形態をもとに説明したが、第二の実施の形態および第三の実施の形態でもバッファを付加して、同様な効果を得ることができる。
【0126】
前記バッファは、本発明の電源回路を含む同一の半導体基板に形成することがサイズの面で好ましく、本実施の形態では、MOS型トランジスタを用いたバッファとしている。
【0127】
(前記電源回路を用いた交流信号発生回路の第一の実施の形態)
次に、第四の実施の形態の電源回路を含み、TFT(薄膜トランジスタ)などを用いた液晶表示装置などに好適な、交流信号発生回路を説明する。
【0128】
TFTなどを用いた液晶表示装置は、対向電極に交流信号を印加することにより、TFTに印加する電圧を低電圧化して使用する方法が一般的である。このとき、対向電極に印加する交流信号は、その中心電圧をTFTに印加する映像信号などの信号電圧の中心電圧に調整することが必要である。中心電圧が調整されていない場合、フリッカなどが発生し、表示性能に悪影響を与えるからである。また、前記交流信号の振幅は、液晶表示体の明るさに影響を与えるため、中心電圧とは別に調整が必要である。
【0129】
すなわち、前記交流信号は、その中心電圧と振幅を個々に調整できる電源に基づいて作成されることが必要である。そこで、以下に液晶表示装置などに好適な、本発明に係わる交流信号発生回路の一実施の形態を説明する。
【0130】
本実施の形態では、図11に示すように、交流信号の上下の電圧を出力する電源回路70−1、70−2と、前記二つの出力電圧VH、VLを切り替え出力する切り替え回路79によって交流信号を生成出力している。
【0131】
まず、電源回路について説明する。図9は、本発明に係わる交流信号発生回路の第一の実施の形態の電源回路図である。本電源回路は、正の入力電圧を加算出力する第一の電源回路70−1と、負の入力電圧を加算出力する第二の電源回路70−2を併用することによって、第一の電源回路70−1に入力した電圧VCを中心にして、同じく第一の電源回路70−1に入力した振幅電圧VWを加算した電圧VH(以下、上側電圧と言う)と、振幅電圧VWを減算した電圧VL(以下、下側電圧と言う)を出力することができる。
【0132】
図9、図10を用いて本実施の形態をさらに詳しく説明する。図10は、図9の電源回路の電圧変換動作を示す説明図である。図10の(a)〜(d)は、図9に示した(a)〜(d)の各入出力部位の電圧を示している。
【0133】
図9の第一の電源回路70−1は図8に示した正の入力電圧の加算を行う電源回路であって、第一の電源電圧であるVDDと第二の電源電圧であるVGNDが、それぞれ第一の電源電圧端子73および第二の電源電圧端子74から供給されている。そして、第一の電源回路70−1には、図10(a)で示す第一の電圧であるVWと、第二の電圧であるVCが印加され、図10(b)で示す上側電圧VH=VC+VWが出力される。
【0134】
ここで、図9の第一の電源回路70−1におけるVWおよびVCは、図8における第一の電圧V1および第二の電圧V2に対応している。
【0135】
図9の第二の電源回路70−2は、図5で示した負の入力電圧の加算電圧を行う電源回路にバッファを接続した回路であり、電源電圧として、第三の電源電圧VSSと、前記第一の電源回路70−1から出力された上側電圧VHが供給されている。前記第三の電源電圧VSSおよび上側電圧VHは、図5の第一の電源電圧VSSおよび第二の電源電圧VGNDに対応している。第三の電源電圧VSSは上側電圧VHに対して、トランジスタ12−2、22−2及びカレントミラー回路30−2を構成するトランジスタを飽和領域で動作させるに必要な低い電位の電圧である。
【0136】
第二の電源回路70−2には、第一の電圧と第二の電圧の入力部位(c)に、図10(c)に示す−VWを入力する。図10(c)でわかるとおり、−VWはVHを基準として見た電圧であるが、VGNDを基準として見るとVCの電圧と同じであるので、第一の電源回路70−1に印加した第二の電圧であるVCを、第二の電源回路70−2の第一の電圧と第二の電圧の入力部位(c)に印加している。
【0137】
その結果、第二の電源回路70−2の(d)から、図10の(d)で示す下側電圧VL=VC−VWが出力される。
【0138】
ここで、図9の第二の電源回路70−2で示す第一および第二の入力部位(c)は、図5の第一の電圧入力端子11および第二の電圧入力端子21に相当している。
【0139】
次に、切り替え回路79を含む交流信号発生回路を説明する。図11は、本実施の形態を示すブロック図である。図11に示す交流信号発生回路は、上側電圧VHと下側電圧VL出力する第一の電源回路70−1と第二の電源回路70−2を有し、入力交流信号100を振幅変換して出力する振幅変換回路78、前記振幅変換回路78の出力信号のタイミングで前記上側電圧VHと下側電圧VLを切り替え出力する切り替え回路79で構成されている。前記切り替え回路79の出力である出力交流信号200は、前記入力交流信号100と同期した波形であり、中心電圧VCから上下に同じ振幅電圧VWを有する。
【0140】
図11について、さらに詳しく説明する。第一の電源回路70−1と第二の電源回路70−2及び接続は、図9に示すとおりであり、中心電圧VCと振幅電圧VWが入力されて、上側電圧VHと下側電圧VLが出力される。
【0141】
入力交流信号100は、振幅変換回路78で振幅変換され、切り替え回路79を動作させる。切り替え回路79は、前記上側電圧VHと下側電圧VLを入力し、前記入力交流信号100のタイミングで上側電圧VHと下側電圧VLを切り替えて、出力交流信号200として出力する。
【0142】
交流信号入力端子76には、図示しないタイミング発生回路から出力された入力交流信号100を印加する。タイミング発生回路は、通常その消費電力を抑えるために低電圧駆動されており、入力交流信号100の振幅は小さい。そこで振幅変換回路78で、切り替え回路79のトランジスタが切り替え動作可能な振幅に変換している。
【0143】
出力交流信号200は、図11に示すように、入力交流信号100と同期した波形であり、中心電圧VCに対して上下に同じ振幅VWを持っている。入力交流信号100は、例えば液晶表示装置の走査方式によって必要な周波数の交流信号である。
【0144】
なお、切り替え回路79は、図11ではMOSトランジスタのインバータ形式の切り替え回路を示しているが、リレーなど他の電子式スイッチング素子を用いても良い。
【0145】
以上により、本実施の形態の出力交流信号は、その中心電圧VCと振幅電圧VWを、入力電圧VCとVWで個別に調整可能であり、液晶表示装置の対向電極交流駆動用などとして、使い勝手が良い。また、抵抗素子を用いないため、小型で精度の良い交流信号発生回路を提供できる。
【0146】
(前記電源回路を用いた交流信号発生回路の第二の実施の形態)
交流信号発生回路の第一の実施の形態では、中心電圧VC及び振幅電圧VWが、VGNDに対して正の電圧であるが、負の電圧であっても構成可能である。
【0147】
図12、図13に本発明に係わる交流信号発生回路の第二の実施の形態の電源回路図及びそれを説明する電圧変換図を示す。図12、13において各部の符号は、図9、図10と同じである。
【0148】
本実施の形態では、第一の電源回路70−1として負の入力電圧の加算を行う電源回路を用い、第二の電源回路70−2として正の入力電圧の加算を行う電源回路を用いている。図13の(a)〜(d)に示すように、負の電圧である中心電圧VCに、負の電圧である振幅電圧VWを加算した下側電圧VLと、振幅電圧VWを減算した上側電圧VHが取り出すことができる。
【0149】
本実施の形態では、交流信号発生回路の第一の実施の形態の図11で説明した振幅変換回路78や切り替え回路79については、基本的に同様の動作をするので説明を省略する。
【0150】
以上から、本実施の形態では、中心電圧VC及び振幅電圧VWがVGNDに対して負の電圧であるが、その出力交流信号の中心電圧VCと振幅電圧VWを、入力電圧VCとVWで個別に調整可能であり、液晶表示装置の液晶表示装置の対向電極交流駆動用として、使い勝手が良く、小型で精度の良い交流信号発生回路が提供できる。
【0151】
なお、交流信号発生回路の第一及び第二の実施の形態は、他のカレントミラー回路や、第二のトランジスタを直列接続した電源回路(第二の実施の形態)との組み合わせにても構成できる。
【0152】
(その他の実施の形態)
以上の実施の形態は、MOS型トランジスタの構成にて説明したが、バイポーラトランジスタによる構成が可能であり、同様な効果を有する。
【0153】
バイポーラトランジスタのよる構成について、図1と比較して説明すると、第一の入力回路10と第二の入力回路20は、それぞれnpnバイポーラトランジスタとエミッタ抵抗で構成される入力回路に置き換える。またカレントミラー回路30は、バイポーラトランジスタによる構成回路が、一般に良く知られており、pnpバイポーラトランジスタに置き換えて構成する。
【0154】
バイポーラトランジスタ構成による第一の入力回路10と第二の入力回路をさらに詳しく説明すると、各エミッタ抵抗は、その一端をそれぞれのnpnバイポーラトランジスタのエミッタに接続し、図1の第一のトランジスタ12及び第二のトランジスタ22のゲートとドレインを、各npnバイポーラトランジスタのベースとコレクタに対応させ、ソースは、前記各エミッタ抵抗の他端に対応させて結線する。
【0155】
第一のトランジスタと第二のトランジスタに用いるnpnバイポーラトランジスタは、同じ電流電圧特性のものを使い、エミッタ抵抗も同じ抵抗値とする。
【0156】
このような構成によれば、第一の入力電圧V1とエミッタ抵抗で決まる電流がI1として流れ、同じ電流がI2として第二のトランジスタのコレクタ〜エミッタ抵抗に流れる。このとき、V1と同じ電圧が、第二のトランジスタのエミッタ抵抗とコレクタ間に発生し、電圧加算出力端子42からは、Vo=V1+V2の電圧が出力される。
【0157】
以上、バイポーラトランジスタによる構成について、第一の実施の形態である図1をもとに説明したが、第二〜第三の実施の形態、および前記電源回路を用いた交流信号発生回路の実施の形態であっても、MOSトランジスタをバイポーラトランジスタに置き換えて、構成することができる。このことにより、MOSトランジスタで構成した場合と同様な効果を有する。
【0158】
また、本発明は、前記電源回路、これを用いた交流信号発生回路及び半導体装置を組み込んだ電子機器、例えば、液晶表示装置などを備えた携帯用電話、デジタルスチルカメラ、携帯用のコンピュータ端末など、省スペース、省電力が必要な携帯電子機器に幅広く用いる場合にも極めて効果的なものとなる。
【0159】
すなわち、抵抗素子がなく精度の良い加算電圧を出力する電源回路を使用したので、小型で性能の良い電子機器を提供できる。
【0160】
また、この電源回路を含み、中心電圧と中心電圧からの振幅を個別に調整できる交流信号発生回路を使用したので、小型で表示性能にすぐれた電子機器を提供できる。
【0161】
さらに、前記電源回路を半導体基板に一体形成した半導体装置を使用できるので、小型で性能が良く、安価な電子機器を提供できる。
【図面の簡単な説明】
【図1】第一の実施の形態の電源回路の回路図。
【図2】第一の実施の形態の半導体装置のトランジスタ22、34の構造を模式的に表す断面図。
【図3】第一の実施の形態の半導体装置のトランジスタ12、33の構造を模式的に表す断面図。
【図4】第二の実施の形態の電源回路の回路図。
【図5】第三の実施の形態の電源回路の回路図。
【図6】第三の実施の形態の半導体装置のトランジスタ22、34の構造を模式的に表す断面図。
【図7】第三の実施の形態の半導体装置のトランジスタ12、33の構造を模式的に表す断面図。
【図8】第四の実施の形態の電源回路の回路図。
【図9】交流信号発生回路の第一の実施の形態の電源回路図。
【図10】図9の電源回路の電圧変換動作を示す説明図。
【図11】交流信号発生回路の第一の実施の形態のブロック図。
【図12】交流信号発生回路の第二の実施の形態の電源回路図。
【図13】図12の電源回路の電圧変換動作を示す説明図。
【図14】他のカレントミラー回路を用いた電源回路の回路図。
【符号の説明】
10 第一の入力回路、 11 第一の電圧入力端子、 12、12−1、12−2 第一のトランジスタ、 20 第二の入力回路、 21 第二の電圧入力端子、 22、22−1、22−2 第二のトランジスタ、 30、30−1、30−2 カレントミラー回路、 31 カレントミラー入力端子、 32 カレントミラー出力端子、 33、34 MOSトランジスタ、 40 第一の電源電圧端子、 41 第二の電源電圧端子、 42 電圧加算出力端子、45 バッファ、 50 P型半導体基板、 51、52 N型ウェル、53、54 P型ウェル、 60 N型半導体基板、 61、62 P型ウェル、 63、64 N型ウェル、 70−1 第一の電源回路、 70−2 第二の電源回路、 73 第一の電源電圧端子、 74 第二の電源電圧端子、75 第三の電源電圧端子、 76 交流信号入力端子、 78 振幅変換回路、 79 切り替え回路、 80 交流信号出力端子、 100 入力交流信号、 200 出力交流信号
Claims (12)
- pチャンネルMOSトランジスタ及びnチャンネルMOSトランジスタの一方のタイプのトランジスタで形成され、第一の電源電圧が供給されるカレントミラー回路と、
pチャンネルMOSトランジスタ及びnチャンネルMOSトランジスタの他方のタイプのトランジスタで形成され、ドレイン側が前記カレントミラー回路の入力部位に接続され、ソース側に第二の電源電圧が供給され、ゲート側に第一の電圧が印加される第一のトランジスタを含む第一の入力回路と、
前記他方のタイプのトランジスタで形成され、ドレイン側が前記カレントミラー回路の出力部位に接続され、ゲート側はドレイン側に接続され、ソース側に第二の電圧が印加される第二のトランジスタを含む第二の入力回路と、を有し、
前記第二のトランジスタのドレイン側から前記第一及び第二の電圧を加算した所定の加算出力電圧を提供することを特徴とする電源回路。 - pチャンネルMOSトランジスタ及びnチャンネルMOSトランジスタの一方のタイプのトランジスタで形成され、第一の電源電圧が供給されるカレントミラー回路と、
pチャンネルMOSトランジスタ及びnチャンネルMOSトランジスタの他方のタイプのトランジスタで形成され、ドレイン側が前記カレントミラー回路の入力部位に接続され、ソース側に第二の電源電圧が供給され、ゲート側に第一の電圧が印加される第一のトランジスタを含む第一の入力回路と、
前記他方のタイプのトランジスタで形成され、ドレイン側とゲート側が接続されたn個の第二のトランジスタを含む第二の入力回路と、を有し、
前記第二の入力回路は、前記n個の第二のトランジスタが、前記各第二のトランジスタのドレイン側をそのドレイン側に隣接する前記第二のトランジスタのソース側に接続し、前記各第二のトランジスタのソース側をそのソース側に隣接する前記第二のトランジスタのドレイン側に接続することにより、互いに直列接続されてなり、
前記第二の入力回路の、ドレイン側が前記カレントミラー回路の出力部位に接続され、前記第二の入力回路のソース側に第二の電圧が印加され、
前記n個の第二のトランジスタのうち、所与の第二のトランジスタのドレイン側から各所定の加算出力電圧を提供することを特徴とする電源回路。 - 請求項1、2のいずれかにおいて、
前記第一のトランジスタと前記第二のトランジスタは、同一の半導体基板上に、同一特性で形成されていることを特徴とする電源回路。 - 請求項1〜3のいずれかにおいて、
前記加算出力電圧を入力し、インピーダンス変換出力するバッファを備えたことを特徴とする電源回路。 - 請求項1、2のいずれかにおいて、
前記pチャンネルMOSトランジスタを、pnpバイポーラトランジスタに置き換え、
前記nチャンネルMOSトランジスタを、npnバイポーラトランジスタに置き換えたことを特徴とする電源回路。 - 請求項4の電源回路であって、前記カレントミラー回路がpチャンネルMOSトランジスタで形成され、前記第一のトランジスタと前記第二のトランジスタとがnチャンネルMOSトランジスタで形成された第一の電源回路と、
請求項4の電源回路であって、前記カレントミラー回路がnチャンネルMOSトランジスタで形成され、前記第一のトランジスタと前記第二のトランジスタとがpチャンネルMOSトランジスタで形成された第二の電源回路と、
前記第一の電源回路によって提供され、前記第二の電圧に前記第一の電圧の所定倍の電圧を加算した第一の加算出力電圧と、前記第二の電源回路によって提供され、前記第二の電圧から前記第一の電圧の所定倍の電圧を減算した第二の加算出力電圧と、を切り替え出力する切り替え回路と、
を有し、
前記第一の加算出力電圧と、
前記第二の加算出力電圧とを、
前記切り替え回路にて切り替え、交流信号として出力することを特徴とする交流信号発生回路。 - 請求項6記載の交流信号発生回路であって、前記第一の電源回路は、外部から供給される前記第二の電源電圧と前記第二の電源電圧より電位が高い前記第一の電源電圧で駆動され、
前記第一の電源回路の前記第一の入力回路および前記第二の入力回路に前記第一の電圧と前記第二の電圧が印加され、
前記第二の電源回路は、前記第一の加算出力電圧を前記第二の電源回路の第二の電源電圧とし、前記第一の加算出力電圧より低い電位である第三の電源電圧を前記第二の電源回路の第一の電源電圧とし、前記第二の電源回路の前記第一および第二の入力回路に前記第二の電圧が印加されることを特徴とする交流信号発生回路。 - 請求項4の電源回路であって、前記カレントミラー回路がnチャンネルMOSトランジスタで形成され、前記第一のトランジスタと前記第二のトランジスタとがpチャンネルMOSトランジスタで形成された第一の電源回路と、
請求項4の電源回路であって、前記カレントミラー回路がpチャンネルMOSトランジスタで形成され、前記第一のトランジスタと前記第二のトランジスタとがnチャンネルMOSトランジスタで形成された第二の電源回路と、
前記第一の電源回路から提供され、前記第二の電圧に前記第一の電圧の所定倍の電圧を加算した第一の加算出力電圧と、前記第二の電源回路から提供され、前記第二の電圧から前記第一の電圧の所定倍の電圧を減算した第二の加算出力電圧を切り替え出力する切り替え回路と、
を有し、
前記第一の加算出力電圧と、
前記第二の加算出力電圧とを、
前記切り替え回路にて切り替え、交流信号として出力することを特徴とする交流信号発生回路。 - 請求項8記載の交流信号発生回路であって、前記第一の電源回路は、外部から供給される前記第二の電源電圧と前記第二の電源電圧より電位が低い前記第一の電源電圧で駆動され、
前記第一の電源回路の前記第一の入力回路および前記第二の入力回路に前記第一の電圧と前記第二の電圧が印加され、
前記第二の電源回路は、前記第一の加算出力電圧を前記第二の電源回路の第二の電源電圧とし、前記第一の加算出力電圧より高い電位である第三の電源電圧を前記第二の電源回路の第一の電源電圧とし、前記第二の電源回路の前記第一および第二の入力回路に前記第二の電圧が印加されることを特徴とする交流信号発生回路。 - 請求項6〜9のいずれかにおいて、
前記pチャンネルMOSトランジスタを、pnpバイポーラトランジスタに置き換え、
前記nチャンネルMOSトランジスタを、npnバイポーラトランジスタに置き換えたことを特徴とする交流信号発生回路。 - 請求項1〜4のいずれかの電源回路が、P型あるいはN型いずれかの第一導電型半導体基板上に形成された半導体装置であって、
前記第一導電型半導体基板上に、N型あるいはP型いずれかの第二導電型半導体ウェルが形成され、
前記第二導電型半導体ウェル内に、さらにP型あるいはN型いずれかの第一導電型半導体ウェルが形成され、
前記カレントミラー回路を構成するMOSトランジスタは、前記第二導電型半導体ウェル内に形成され、
前記電源回路の第一のトランジスタと第二のトランジスタは、前記第一導電型半導体ウェル内に形成されたことを特徴とする半導体装置。 - 請求項1〜5のいずれかの電源回路、請求項6〜10のいずれかの交流信号発生回路または請求項11の半導体装置を含んで構成されることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003027369A JP4371198B2 (ja) | 2003-02-04 | 2003-02-04 | 電源回路、これを用いた交流信号発生回路、半導体装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003027369A JP4371198B2 (ja) | 2003-02-04 | 2003-02-04 | 電源回路、これを用いた交流信号発生回路、半導体装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004240578A true JP2004240578A (ja) | 2004-08-26 |
JP4371198B2 JP4371198B2 (ja) | 2009-11-25 |
Family
ID=32955130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003027369A Expired - Fee Related JP4371198B2 (ja) | 2003-02-04 | 2003-02-04 | 電源回路、これを用いた交流信号発生回路、半導体装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4371198B2 (ja) |
-
2003
- 2003-02-04 JP JP2003027369A patent/JP4371198B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4371198B2 (ja) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10371582B2 (en) | Signal generation circuit and temperature sensor | |
TWI277290B (en) | Electric circuit | |
US8013660B2 (en) | System and method for charge integration | |
CN101395803A (zh) | 电流开关电路和使用该电路的d/a转换器、半导体集成电路及通信设备 | |
TW201106126A (en) | Reference voltage circuit and electronic device | |
US6798277B2 (en) | Reference voltage circuit and electronic device | |
US8013639B2 (en) | MOS integrated circuit and electronic equipment including the same | |
US6861889B2 (en) | Amplitude converting circuit | |
JPH0658614B2 (ja) | Cmos分圧回路 | |
US9018933B2 (en) | Voltage buffer apparatus | |
JP2013110661A (ja) | 半導体装置 | |
JPH0823238A (ja) | バッファ回路及び画像表示装置 | |
JP4371198B2 (ja) | 電源回路、これを用いた交流信号発生回路、半導体装置及び電子機器 | |
JPH04273716A (ja) | アナログスイッチ | |
US6975168B2 (en) | Drive circuit | |
JP2651246B2 (ja) | Cmos入力バッファ回路 | |
JPH0226816B2 (ja) | ||
JP5520192B2 (ja) | 電圧電流変換回路 | |
TWI477942B (zh) | 電壓緩衝裝置 | |
US8803551B2 (en) | Low supply voltage logic circuit | |
CN113014240B (zh) | 一种信号开关管的控制电路以及模拟开关电路 | |
JP2763788B2 (ja) | レベルシフト回路 | |
CN100533733C (zh) | 具有稳定导通电流的布局电路以及具有该电路的ic芯片 | |
JPH1115545A (ja) | 半導体装置 | |
JP2004032251A (ja) | アナログスイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050523 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090812 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4371198 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090825 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |