CN100533733C - 具有稳定导通电流的布局电路以及具有该电路的ic芯片 - Google Patents

具有稳定导通电流的布局电路以及具有该电路的ic芯片 Download PDF

Info

Publication number
CN100533733C
CN100533733C CN 200610164959 CN200610164959A CN100533733C CN 100533733 C CN100533733 C CN 100533733C CN 200610164959 CN200610164959 CN 200610164959 CN 200610164959 A CN200610164959 A CN 200610164959A CN 100533733 C CN100533733 C CN 100533733C
Authority
CN
China
Prior art keywords
effect transistor
field effect
oxide
row
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200610164959
Other languages
English (en)
Other versions
CN101197364A (zh
Inventor
马克
郑金鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analogix Semiconductor Beijing Inc
Original Assignee
Analogix Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analogix Semiconductor Beijing Inc filed Critical Analogix Semiconductor Beijing Inc
Priority to CN 200610164959 priority Critical patent/CN100533733C/zh
Publication of CN101197364A publication Critical patent/CN101197364A/zh
Application granted granted Critical
Publication of CN100533733C publication Critical patent/CN100533733C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种用于产生稳定导通电流的布局电路，其包括场效应管阵列，在场效应管阵列布局中每一行每隔几个场效应管就加入一个类型相同的、用于偏置电路的场效应管，即，其源极仍然连接电源线，而其栅极在栅极连线上与其前后的场效应管的栅极相连，且把相应的所述用于偏置电路的场效应管的漏极和它们本身的栅极相连，场效应管阵列的每一行中均包括构成偏置电路的场效应管。从而，在栅极连线上就产生与电源线电流方向一致的偏置电流Ibias。由于栅极连线依旧是与电源线一样的、现实中具有电阻的“非理想”线路，所以进一步使得每个场效应管中的VGS基本相等。进而，由这些电压控制产生的导通电流ID也就近似相同。因此就得到了误差小、精度高的导通电流这一良好效果。

Description

具有稳定导通电流的布局电路以及具有该电路的IC芯片
技术领域
本发明涉及布局电路，具体来说，涉及一种具有稳定导通电流的布局电路，以及具有该布局电路的IC芯片。
背景技术
在场效应晶体管中，诸如MOSFET金属氧化物半导体的场效应晶体管(以下简称MOS场效应管)，仅仅是由多数载流子或多子参与导电，因此称为单极型晶体管；而与此相反，一般的晶体管是由两种极性的载流子，即多数载流子(多子)和反极性的少数载流子(少子)，参与导电，故把这种晶体管称为双极型晶体管。另外，场效应晶体管，如MOS场效应管，属于电压控制型半导体器件，而双极型晶体管为电流控制型器件，这两者也是不同的。
本文更多描述的将是电压控制的单极型MOS场效应管。
在如DAC数字模拟转换器的、具有CMOS电路的IC芯片模拟部分中的MOS场效应管的巨大阵列中，现有技术的连接方式提供了偏置电路。但由于现实的“非理想”线路上都有电阻存在，所以，沿着电源POWER线的电源电压VDD会越来越小。相反，因为每个MOS场效应管的栅极都与其前后的下一个MOS场效应管的栅极相联，而在栅极的连线中每行甚至整个MOS阵列电路却仅有一个用于偏置(Bias)电路的MOS场效应管——这是远远不够的。这样，在栅极的连线上，其实际偏置电压差几乎为“零”，进而连线上的电流也基本为“零”。因此，造成了沿着MOS场效应管巨大阵列的电源线电流方向、以及电源电压和栅极电压之间的电压差VGS就会越来越不相同。而MOS场效应管为电压控制型半导体器件，其导通是需要VGS电压的，所以，最后结果就造成了导通电流ID各不相同，误差变大以及精度降低。
鉴于以上问题，人们希望提供一种场效应管阵列布局电路，以解决上述现有技术中的问题。
发明内容
本发明旨在提供一种具有稳定导通电流的布局电路以及具有该布局电路的IC芯片，以解决导通电流ID各不相同、误差变大、以及精度降低等问题。
根据本发明的一个方面，提供了一种布局电路，其包括场效应管阵列，在场效应管阵列的行中包括构成偏置电路的场效应管，其与其它场效应管类型相同。所述构成偏置电路的场效应管的栅极与漏极相连，并与该行中相邻的场效应管的栅极相连，场效应管阵列的每一行中均包括构成偏置电路的场效应管。从而，在栅极连线上就产生了与电源线电流方向一致的偏置电流Ibias。由于栅极连线依旧是与电源线一样的、现实中具有电阻的“非理想”线路，所以进一步使得每个场效应管列中的VGS基本相等。进而，由这些电压控制产生的导通电流ID也就近似相同。因此使得误差变小，从而进一步得到了高精度的导通电流这一良好效果。
在上述的布局电路中，场效应管包括P沟道增强型MOS场效应管或N沟道增强型MOS场效应管。
在上述的布局电路中，场效应管阵列的每一行中每隔预定个数例如4个的场效应管就设置1个构成偏置电路的场效应管。
根据本发明的另一方面，提供了一种IC芯片，其包括场效应管阵列，在场效应管阵列的行中包括构成偏置电路的场效应管，所述构成偏置电路的场效应管的栅极与漏极相连，并与该行中相邻的场效应管的栅极相连，场效应管阵列的每一行中均包括构成偏置电路的场效应管。
在上述的IC芯片中，场效应管阵列中的场效应管包括MOS场效应管。
在上述的IC芯片中，MOS场效应管包括P沟道增强型MOS场效应管或N沟道增强型MOS场效应管。
在上述的IC芯片中，场效应管阵列的每一行中每隔预定个数例如4个的场效应管就设置1个构成偏置电路的场效应管。
通过上述技术方案，本发明实现了如下技术效果：
在场效应管阵列的行中包括构成偏置电路的场效应管，所述构成偏置电路的场效应管的栅极与漏极相连，并与该行中前后相邻的场效应管的栅极相连。从而，在栅极连线上产生与电源线电流方向一致的偏置电流Ibias。由于栅极连线依旧是与电源线一样的、现实中具有电阻的“非理想”线路，所以进一步使得每个场效应管中的VGS基本相等。进而，由这些电压控制产生的导通电流ID也就近似相同。因此就使得误差变小而进一步得到了高精度的导通电流这一良好效果。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得很清楚，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了根据本发明一个实施例的PMOS场效应管阵列布局的等效电路图；以及
图2示出了根据本发明一个实施例的NMOS场效应管阵列布局的等效电路图。
具体实施方式
下面将参考附图并结合实施例，来详细说明本发明。
本发明提供了一种布局电路，其包括场效应管阵列，在场效应管阵列的行中包括构成偏置电路的场效应管，构成偏置电路的场效应管的栅极与漏极相连，并与该行中相邻的场效应管的栅极相连。
参见附图1，一种用于产生稳定导通电流的布局电路，其包括场效应管阵列，在PMOS场效应管阵列布局中在每一行方向每隔四个PMOS场效应管就加入一个与其相同类型的、用于偏置电路的PMOS场效应管，即，其源极仍然连接电源线，而其栅极在栅极连线上与其前后相邻的PMOS场效应管的栅极相连，且把相应的用于偏置电路的PMOS场效应管的漏极和它们本身的栅极相连。这样，由于偏置电流Ibias的存在，就产生并使得栅极连线的电流与电源POWER线电流方向相一致。再加之“非理想”电源线和栅极连线上都有电阻，所以进一步使得每个PMOS场效应管中的VGS基本相等。进而，由这些电压控制产生的导通电流ID也就近似相同。这就使得误差变小而进一步得到了高精度的导通电流这一良好效果。
按照本发明的原理并参见附图2，NMOS场效应管阵列布局中每隔几列NMOS场效应管就加入一个用于偏置电路的NMOS场效应管，同样也就使得电压控制产生的导通电流ID误差变小而进一步得到了高精度的导通电流这一良好效果。
在上述的布局电路中，场效应管阵列中的场效应管包括MOS场效应管。
在上述的布局电路中，MOS场效应管可以是P沟道增强型MOS场效应管或N沟道增强型MOS场效应管。可在场效应管阵列的每一行中均包括构成偏置电路的场效应管。并且，场效应管阵列的每一行中每隔预定个数的场效应管就设置1个构成偏置电路的场效应管。
在图1的实施例中，预定个数为4个。但显然，个数是可以调整的。如果相隔的个数太多，那么效果会不明显；但如果设置得很密，那么又会增加成本，或者增大体积。在此实施例中，优选地，为4个。
另外，上述的电路可以集成到IC芯片中。根据本发明的实施例，提供了一种IC芯片，其包括场效应管阵列，在场效应管阵列的行中包括构成偏置电路的场效应管，构成偏置电路的场效应管的栅极与漏极相连，并与该行中相邻的场效应管的栅极相连。
可选地，场效应管阵列中的场效应管包括MOS场效应管。
可选地，MOS场效应管包括P沟道增强型MOS场效应管或N沟道增强型MOS场效应管。
可选地，场效应管阵列的每一行中均包括构成偏置电路的场效应管。
可选地，场效应管阵列的每一行中每隔预定个数的场效应管就设置1个构成偏置电路的场效应管。
可选地，预定个数为4个。
另外，根据本发明的实施例，上述的IC芯片，例如包括：数据通信芯片、接口芯片、运算芯片、编码解码芯片、通信控制芯片等。
在上述说明书中，本发明的实施例已经参照一些具体细节进行了说明，而这些细节可随不同的实现而改变，如，在MOS场效应管阵列布局中的每一列中每隔几个MOS场效应管就加入一个用于偏置电路的MOS场效应管，其栅极在栅极连线上与其上下相临的MOS场效应管的栅极相连等等这样的变化。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种布局电路，其包括场效应管阵列，其特征在于，在所述场效应管阵列的行中包括构成偏置电路的场效应管，所述构成偏置电路的场效应管的栅极与漏极相连，并与该行中相邻的场效应管的栅极相连，所述场效应管阵列的每一行中均包括所述构成偏置电路的场效应管。
2.根据权利要求1所述的布局电路，其特征在于，所述场效应管阵列中的场效应管包括MOS场效应管。
3.根据权利要求2所述的布局电路，其特征在于，所述MOS场效应管包括P沟道增强型MOS场效应管或N沟道增强型MOS场效应管。
4.根据权利要求1所述的布局电路，其特征在于，所述场效应管阵列的每一行中每隔预定个数的场效应管就设置1个所述构成偏置电路的场效应管。
5.根据权利要求4所述的布局电路，其特征在于，所述预定个数为4个。
6.一种IC芯片，其包括场效应管阵列，其特征在于，在所述场效应管阵列的行中包括构成偏置电路的场效应管，所述构成偏置电路的场效应管的栅极与漏极相连，并与该行中相邻的场效应管的栅极相连，所述场效应管阵列的每一行中均包括所述构成偏置电路的场效应管。
7.根据权利要求6所述的IC芯片，其特征在于，所述场效应管阵列中的场效应管包括MOS场效应管。
8.根据权利要求7所述的IC芯片，其特征在于，所述MOS场效应管包括P沟道增强型MOS场效应管或N沟道增强型MOS场效应管。
9.根据权利要求6所述的IC芯片，其特征在于，所述场效应管阵列的每一行中每隔预定个数的场效应管就设置1个所述构成偏置电路的场效应管。
10.根据权利要求9所述的IC芯片，其特征在于，所述预定个数为4个。
CN 200610164959 2006-12-08 2006-12-08 具有稳定导通电流的布局电路以及具有该电路的ic芯片 Active CN100533733C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610164959 CN100533733C (zh) 2006-12-08 2006-12-08 具有稳定导通电流的布局电路以及具有该电路的ic芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610164959 CN100533733C (zh) 2006-12-08 2006-12-08 具有稳定导通电流的布局电路以及具有该电路的ic芯片

Publications (2)

Publication Number Publication Date
CN101197364A CN101197364A (zh) 2008-06-11
CN100533733C true CN100533733C (zh) 2009-08-26

Family

ID=39547632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610164959 Active CN100533733C (zh) 2006-12-08 2006-12-08 具有稳定导通电流的布局电路以及具有该电路的ic芯片

Country Status (1)

Country Link
CN (1) CN100533733C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108320698A (zh) * 2018-03-21 2018-07-24 佛山市青松科技股份有限公司 一种led驱动显示电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3636385A (en) * 1970-02-13 1972-01-18 Ncr Co Protection circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3636385A (en) * 1970-02-13 1972-01-18 Ncr Co Protection circuit

Also Published As

Publication number Publication date
CN101197364A (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
KR100423617B1 (ko) 반도체 집적 회로
CN104111682B (zh) 低功耗、低温度系数基准源电路
TW200409461A (en) Semiconductor integrated circuit device having a leakage current cutoff circuit, constructed using MT-CMOS, for reducing standby leakage current
US4006365A (en) Exclusive or integrated logic circuits using complementary MOSFET technology
JP2003235245A (ja) 負電圧出力チャージポンプ回路
CN108376013A (zh) 漏电流补偿电路和半导体装置
JP2008117215A (ja) 基準電位発生回路
CN102223492A (zh) 半导体器件
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
JPH0658614B2 (ja) Ｃｍｏｓ分圧回路
US20120081180A1 (en) Layout method for differential amplifier and layout using the same
US6784726B2 (en) Method and structure for supply gated electronic components
CN100533733C (zh) 具有稳定导通电流的布局电路以及具有该电路的ic芯片
CN103124174B (zh) Ic电路
CN104133514B (zh) 电压追踪电路
JP4176152B2 (ja) 分圧器回路
TWI405297B (zh) 微處理器、積體電路以及晶片雜訊減少方法
CN103997324B (zh) 模拟最小或最大电压选择器电路
CN108572684A (zh) 半导体装置以及使用该半导体装置的电子设备
US11011642B2 (en) Ambipolar field-effect device using engineered work-functions
JP4027279B2 (ja) 半導体集積回路装置
US8228115B1 (en) Circuit for biasing a well from three voltages
JPH03132115A (ja) 半導体集積回路
CN110855294A (zh) 电路模块以及数模转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant