CN102223492A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102223492A
CN102223492A CN2011100935265A CN201110093526A CN102223492A CN 102223492 A CN102223492 A CN 102223492A CN 2011100935265 A CN2011100935265 A CN 2011100935265A CN 201110093526 A CN201110093526 A CN 201110093526A CN 102223492 A CN102223492 A CN 102223492A
Authority
CN
China
Prior art keywords
driver
output
copy
output driver
slvs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100935265A
Other languages
English (en)
Inventor
江积善之
森下玄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102223492A publication Critical patent/CN102223492A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

公开了一种半导体器件，其具有输出驱动器和驱动器副本。所述输出驱动器基于可调节低电压信号传输技术，并且能够在低功率下操作以及能够根据参考电流的幅度做出输出特性的自动调整。驱动器副本是输出驱动器的复制，驱动器副本根据它自身输出与参考电压之间的差别来调整参考电流的幅度，并且将经调整的电流输出到所述输出驱动器。

Description

半导体器件
相关申请的交叉引用
在此以引用的方式将2010年4月13日递交的日本专利申请No.2010-91942的公开内容包括说明书、附图以及摘要全文并入。
技术领域
本发明涉及一种半导体器件，并且更具体地涉及一种具有输出驱动器的半导体器件。
背景技术
诸如CMOS(互补金属氧化物半导体)图像传感器的半导体器件具有LVDS(低电压差分信号传输)接口或者能够将数据快速输出到外部的其他差分接口。
例如在JP-A-2010-11432中描述的LVDS包括电流值切换电路、转移电路以及偏移电压保持电路。电流值切换电路在恒定电流i1和i2(i1＞i2)之间切换。转移电路将数字信号处理为差分输出信号并将其传输到图像处理电路模块，所述图像处理模块为外部器件。偏移电压保持电路确保即使当操作模式改变时差分输出信号的偏移电压也保持不变。
发明内容
然而，在JP-A-2010-11432中描述的LVDS接口虽然包括特性调整部分，但是其并未包含特性判断部分和控制部分。因此，这种LVDS接口的局限性在于：需要建立特性调整序列以同样处理外部器件。
另外，在JP-A-2010-11432中描述的LVDS接口包括偏移电压保持电路，该偏移电压保持电路能够将差分输出信号的偏移电压保持恒定以便调整输出特性的改变，所述改变可能由温度变化以及其他周围环境变化引起，或者由在制造期间从晶片到晶片的工艺变化引起。因此，在电源与地之间耦合很多元件。由于这增加了级联级数，因此很难降低电源电压水平以用于低功率设计目的。
本发明是考虑到以上情况而做出的并且本发明提供了一种具有驱动器的半导体器件，所述驱动器能够自动地调整输出特性并且能够在低功率下操作。
根据本发明的一个实施方式，提供了一种包括输出驱动器和驱动器副本的半导体器件。所述输出驱动器基于可调节低电压信号传输技术并且其能够根据第一参考电流的幅度做出输出特性的自动调整。驱动器副本是输出驱动器的复制，驱动器副本根据它自身输出与参考电压之间的差别来调整第一参考电流的幅度，并且将经调整的电流输出到所述输出驱动器。
在根据本发明一个实施方式的半导体器件中包括的驱动器能够自动地调整输出特性并且能够在低功率下操作。
附图说明
图1为图示根据本发明一个实施方式的半导体器件的配置的示意图；
图2为图示根据本发明第一实施方式的驱动器部分的配置的示意图；
图3为图示图2示出的驱动器电路以及耦合到所述驱动器电路的接收器电路的示意图；
图4为图示图3中示出的元件的具体配置的示意图；
图5为图示根据本发明第二实施方式的驱动器部分的配置的示意图；以及
图6为图示根据本发明第三实施方式的驱动器部分的配置的示意图。
具体实施方式
现在将参考附图描述本发明的实施方式。图1为图示根据本发明一个实施方式的半导体器件的配置的示意图。
参看图1，半导体器件100为CMOS图像传感器，包括像素阵列73和列ADC 72。像素阵列73为以行和列布置的像素(CMOS传感器)矩阵，并且像素阵列73用于将光转化为电信号。为每列提供列ADC 72，列ADC 72接收从像素阵列73输出的模拟信号，并且将所述模拟信号转化为数字信号。半导体器件100还包括垂直扫描驱动电路71和驱动器部分75。垂直扫描驱动电路71选择像素阵列73的一行。驱动器部分75接收来自列ADC 72的数字数据，并且将所述数字信号输出到外部的图像处理电路。
第一实施方式
图2为图示根据本发明第一实施方式的驱动器部分的配置的示意图。
参看图2，驱动器部分75包括多个驱动器电路2a到2n。驱动器电路2a到2n中的每个驱动器电路包括输出驱动器3和输出驱动器副本4。
输出驱动器3基于可调节低电压信号传输技术，并且其能够根据参考电流Iref2的幅度做出输出特性的自动调整。
输出驱动器副本4是输出驱动器3的复制。输出驱动器副本4根据它自身输出与参考电压之间的差别来调整参考电流Iref2的幅度，并且将经调整的电流输出到所述输出驱动器3。
图3为图示图2示出的驱动器电路以及耦合到所述驱动器电路的接收器电路的示意图。
参看图3，驱动器电路2包括输出驱动器3，该输出驱动器3包括预驱动器5和SLVS(可调节低电压信号传输)输出驱动器7。例如，符合JEDEC(电子器件工程联合委员会)标准的SLVS-400驱动器能够用作SLVS输出驱动器7。
由于SLVS输出驱动器7具有简单基本配置，其不能像现有LVDS驱动器一样直接在它自身内调整输出变化。因此，为了调整SLVS输出驱动器7的输出变化，驱动器电路2还包括输出驱动器副本4，该输出驱动器副本4包括预驱动器副本6和SLVS输出驱动器副本8。
SLVS输出驱动器7和SLVS输出驱动器副本8不像LVDS驱动器一样具有差分共电流源，并且SLVS输出驱动器7和SLVS输出驱动器副本8由低至0.8V的电源电压驱动。因此，SLVS输出驱动器7和SLVS输出驱动器副本8降低了功耗。
接收器电路90包括SLVS接收器95。具有阻抗为Rz(50Ω)的终端电阻91、92被提供于差分传输路径93、94的末端。差分传输路径93、94具有等于阻抗Rz(50Ω)的特性阻抗。
SLVS输出驱动器副本8具有Rz(50Ω)的内部阻抗以对SLVS输出驱动器7进行模拟。
预驱动器副本6将参考电流Iref1给到SLVS输出驱动器副本8，并且将参考电流Iref2给到预驱动器5。
SLVS输出驱动器副本8的输出反馈到预驱动器副本6以便调整参考电流Iref1以及参考电流Iref2的值。
图4为图示图3中示出的元件的具体配置的示意图。
预驱动器副本
预驱动器副本6为单端放大器电路，包括比较器11、N沟道MOS晶体管15、P沟道MOS晶体管12、P沟道MOS晶体管13、P沟道MOS晶体管14、P沟道MOS晶体管16、具有阻抗为Rp的电阻17以及二极管18。使用单端放大器减小了半导体器件的面积。
P沟道MOS晶体管12、P沟道MOS晶体管13以及P沟道MOS晶体管14耦合到VCC电源(2.5V)以形成电流镜。
参考电流Iref0流向P沟道MOS晶体管12。参考电流Iref1流向P沟道MOS晶体管13。参考电流Iref2流向P沟道MOS晶体管14。
当P沟道MOS晶体管12的栅极宽度为W0并且栅极长度为L0、P沟道MOS晶体管13的栅极宽度为W1且栅极长度为L1以及P沟道MOS晶体管14的栅极宽度为W2且栅极长度为L2时，Iref0∶Iref1∶Iref2＝(W0/L0)∶(W1/L1)∶(W2/L2)。
比较器11接收参考电压Vref以及节点N7的电压。N沟道MOS晶体管15接收所述比较器11的输出。
当参考电压Vref比节点N7的电压高时，比较器11的输出电压增加。这增大了流向N沟道MOS晶体管15的参考电流Iref0的值。
当参考电压Vref比节点N7的电压低时，比较器11的输出电压降低。这减小了流向N沟道MOS晶体管15的参考电流Iref0的值。
P沟道MOS晶体管16布置在P沟道MOS晶体管13的一端和节点N6之间。参考电流Iref1流向P沟道MOS晶体管16。P沟道MOS晶体管16的栅极耦合到地。
电阻17和二极管18布置在节点N6和地之间。
SLVS输出驱动器副本
SLVS输出驱动器副本8为单端放大器电路，包括N沟道MOS晶体管19和具有阻抗为Rz(50Ω)的电阻20。使用单端放大器减小了半导体器件的面积。
N沟道MOS晶体管19布置在VDD电源(800mV电源)与节点N7之间。N沟道MOS晶体管19的栅极耦合到预驱动器副本6的节点N6。输出电流Iout1流向N沟道MOS晶体管19。
具有阻抗为Rz的电阻20布置在节点N7和地之间。
预驱动器
预驱动器5为差分放大器电路，包括P沟道MOS晶体管21、P沟道MOS晶体管22、具有阻抗为Rp的电阻23、具有阻抗为Rp的电阻24以及二极管25。
P沟道MOS晶体管21布置在节点N11和节点N1之间。P沟道MOS晶体管22布置在节点N12和节点N2之间。电阻23布置在节点N1和节点N12之间。电阻24布置在节点N2和节点N12之间。二极管25布置在节点N12和地之间。
节点N11接收从预驱动器副本6输出的参考电流Iref2。差分输入信号的一个信号IN1进入P沟道MOS晶体管21的栅极。差分输入信号的另一个信号IN2进入P沟道MOS晶体管22的栅极。节点N1和节点N2耦合到SLVS输出驱动器7。
SLVS输出驱动器
SLVS输出驱动器7为差分放大器电路，包括N沟道MOS晶体管26、N沟道MOS晶体管27、N沟道MOS晶体管28以及N沟道MOS晶体管29。
N沟道MOS晶体管26布置在VDD电源(800mV电源)和节点N3之间。N沟道MOS晶体管26的栅极耦合到节点N2。输出电流Iout2流向N沟道MOS晶体管26。在此，由于VDD电源从外部供给，对于诸如LVDS驱动器的2.5V电源电压驱动器而言可获得可观的功耗降低。
N沟道MOS晶体管27布置在VDD电源和节点N4之间。N沟道MOS晶体管27的栅极耦合到节点N1。输出电流Iout3流向N沟道MOS晶体管27。
N沟道MOS晶体管28布置在节点N3与地之间。N沟道MOS晶体管28的栅极耦合到节点N1。
N沟道MOS晶体管29布置在节点N4与地之间。N沟道MOS晶体管29的栅极耦合到节点N2。
节点N4耦合到差分传输路径的一个传输路径93。节点N3耦合到差分传输路径的另一个传输路径94。
调整操作
将P沟道MOS晶体管16的栅极耦合到地确保了预驱动器副本6的输入电平为低。它模拟了在其中差分输入信号的一个信号IN1为低的状态。
当差分输入信号的一个信号IN1为低时，SLVS输出驱动器7的输出节点N4的电平为高。因此，将给到比较器11的参考电压设置成使得模拟这样的一个状态，或者更具体地说，设置为0.4V电压，此时输出节点N4的电平为高。
当SLVS输出驱动器副本8的节点N7的输出电压比参考电压Vref高时，比较器11的输出电压下降。这减小了流向P沟道MOS晶体管12和N沟道MOS晶体管15的参考电流Iref0的值。这还减小了流向P沟道MOS晶体管13的参考电流Iref1的值。结果，流向N沟道MOS晶体管19的输出电流Iout1的幅度减小以降低节点N7的输出电压。
另一方面，当SLVS输出驱动器副本8的节点N7的输出电压比参考电压Vref低时，比较器11的输出电压上升。这增大了流向P沟道MOS晶体管12和N沟道MOS晶体管15的参考电流Iref0的值。这还增大了流向P沟道MOS晶体管13的参考电流Iref1的值。结果，流向N沟道MOS晶体管19的输出电流Iout1的幅度增大以升高节点N7的输出电压。
除了上文描述的调整参考电流Iref0、Iref1的值之外，电流镜调整参考电流Iref2的值使得当差分输入信号的一个信号IN 1为低时，SLVS输出驱动器7的输出节点N4的电平为高。
当IN1为高且IN2为低时执行的操作
当差分输入信号的一个信号IN1为高时，P沟道MOS晶体管21处于截止并且节点N1为低。这使得N沟道MOS晶体管27和N沟道MOS晶体管28截止。
当差分输入信号的另一个信号IN2为低时，P沟道MOS晶体管22处于导通并且节点N2为高。这使得N沟道MOS晶体管26和N沟道MOS晶体管29导通。
因此，在上述情况中，电流依次流向VDD电源、N沟道MOS晶体管26、节点N3、具有阻抗Rz的传输路径94、具有阻抗Rz的终端电阻91、地、具有阻抗Rz的终端电阻92、具有阻抗Rz的传输路径93、节点N4、N沟道MOS晶体管29以及地。
在上述情况中，SLVS接收器95检测到从驱动器电路输出逻辑0。
当IN1为低并且IN2为高时执行的操作
当差分输入信号的一个信号IN1为低时，P沟道MOS晶体管21处于导通并且节点N1为高。这使得N沟道MOS晶体管27和N沟道MOS晶体管28导通。
当差分输入信号的另一个信号IN2为高时，P沟道MOS晶体管22处于截止并且节点N2为低。这使得N沟道MOS晶体管26和N沟道MOS晶体管29截止。
因此，在上述情况中，电流依次流向VDD电源、N沟道MOS晶体管27、节点N4、具有阻抗Rz的传输路径93、具有阻抗Rz的终端电阻92、地、具有阻抗Rz的终端电阻91、具有阻抗Rz的传输路径94、节点N3、N沟道MOS晶体管28以及地。
在上述情况中，SLVS接收器95检测到从驱动器电路输出逻辑1。
如上所述，根据本实施方式的半导体器件使用输出驱动器副本来调整将要供给到输出驱动器的参考电流的幅度。这允许半导体驱动器调整输出驱动器的输出特性的改变，并且允许半导体驱动器在低功率下操作。对预驱动器进行模拟的预驱动器副本根据SLVS输出驱动器副本(对SLVS输出驱动器进行模拟)的输出电压与参考电压之间的差别进行操作，从而调整将要供给到SLVS输出驱动器副本和SLVS输出驱动器的参考电流的幅度。这使得可以调整SLVS输出驱动器的输出的改变。
第一实施方式的修改
包含在SLVS输出驱动器副本8中的具有阻抗为Rz的电阻20对传输路径93、94的终端电阻91、92和阻抗进行模拟。
优选地，电阻20能够与传输路径93、94以及传输路径93、94的终端电阻91、92放置在相同的环境条件(例如温度)下。因此，电阻20可能布置在芯片外并且经由引脚耦合到内部节点N7。
第二实施方式
图5为图示根据本发明第二实施方式的驱动器部分的配置的示意图。
参看图5，驱动器部分包括多个输出驱动器3和多个输出驱动器副本4。输出驱动器3具有相同的配置，并且每个这些输出驱动器3的配置与图4所标示的相同。输出驱动器副本4也具有相同的配置，并且每个这些输出驱动器副本4的配置与图4所标示的相同。
每个输出驱动器副本4将参考电流Iref2输出到两个输出驱动器3。
用于输出参考电流Iref2的每个输出驱动器副本4被放置在靠近接收从每个输出驱动器副本4输出的参考电流Iref2的输出驱动器3的位置。
如上所述，本实施方式中的输出驱动器副本的数量可以比在其中一个输出驱动器副本提供参考电流Iref2到一个输出驱动器的情况下少。这使得可以减小半导体器件的面积。
第二实施方式的修改
在第二实施方式中，每个输出驱动器副本将参考电流Iref2输出到两个输出驱动器3。然而，备选地，每个输出驱动器副本可以将参考电流Iref2输出到多于两个的输出驱动器3。
第三实施方式
图6为图示根据本发明第三实施方式的驱动器部分的配置的示意图。
参看图6，驱动器部分包括多个输出驱动器3和一个输出驱动器副本4。输出驱动器3具有相同的配置，并且每个这些输出驱动器3的配置与图4所标示的相同。输出驱动器副本4的配置与图4所标示的相同。
输出驱动器副本4将参考电流Iref2输出到输出驱动器3。
输出驱动器副本4被放置在布置输出驱动器3的区域的中心处。
如上所述，本实施方式只需要一个输出驱动器副本4。这使得可以减小半导体器件的面积。另外，输出驱动器副本4被放置在布置输出驱动器3的区域的中心处。因此，从输出驱动器副本4输出的参考电流有效地供给到输出驱动器3。
因此，目前公开的实施方式在所有方面都应当被认为是说明性的和非限制性的。本发明的范围由所附的权利要求而不是之前的描述表明。在此旨在涵盖在权利要求书的等同方案的含义和范围内的所有变化。

Claims (5)

1.一种半导体器件，包括：
输出驱动器，所述输出驱动器基于可调节低电压信号传输技术并且能够根据第一参考电流的幅度做出输出特性的自动调整；以及
驱动器副本，所述驱动器副本是所述输出驱动器的复制；
其中所述驱动器副本根据其输出与参考电压之间的差别来调整所述第一参考电流的幅度，并且将经调整的电流输出到所述输出驱动器。
2.如权利要求1的半导体器件，
其中所述输出驱动器包括：
SLVS输出驱动器；以及
预驱动器，所述预驱动器布置成紧在所述SLVS输出驱动器之前；
其中所述驱动器副本包括：
SLVS输出驱动器副本，所述SLVS输出驱动器副本是所述SLVS输出驱动器的复制；以及
预驱动器副本，所述预驱动器副本是所述预驱动器的复制，并且布置成紧在所述SLVS输出驱动器副本之前，
其中所述SLVS输出驱动器和所述预驱动器不具有电流源，
其中所述SLVS输出驱动器副本包括电阻，所述电阻与所述SLVS输出驱动器耦合到的传输路径以及放置在所述传输路径的末端的终端电阻具有相同的阻抗，以及
其中所述预驱动器副本包括：
比较器电路，所述比较器电路将SLVS输出驱动器副本的输出与所述参考电压之间的差别输出；以及
电流镜电路，所述电流镜电路生成将要供给到所述预驱动器的所述第一参考电流以及具有对应于所述比较器电路的输出的幅度并且将要供给到所述SLVS输出驱动器副本的第二参考电流。
3.如权利要求2的半导体器件，
其中所述SLVS输出驱动器和所述预驱动器为差分放大器电路，以及
其中所述SLVS输出驱动器副本和所述预驱动器副本为单端放大器电路。
4.如权利要求1的半导体器件，包括：
所述输出驱动器的多个单元；以及
所述驱动器副本的多个单元，
其中所述驱动器副本的单元各自向所述输出驱动器的单元输出所述第一参考电流。
5.如权利要求1的半导体器件，包括：
所述输出驱动器的多个单元；以及
所述驱动器副本的一个单元，
其中所述驱动器副本向所述输出驱动器的单元输出所述第一参考电流，并且所述驱动器副本被放置在布置所述输出驱动器的单元的区域的中心处。
CN2011100935265A 2010-04-13 2011-04-12 半导体器件 Pending CN102223492A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-091942 2010-04-13
JP2010091942A JP2011223430A (ja) 2010-04-13 2010-04-13 半導体装置

Publications (1)

Publication Number Publication Date
CN102223492A true CN102223492A (zh) 2011-10-19

Family

ID=44760477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100935265A Pending CN102223492A (zh) 2010-04-13 2011-04-12 半导体器件

Country Status (4)

Country Link
US (1) US8466718B2 (zh)
JP (1) JP2011223430A (zh)
KR (1) KR20110114470A (zh)
CN (1) CN102223492A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756407A (zh) * 2012-10-23 2015-07-01 高通股份有限公司 用于使用堆叠式金属氧化物半导体(mos)晶体管来匹配传输线特性的方法和设备
CN105991124A (zh) * 2015-06-08 2016-10-05 龙迅半导体（合肥）股份有限公司 一种驱动装置
CN107148755A (zh) * 2016-01-08 2017-09-08 哉英电子股份有限公司 发送装置以及包含该发送装置的收发系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5792690B2 (ja) 2012-07-26 2015-10-14 株式会社東芝 差動出力回路および半導体集積回路
US9843324B1 (en) * 2016-11-10 2017-12-12 Qualcomm Incorporated Voltage-mode SerDes with self-calibration
US10156893B1 (en) * 2017-06-20 2018-12-18 Micron Technology, Inc. Wiring with external terminal
JP7149813B2 (ja) * 2018-11-07 2022-10-07 キヤノン株式会社 信号処理装置及びその制御方法、撮像装置、プログラム、記憶媒体
US11863181B2 (en) * 2021-09-22 2024-01-02 Nxp Usa, Inc. Level-shifter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471107B1 (en) * 2004-05-12 2008-12-30 Pmc-Sierra, Inc. Active biasing in metal oxide semiconductor (MOS) differential pairs
US7619448B2 (en) * 2007-12-17 2009-11-17 Omnivision Technologies, Inc. Replica bias circuit for high speed low voltage common mode driver
JP5253964B2 (ja) 2008-05-29 2013-07-31 ルネサスエレクトロニクス株式会社 固体撮像装置
US7902883B2 (en) * 2008-06-20 2011-03-08 Fujitsu Limited Preemphasis driver with replica bias
US7635990B1 (en) * 2008-07-18 2009-12-22 Xilinx, Inc. Methods and apparatus for implementing an output circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756407A (zh) * 2012-10-23 2015-07-01 高通股份有限公司 用于使用堆叠式金属氧化物半导体(mos)晶体管来匹配传输线特性的方法和设备
CN104756407B (zh) * 2012-10-23 2016-10-19 高通股份有限公司 用于使用堆叠式金属氧化物半导体(mos)晶体管来匹配传输线特性的方法和设备
CN105991124A (zh) * 2015-06-08 2016-10-05 龙迅半导体（合肥）股份有限公司 一种驱动装置
CN105991124B (zh) * 2015-06-08 2019-01-15 龙迅半导体（合肥）股份有限公司 一种驱动装置
CN107148755A (zh) * 2016-01-08 2017-09-08 哉英电子股份有限公司 发送装置以及包含该发送装置的收发系统
US10756769B2 (en) 2016-01-08 2020-08-25 Thine Electronics, Inc. Transmitter and transmission/reception system including the same
CN107148755B (zh) * 2016-01-08 2020-12-11 哉英电子股份有限公司 发送装置以及包含该发送装置的收发系统

Also Published As

Publication number Publication date
JP2011223430A (ja) 2011-11-04
KR20110114470A (ko) 2011-10-19
US20110248749A1 (en) 2011-10-13
US8466718B2 (en) 2013-06-18

Similar Documents

Publication Publication Date Title
CN102223492A (zh) 半导体器件
TWI452832B (zh) 差動發信發射器及方法
KR100668498B1 (ko) 반도체 메모리의 데이터 출력장치 및 방법
US7952398B2 (en) Bias circuit for common-mode and semiconductor process voltage and temperature optimization for a receiver assembly
US20080024178A1 (en) Transmission line drivers and serial interface data transmission devices including the same
CN101425986A (zh) 能够在单端传输与差分传输之间转换的接口电路
US7863927B2 (en) Semiconductor device
US7868667B2 (en) Output driving device
US7755684B2 (en) Row driver circuitry for imaging devices and related method of operation
US8994403B2 (en) Apparatus and method for signal transmission over a channel
US10902892B2 (en) Input buffer circuit having differential amplifier
KR100996193B1 (ko) 출력 드라이빙장치
JP2003303894A (ja) 半導体集積回路
US8212758B2 (en) Source driver and display utilizing the source driver
US7667531B2 (en) Signal transmission circuit
US20090167359A1 (en) Current mode logic circuit and control apparatus therefor
JP2005303830A (ja) 差動出力回路
KR20150119551A (ko) 인터페이스 회로
KR101621844B1 (ko) 저전압 차동 신호 전송기
US20090284287A1 (en) Output buffer circuit and integrated circuit
CN113496669A (zh) 源信号输出电路及其反相器
JP2011124683A (ja) 出力バッファ回路、入力バッファ回路、及び入出力バッファ回路
CN105453435B (zh) 一种集成电路芯片及其阻抗校准方法
JP4217512B2 (ja) Ｌｖｄｓ回路
TWI517575B (zh) 自動校正輸出緩衝器的驅動能力之裝置與方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111019