TWI452832B - 差動發信發射器及方法 - Google Patents

差動發信發射器及方法 Download PDF

Info

Publication number
TWI452832B
TWI452832B TW097146792A TW97146792A TWI452832B TW I452832 B TWI452832 B TW I452832B TW 097146792 A TW097146792 A TW 097146792A TW 97146792 A TW97146792 A TW 97146792A TW I452832 B TWI452832 B TW I452832B
Authority
TW
Taiwan
Prior art keywords
driver
voltage
circuit
scaled
transmitter
Prior art date
Application number
TW097146792A
Other languages
English (en)
Other versions
TW200937859A (en
Inventor
Charles Qingle Wu
Yun-Hak Koh
Original Assignee
Omnivision Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Tech Inc filed Critical Omnivision Tech Inc
Publication of TW200937859A publication Critical patent/TW200937859A/zh
Application granted granted Critical
Publication of TWI452832B publication Critical patent/TWI452832B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Description

差動發信發射器及方法
本揭示內容一般係關於驅動器，而更特定言之但非排他的係關於低電壓差動發信器件。
相對較長的信號路徑係數位傳輸中之一主要瓶頸。例如，印刷電路板常常包含負責對相對較長的佈線路徑進行電壓位準偏移及靜電放電保護之電路。此外，該電路常常需要一相對較大量的電流來驅動藉由相對較長的佈線呈現之大的電阻及電容負載。因此，該電路常常使用大接點區域(及大的被動組件)，且還使用所使用的總電力之一大部分。該等大的區域及組件常常係用於輔助由該電路之耗電量。
本文說明用於一高速低電壓共模驅動器之一複製偏壓電路之具體實施例。為了充分瞭解本發明，在下面的說明中提出許多特定細節。然而，熟習此項技術者應明白，可不使用其中一或多個特定細節，或採用其他方法、組件、材料等，來實施本文所說明之技術。在其他實例中，並不詳細顯示或說明廣為人知的結構、材料或操作，以免混淆特定態樣。
整份說明書中所參考的"一項具體實施例"或"一具體實施例"表示結合該具體實施例所說明之一特定特徵、結構或特性係包括於本發明之至少一項具體實施例中。因此，本說明書各處出現的"在一項具體實施例中"或"一具體實施例中"辭令不一定全部表示同一具體實施例。此外，特定的特徵、結構或特性可以任何合適的方式組合於一或多項具體實施例中。
一般地，各種高速差動串聯鏈路標準業已經設計用於適應增加一晶片外資料速率通信。高速USB、火線(IEEE-1394)、串列ATA及SCSI係在PC(personal computer；個人電腦)工業中用於串列資料傳輸的標準中之數者。已在傳輸側串列資料通信中實施低電壓差動發信(LVDS)。
此外，供應商(例如蜂巢式電話公司)已建議一"subLVDS(sub-low voltage differential signal；超低電壓差動信號)"標準，其係該LVDS標準之一較小電壓擺動變體。已建議將SubLVDS用於在(例如)針對影像感測器與內建系統之間的串列通信之精簡相機埠2(CCP2)規格。
CCP2係標準行動成像架構(SMIA)標準之部分。典型的LVDS(low voltage differential signal；低電壓差動信號)/subLVDS標準具有介於供應電壓VDD與VSS之間的一輸出共模位準(Vcm)。例如，用於CCP2之發射器(Tx)一般在中心電壓Vcm處於0.9V時具有150mV之一輸出信號擺動(Vod)。
除高速影像資料外，常常在主機與用戶端之間發射低速晶片控制信號。已使用共模位準針對高速("HS")向低功率("LP")狀態的變化開發若干新協定。各種蜂巢式電話公司之一聯合努力已定義一新的實體層(PHY)標準。該PHY標準定義行動工業處理器介面(MIPI)，其將高速影像資料傳輸與低速控制信號組合於一單一的通信信號路徑("信道")中。
圖1係範例MIPI PHY輸出線位準之一圖解。可藉由以特定的線位準驅動該信道，來將發射器功能(例如一"信道狀態")程式化。例如，該高速傳輸(HS-TX)以差動方式藉由一低共模電壓位準(Vcm:0.2V)及小振幅(Vod:0.2V)驅動該信道。在該HS-TX狀態中，HS-TX之邏輯高位準(Voh:0.3V)係相對甚低於VDD。
在一低速度傳輸(LP-TX)期間，該輸出信號一般在0V與1.2V之間雙態觸變。在從該HS-TX向該LP-TX狀態轉換期間，藉由將該Vcm從一0.2V之低位準升高至一1.2V之高位準將一LP邏輯高位同時呈現於兩個輸出接點(Dp與Dn)上。在用戶端側上之一接收器(耦合至該發射器之輸出)回應於所判定的LP邏輯高位呈現而將其接收狀態從HS調整為LP。
圖2係一範例MIPI發射器之一圖解。MIPI發射器200包括串聯器201、HS-TX發射器202及LP-TX發射器203。串聯器201(亦稱為一多工器，或"MUX")將並聯資料轉換成具有一高傳輸速率之一單一資料通道。如圖所示，HS與LP傳輸可共用相同的實體信道以減少封裝接針之數目及封裝之成本。
圖3係一傳統LVDS驅動器之一圖解。該傳統LVDS/subLVDS驅動器300係設計為具有一電流源302之一差動電流開關對301。來自差動電流開關對301之尾電流經調整用以控制輸出電壓擺動Vod。藉由分接反向終端電阻器303之中點來感測共模位準Vcm。藉由即時使用共模回授濾波器304來追蹤並調整Vcm。
在高速(例如每秒十億位元)傳輸中，若該傳輸線相對較長，則一般使用一特定程度的阻抗匹配(在發射器輸出、接收器輸入與傳輸信道的特性阻抗之間)。為輔助阻抗匹配，該傳統LVDS驅動器300亦在輸出接點(Dp與Dn)之間包括晶片上100至200歐姆反向終端電阻器303來提高在一般所關注的頻率時低於-10dB之差動反射係數。反向終端電阻器一般消耗一額外50%至100%的最終輸出驅動器電流之一功率損耗。
但是，在一模式變化(在MIPI協定中從LP至HS)期間的高速安定時間要求常常可能藉由使用一傳統類比共模回授迴路來抑制即時Vcm追蹤。該等傳統類比共模回授迴路一般提供過長以致無法提供足夠快的回授信號之回應時間。
圖4解說一範例MIPI指定的共模位準安定時間相對於一傳統共模回授迴路之一比較。跡線401解說從LP模式至HS模式之MIPI指定的轉換時間，而跡線402解說該共模回授迴路之回應時間。可看出，該傳統類比共模回授迴路之較長回應時間一般會防止在從LP至HS模式之一模式變化期間的即時Vcm追蹤。
一基於PMOS電流源的LVDS驅動器因若干限制使用一反向終端電阻器303來達到差動S22規格(其係針對兩個埠的網路連接之一輸出反射係數)。由於用於指示模式HS的Vcm較低(0.2V)，因此該LVDS驅動器300原本不可能具有至VSS之一電流源。此外，至VDD之一PMOS電流源會呈現一至VDD之高阻抗路徑，此會增加回應時間。一反向終端電阻器(例如電阻器303)之使用仍呈現針對共模位準之一至VDD及GND之高阻抗路徑。在一有損的環境中，其展示在較高速傳輸處之較高的Vcm漣波。
圖5解說一範例高速基於NMOS的差動高速LCM驅動器。驅動器500包括組態於一"無尾電流"配置中之預驅動器501與(NMOS)電晶體510、511、512及513。若無反向終端電阻器，則該驅動器500可提高該電路之功率效率。可由切換NMOS電晶體之輸出阻抗來直接決定反向終端電阻(Rout)。可藉由精細的電晶體尺寸調節及偏壓來達到50歐姆單端或100歐姆差動反向終端之反向終端阻抗。因此，可使用電晶體尺寸調節及偏壓條件而非尾電流來決定Vod及Vcm。
用於製造驅動器500的程序之變化可能導致產品中針對各個製程邊界具有Vod、Vcm及Rout之一相對較大變化。例如，該預驅動器501之邏輯高位準Vr與最終輸出驅動器電源供應Vs(參見下面的VS調節器603)兩者皆會引起該等變化。
圖6係一傳統的調節器偏壓電路之一圖解。驅動器600包括電流參考601、Vr調節器602、Vs調節器603、預驅動器604及發射器605。可對Vr調節器602與VS調節器603作獨立調整以控制該驅動器600之Vod、Vcm及Rout。Vs一般係設定為接近發射器605的上拉電晶體612與613的輸出高位準之一位準，而發射器605的下拉電晶體610與611之輸出低位準一般約為VSS。
電晶體610、611、612及613係因Vds相對較小(約為0.1V至0.25V而主動電晶體之Vgs相對較高(約為1.0V)，而偏壓於一線性偏壓區域中。例如，可將電晶體610及612作為一對來啟動，而停用電晶體611及613。同樣的，可將電晶體611及613作為一對來啟動，而使電晶體610及612保持停用。
但是，使用Vr與Vs調節器的傳統偏壓方案一般需要相對較大的電容器(其通常提供於電路基板之外部)。用於充分驅動該等調節器之一足夠高的電源供應所需的實體空間亦相對較大。外部精密電阻器(其增加空間及封裝要求)一般係用作電阻參考來提高電路組件之匹配精確度。
由於從該LP模式至HS模式之相對較快的切換規格，用於一最終電路及預驅動器之複製偏壓電路一般係保持為導通。該複製偏壓電路即使在LP狀態中亦一般保持為導通以使該電路能快速回應。因此，在配置功率預算時，複製電路的耗電量常常係一主要考量因素。
Vod、Vcm及Rout信號之變化常常係由複製與真實驅動器之間的組件失配引起。失配分析及多個迴路調節器的蒙特卡羅(Monte-Carlo)模擬之結果顯示與下面參考附圖所揭示的複製偏壓電路相比在傳統電路中可能較大的失配。下面的圖式解說一範例LCM輸出驅動器、一範例預驅動器電路、一範例複製偏壓電路及其範例組合。
圖7係解說一範例低功率低共模驅動器之一示意圖。LCM驅動器700與NMOS電晶體710、711、712及713係組態於一"無尾電流"配置中。電晶體712與713之汲極(節點Vs)係如圖7所解說直接耦合至核心電源供應VDD。節點"inn"之預驅動器之邏輯低位準(例如，在一特定邏輯狀態中)係設計成足夠低以切斷電晶體710及713。以此方式，上拉電晶體712之Vds係足夠高以在一飽和區域而非在一線性區域中偏壓電晶體712。因此，電晶體712用作一標準的源極隨耦器，其具有藉由預驅動器(其係在下面參考圖8來說明)的邏輯高位準Vr來控制之一輸出位準。
電晶體711(在用作一下拉電阻器時)係依據等式(1)偏壓於該線性區域中。
Rout1=d(Vds)/d(Ids)=2/[μnCox W1/L1(Vr-Vth)]　(1)
其中d(Vds)係在節點"Dn"處之汲極源極電壓，d(Ids)係在節點"Dn"處之汲極至源極電流，μnCox係電晶體711的閘極之電子遷移率及電容，Vr係邏輯高位準，Vth係臨限電壓，而W1/L1係電晶體711的閘極之寬度與長度比率。
電晶體712(在用作一上拉電阻器時)係依據等式(2)偏壓於飽和區域中。
Rout2==d(Vds2)/d(Ids)=d(-Voh)/d(Ids)=1/[μnCox W2/L2(Vr-Vth-Voh)]　(2)
其中d()係()之導數，unCox係電晶體712的閘極之電子遷移率及電容，Vr係邏輯高位準，Vth係臨限電壓，Voh係額外負擔電壓(Vr-Vth)，而W2/L2係電晶體712的閘極之寬度與長度比率。可忽略電晶體712之整體效應，因為電晶體源極電壓處於或接近接地。
可將等式(1)與(2)相關，如等式(3)所示：
W1/L1(Vr. Vth)(Voh-[1/2μnCox W2/L2(Vr-.Vth-Voh)2 ]Rext}=W2/L2(Vr. Vth. Voh)2 　(3)
等式3證實針對該等下拉與上拉電晶體兩者的輸出電阻(Rout)係由電子遷移率、W/L比率及Vr-Vth(或Voh)決定。
當一複製電路回授迴路係設計用以調節Vr以產生一固定Voh時，輸出(Vr-Vth)之邏輯高位準(其改變為約0.3V)一般不會針對製程邊界發生實質上的變化。一般不會產生針對製程邊界之Rout的實質上變化，因為μn(如在等式3中)針對程式拐點(而非針對溫度)接近一常數。因此，揭示一複製迴路，其用於調整Vr以使得Vr-Vth針對程式拐點而恆定。
Voh與Vcm係用於達到針對一欲在其中正確區分HS與LP狀態的接收器之輸出設計邊限。可將一固定Voh(受一回授信號控制)定義為保持接近之一電壓。該固定Voh將Vcm及Vod變化局限於針對程序及溫度拐點之一最小值。
圖8係解說一範例電流模式邏輯(CML)驅動器之一示意圖。驅動器800係一範例可選擇負載電阻電路，其包括：電晶體810、811、812、813(皆為NMOS)，電晶體820、821、822、823、824、825、826(皆為PMOS)，電阻器830、831、832、833、834、835及電流源840。
驅動器800可用作在一LCM驅動器中之一預驅動器。驅動器800使用電流模式邏輯(CML)而非一軌道至軌道(rail-to-rail)的CMOS架構。可藉由一電流源(電晶體812)之尾電流及負載電阻來設定該驅動器800之輸出電壓擺動以確保達到一邏輯低與高位準以在該驅動器700中切斷(在一範例中)電晶體713及710而接通電晶體711及712。電晶體826可以係用作一可調整的電阻器以控制從VDD起的電壓降。因此，可藉由PRF來調整該邏輯高位準Vr，如下面參考圖9所述。
一數位開關信號(sel<2:0>)可用於選擇針對驅動器800之一負載電阻。藉由可選擇電阻器之一矩陣來控制驅動器800之尾電流。可藉由該數位切換信號之設定值來選擇範例性電路中的有效電阻。因此，可藉由可程式化控制邏輯來設定驅動器800之輸出擺動振幅、電流消耗及跳越速率。用於該電路之可切換的偏壓允許將該輸出信號之跳越速率調整用於伺服不同的資料速率應用。因此，該數位開關信號可用於依據一所需操作模式將輸出信號強度程式化。
圖9係解說具有一CML驅動器與一複製偏壓電路之一範例差動發射器之一示意圖。發射器900包括預驅動器910、LCM驅動器920、複製電路930及放大器940。預驅動器910可以係如圖8所解說之一驅動器。LCM驅動器920可以係如圖7所解說之一驅動器。可將發射器900之輸出耦合至(例如)一外部接收器950。該預驅動器910轉換一輸入信號之電壓位準以產生一偏移輸出信號。該預驅動器910回應於一可選擇的負載電阻電路(912)與一電壓調節回授信號(PRF)而偏移該電壓。該驅動器920接收該偏移信號並回應於所接收的偏移信號而產生一驅動器輸出信號(Dp及Dn)。該複製電路930包含來自該等預驅動器及驅動器電路之經縮放組件(下面說明)。該等經縮放組件係用於產生電壓調節回授信號。所產生的電壓調節回授信號係表示該驅動器輸出信號之一輸出電壓。
複製電路930一般包括預驅動器910及LCM驅動器920之一比例複製。該比例複製經尺寸調節用以產生約為(例如)操作電路預驅動器910與LCM驅動器920所消耗電流之十分之一的一電流。例如，在該複製中的電晶體之寬度可以係在該預驅動器910及LCM驅動器920中的對應物之十分之一，而該等複製電阻器可以係在該預驅動器910及LCM驅動器920中的對應電阻器之十倍之大。而且，例如，當外部接收器之終端電阻器951係100歐姆時，在複製電路930中的對應物電阻器931可以係選擇為1000歐姆。
由於該等節點之電壓位準係藉由IR降(例如藉由橫跨一電阻器或電晶體之有效電阻)來設定，因此使用相同的比例因數按比例縮小電流與按比例增加電阻有助於確保在該等操作電路與該等複製對應物之間的電壓位準係相同。此外，可使得電壓失配最小化，因為該複製可以係藉由使用類似結構來設計並藉由相同的程序步驟來製造。因此，在運算與複製電路之間的操作電壓位準可以係設計為實質上相同。當複製電路930之功率輸入係耦合至VDD及GND而該複製電路930之輸出V(Dpx)設定為一邏輯高的位準時，該複製電路之V(Dpx)一般等於該操作電路之Voh。
在該範例中的放大器940係將V(Dpx)與一0.3V(Vref)的參考電壓相比較，以針對運算與複製電路兩者的預驅動器提供一回授信號PRF之一高增益運算放大器(op-amp)。信號PRF係用於設定預驅動器910之Vr，其相應地將輸出Voh及V(Dpx)強制設為一標稱0.3V。
因此，揭示一使用一回授迴路來將Voh強制為接近0.3V之範例複製偏壓電路。因為Vcm及Vol之量值比Voh更小，追蹤Vcm(0.2V)或邏輯低輸出位準Vol(0.1V)之傳統方法一般蒙受更多失配錯誤。此外，在將用於傳統方法中的較小電壓位準相比較時一般會因運算放大器而產生更多錯誤。
該單一回授迴路發射器設計既使得設計複雜性最小化，且簡化晶片佈局。基於CML的預驅動器具有從VDD至VSS之一恆定電流。因此，電源供應及接地彈跳一般小於在使用一CMOS(軌道至軌道)預驅動器時遇到的彈跳。可使用一低如1.0V的單一電源供應，但可直接使用來自核心邏輯之一1.5V的供電。HS之安定時間可比典型的基於共模回授之設計快兩個量值等級。無需使用反向終端電阻器便可達到較高的功率效率。該複製偏壓電路可使Vcm、Vod及針對典型程序、電源供應及溫度拐角的輸出阻抗保持在一相對較窄的性能範圍。
圖10係解說具有一CML驅動器與一已移除非作用電晶體的複製電路之一範例差動發射器之一示意圖。發射器1000包括預驅動器1010、LCM驅動器1020、複製電路1030及放大器1040。可將發射器1000之輸出耦合至(例如)一外部接收器1050。外部接收器1050包括終端電阻器1051。電阻器1031一般係電阻器1051之一比例複製。在透過該複製LCM驅動器1020的電晶體之電流預期係接近零之情況下(例如在使用一3.3V NMOS程序來提高ESD強固性時)，替代性複製電路1030不包括該等電晶體。
圖11係解說具有一CML驅動器與一已將一下拉電晶體替換為一下拉電阻器的複製電路之一範例差動發射器之一示意圖。發射器1100包括預驅動器1110、LCM驅動器1120、複製電路1130及放大器1140。可將發射器1100之輸出耦合至(例如)一外部接收器1150。外部接收器1150包括終端電阻器1151。電阻器1131可以係電阻器1151之一比例複製。該替代性複製電路1130以一與電阻器1131串聯放置之下拉電阻器1132來替換一下拉NMOS電晶體。
圖12係解說具有一CML驅動器與一已將一下拉電晶體替換為一電阻器且已移除非作用電晶體的複製電路之一範例差動發射器之一示意圖。發射器1200包括預驅動器1210、LCM驅動器1220、複製電路1230及放大器1240。可將發射器1200之輸出耦合至(例如)一外部接收器1250。外部接收器1250包括終端電阻器1251。電阻器1231可以係電阻器1251之一比例複製。替代性複製電路1230以該電阻器1232替換一下拉NMOS電晶體。該替代性複製電路1230一般不包括該複製LCM驅動器1220之非作用電晶體。
圖13解說將PMOS(用作一可調整的電阻器)之汲極一起聯接在該複製與主動驅動器兩者上之一範例差動發射器之一示意圖。此設計減小該主動與該複製驅動器之間的Vr失配。發射器1300包括預驅動器1310、LCM驅動器1320、複製電路1330及放大器1340。可將發射器1300之輸出耦合至(例如)一外部接收器1350。外部接收器1350包括終端電阻器1351。電阻器1331可以係電阻器1351之一比例複製。該替代性複製電路1330將電晶體1316之汲極耦合至其在複製電路1330中的對應物(電晶體1326)，從而減小在預驅動器1310與複製電路1330之間的邏輯高位準失配。此組態可在預驅動器電路1310始終通電之時使用。
圖14係解說具有直接用於代真及最終驅動器之主動LCM驅動器的邏輯高位之一範例差動發射器之一示意圖。發射器1400包括預驅動器1410、LCM驅動器1420、複製電路1430及放大器1440。可將發射器1400之輸出耦合至(例如)一外部接收器1450。外部接收器1450包括終端電阻器1451。電阻器1431可以係電阻器1451之一比例複製。該替代性複製電路1430將電晶體1416之汲極耦合至複製電路1430之一驅動器部分之一輸入，從而減小在預驅動器1410與複製電路1430之間的邏輯高位準失配。此組態可以係在預驅動器電路1410始終通電時使用，且係藉由將該等非作用電晶體刪除而以圖13之範例發射器為基礎。
圖15係解說具有直接用於代真及最終驅動器之主動LCM驅動器的邏輯高位且移除非作用電晶體之一範例差動發射器之一示意圖。發射器1500包括預驅動器1510、LCM驅動器1520、複製電路1530及放大器1540。可將發射器1500之輸出耦合至(例如)一外部接收器1550。外部接收器1550包括終端電阻器1551。電阻器1531可以係電阻器1551之一比例複製。該替代性複製電路1530將電晶體1516之汲極耦合至用於複製電路1530之一驅動器部分的輸出電晶體之閘極，從而減小在預驅動器1510與複製電路1530之間的邏輯高位準失配。此組態可以係在預驅動器電路1510始終通電時使用，且係以圖14之範例發射器為基礎。
上面本發明之圖解具體實施例之說明，包括發明摘要所述內容，並不期望包攬無遺或將本發明限於所揭示的精密形式。儘管本文基於解說目的而說明本發明之特定具體實施例及範例，但熟習相關技術者會明白可在本發明的範疇內作各種變化。
可根據上述詳細描述對本發明作此等變更。隨附申請專利範圍中所使用的術語不應解釋為將本發明限制於本說明書所揭示的特定具體實施例。實際上，本發明之範疇將完全由以下申請專利範圍來決定，此類申請專利範圍應依據已確定的申請專利範圍解釋規則而加以解釋。
200．．．MIPI發射器
201．．．串聯器
202．．．HS-TX發射器
203．．．LP-TX發射器
300．．．傳統LVDS/subLVDS驅動器
301．．．差動電流開關對
302．．．電流源
303．．．反向終端電阻器
304．．．共模回授濾波器
500．．．驅動器
501．．．預驅動器
510、511、512及513．．．(NMOS)電晶體
600．．．驅動器
601．．．電流參考
602．．．Vr調節器
603．．．VS調節器
604．．．預驅動器
605．．．發射器
610與611．．．下拉電晶體
612與613．．．上拉電晶體
700．．．LCM驅動器
710、711、712及713．．．NMOS電晶體
800．．．驅動器
810、811、812、813．．．電晶體
820、821、822、823、824、825、826．．．電晶體
830、831、832、833、834、835．．．電阻器
840．．．電流源
900．．．發射器
910．．．預驅動器
912．．．可選擇的負載電阻電路
920．．．LCM驅動器
930．．．複製電路
931．．．對應物電阻器
940．．．放大器
950．．．外部接收器
951．．．終端電阻器
1000．．．發射器
1010．．．預驅動器
1020．．．LCM驅動器
1030．．．複製電路
1031．．．電阻器
1040．．．放大器
1050．．．外部接收器
1051．．．終端電阻器
1100．．．發射器
1110．．．預驅動器
1120．．．LCM驅動器
1130．．．複製電路
1131．．．電阻器
1132．．．下拉電阻器
1140．．．放大器
1150．．．外部接收器
1151．．．終端電阻器
1200．．．發射器
1210．．．預驅動器
1220．．．LCM驅動器
1230．．．複製電路
1231．．．電阻器
1232．．．電阻器
1240．．．放大器
1250．．．外部接收器
1251．．．終端電阻器
1300．．．發射器
1310．．．預驅動器
1316．．．電晶體
1320．．．LCM驅動器
1326．．．電晶體
1330．．．複製電路
1331．．．電阻器
1340．．．放大器
1350．．．外部接收器
1351．．．終端電阻器
1400．．．發射器
1410．．．預驅動器
1416．．．電晶體
1420．．．LCM驅動器
1430．．．複製電路
1431．．．電阻器
1440．．．放大器
1450．．．外部接收器
1451．．．終端電阻器
1500．．．發射器
1510．．．預驅動器
1516．．．電晶體
1520．．．LCM驅動器
1530．．．複製電路
1531．．．電阻器
1540．．．放大器
1550．．．外部接收器
1551．．．終端電阻器
Dn、Dp．．．輸出接點
inn．．．節點
上文已參考以下圖式來說明本揭示內容的非限制性且非詳盡具體實施例，其中各圖式中相似的參考數字指相似的零件，除非以別的方式指定。
圖1係範例MIPI PHY輸出線位準之一圖解。
圖2係一範例MIPI發射器之一圖解。
圖3係一傳統LVDS驅動器之一圖解。
圖4解說一範例MIPI指定的共模位準安定時間相對於一傳統共模回授迴路之一比較。
圖5解說具有可調整的Vdd(電源供應)之一範例高速基於NMOS的差動高速LCM驅動器。
圖6係一傳統的調節器偏壓電路之一圖解。
圖7係解說具有固定Vdd(電源供應)之一範例低功率低共模驅動器之一示意圖。
圖8係解說一範例電流模式邏輯(CML)驅動器之一示意圖。
圖9係解說具有一CML驅動器與一複製偏壓電路之一範例差動發射器之一示意圖。
圖10係解說具有一CML驅動器與一已移除非作用電晶體的複製電路之一範例差動發射器之一示意圖。
圖11係解說具有一CML驅動器與一已將一下拉電晶體替換為一下拉電阻器的複製電路之一範例差動發射器之一示意圖。
圖12係解說具有一CML驅動器與一已將一下拉電晶體替換為一電阻器且已移除非作用電晶體的複製電路之一範例差動發射器之一示意圖。
圖13解說具有耦合至該複製及該主動驅動器之一PMOS電晶體的汲極之一範例差動發射器之一示意圖。
圖14係解說具有直接用於代真及最終驅動器之一主動LCM驅動器的邏輯高位之一範例差動發射器之一示意圖。
圖15係解說具有邏輯反相器之一範例差動發射器，該邏輯反射器具有用於該代真及最終驅動器之一電阻器。
900．．．發射器
910．．．預驅動器
912．．．可選擇的負載電阻電路
920．．．LCM驅動器
930．．．複製電路
931．．．對應物電阻器
940．．．放大器
950．．．外部接收器
951．．．終端電阻器
Dn．．．輸出接點
Dp．．．輸出接點
inn．．．節點

Claims (16)

  1. 一種差動發信(differential signaling)發射器，其包含：一預驅動器，其係耦合用以偏移一輸入信號之一電壓位準以產生一偏移的輸出信號，其中該預驅動器回應於一可選擇負載電阻電路及一電壓調節回授信號而偏移該輸入信號之該電壓位準；一驅動器，其用於接收該偏移信號，並回應於該所接收的偏移信號而產生一驅動器輸出信號；以及一複製電路，其係耦合至該預驅動器及該驅動器，該複製電路包含來自該驅動器電路之經縮放組件，其中該等經縮放組件係用於產生該電壓調節回授信號，其中該電壓調節回授信號係表示該驅動器輸出信號之一輸出電壓，其中該預驅動器之一p型電晶體之汲極係耦合至該複製電路之一經縮放的p型電晶體之汲極且耦合至該複製電路之複數個經縮放的n型電晶體之閘極。
  2. 如請求項1之發射器，其中該複製電路包含相對於在該預驅動器及驅動器中的對應組件具有一10倍縮放因數之組件。
  3. 如請求項1之發射器，其中該可選擇的負載電阻電路包含並聯的電位電流路徑，其中每一電位電路路徑包含串聯耦合之一p型電晶體與一電阻器。
  4. 如請求項1之發射器，其中該輸入信號與該等驅動器輸出信號係差動信號。
  5. 如請求項4之發射器，其中該預驅動器使用電流模式邏輯。
  6. 如請求項1之發射器，其中該複製電路包含一經縮放的預驅動器，其回應於一經縮放的可選擇負載電阻電路及該電壓調節回授信號而偏移該電壓。
  7. 如請求項1之發射器，其中該複製電路包含具有一電阻之一經縮放的電阻器，該電阻器經縮放為用於接收該驅動器輸出信號之一接收器之一負載電阻器。
  8. 如請求項7之發射器，其中該經縮放的電阻器係耦合於該複製電路之一經縮放的上拉驅動器電晶體與一下拉電阻器之間。
  9. 一種差動發信方法，其包含：接收一差動輸入信號；回應於一電壓調節回授信號而偏移該所接收的差動輸入信號之電壓位準，以產生一偏移的差動輸出信號；回應於該偏移的信號產生一驅動器輸出信號；使用一複製電路產生一複製操作電壓，其中該複製電路包含用於產生該驅動器輸出信號的電路之經縮放的組件；將複製操作電壓與一參考電壓相比較以產生該電壓調節回授信號；以及將該預驅動器之一p型電晶體之汲極耦合至該複製電路之一經縮放的p型電晶體之汲極並耦合至該複製電路之複數個經縮放的n型電晶體之閘極。
  10. 如請求項9之方法，其中進一步回應於一可選擇的負載電阻電路而偏移該差動輸入信號。
  11. 如請求項9之方法，其中該驅動器輸出信號之一強度對應於一高速模式或一低功率對高速傳輸。
  12. 一種差動發信發射器，其包含：一預驅動器，其係耦合用以偏移一輸入信號之一電壓位準以產生一偏移的輸出信號，其中該預驅動器回應於一電壓調節回授信號而偏移該輸入信號之該電壓位準；一驅動器，其用於接收該偏移信號，並回應於該所接收的偏移信號而產生一驅動器輸出信號；以及一複製電路，其係耦合至該預驅動器及該驅動器，該複製電路包含來自該等預驅動器及驅動器電路之經縮放組件，其中該等經縮放組件及一電壓參考係用於產生該電壓調節回授信號，其中該複製電壓調節回授信號係表示該驅動器輸出信號之一輸出電壓，其中該預驅動器之一p型電晶體之汲極係耦合至該複製電路之一經縮放的p型電晶體之汲極且耦合至該複製電路之複數個經縮放的n型電晶體之閘極。
  13. 如請求項12之發射器，其中該預驅動器進一步回應於一可選擇的負載電阻電路而偏移該電壓。
  14. 如請求項13之發射器，其中該可選擇的負載電阻電路包含並聯的電位電流路徑，其中每一電位電路路徑包含串聯耦合之一p型電晶體與一電阻器。
  15. 如請求項12之發射器，其中該複製電路包含具有一電阻 之一經縮放的電阻器，該電阻器經縮放為用於接收該驅動器輸出信號之一接收器之一負載電阻器。
  16. 如請求項12之發射器，其中基板包含CMOS電晶體。
TW097146792A 2007-12-17 2008-12-02 差動發信發射器及方法 TWI452832B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/002,618 US7619448B2 (en) 2007-12-17 2007-12-17 Replica bias circuit for high speed low voltage common mode driver

Publications (2)

Publication Number Publication Date
TW200937859A TW200937859A (en) 2009-09-01
TWI452832B true TWI452832B (zh) 2014-09-11

Family

ID=40404471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097146792A TWI452832B (zh) 2007-12-17 2008-12-02 差動發信發射器及方法

Country Status (5)

Country Link
US (1) US7619448B2 (zh)
EP (1) EP2229733B1 (zh)
CN (1) CN101904100B (zh)
TW (1) TWI452832B (zh)
WO (1) WO2009079146A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI652900B (zh) 2016-05-24 2019-03-01 豪威科技股份有限公司 用於閂鎖防制之自適應主體偏壓電路

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032089A1 (ja) * 2005-09-16 2007-03-22 Fujitsu Limited コモンモード電圧制御装置
US8064536B2 (en) * 2007-12-26 2011-11-22 Intel Corporation Link calibration
US8200179B1 (en) * 2008-10-07 2012-06-12 Lattice Semiconductor Corporation Combined variable gain amplifier and analog equalizer circuit
US7977997B2 (en) 2008-12-30 2011-07-12 Micron Technology, Inc. Generating a full rail signal
ES2909145T3 (es) * 2010-02-02 2022-05-05 Nokia Technologies Oy Generación de señales diferenciales
JP2011223430A (ja) * 2010-04-13 2011-11-04 Renesas Electronics Corp 半導体装置
KR101139633B1 (ko) * 2010-08-04 2012-05-15 성균관대학교산학협력단 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기, 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절 방법, 이 전압 조절기를 포함하는 전압모드 드라이버 및 이 전압 조절 방법을 이용하는 전압모드 드라이버
US8624641B1 (en) * 2010-11-03 2014-01-07 Pmc-Sierra, Inc. Apparatus and method for driving a transistor
US8952725B2 (en) 2011-02-24 2015-02-10 Via Technologies, Inc. Low voltage differential signal driving circuit and electronic device compatible with wired transmission
US8368426B2 (en) * 2011-02-24 2013-02-05 Via Technologies, Inc. Low voltage differential signal driving circuit and digital signal transmitter
US8791691B2 (en) * 2011-03-24 2014-07-29 Lsi Corporation Fully differential signal peak detection architecture
TWI470931B (zh) * 2011-04-08 2015-01-21 Alpha Imaging Technology Corp 通用序列匯流排電路
US8466982B2 (en) * 2011-06-06 2013-06-18 Omnivision Technologies, Inc. Low common mode driver
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US8760188B2 (en) * 2011-06-30 2014-06-24 Silicon Image, Inc. Configurable multi-dimensional driver and receiver
US8633756B2 (en) * 2011-07-21 2014-01-21 National Semiconductor Corporation Low voltage differential signaling (LVDS) circuitry and method for dynamically controlling common mode voltage at input
US8618832B2 (en) 2011-08-03 2013-12-31 Qualcomm Incorporated Balanced single-ended impedance control
US20130057319A1 (en) * 2011-09-06 2013-03-07 Xin Liu Method and circuit for precisely controlling amplitude of current-mode logic output driver for high-speed serial interface
US8604829B2 (en) * 2011-09-07 2013-12-10 Advanced Micro Devices, Inc. Low-power wide-tuning range common-mode driver for serial interface transmitters
US8760189B2 (en) * 2011-09-29 2014-06-24 Qualcomm Incorporated Apparatus to implement symmetric single-ended termination in differential voltage-mode drivers
CN103118237B (zh) * 2011-11-16 2016-03-02 华晶科技股份有限公司 影像接收装置的接口电路及其数据传输方法
US9753479B2 (en) * 2012-08-01 2017-09-05 Qualcomm Incorporated Multi-standard, automatic impedance controlled driver with supply regulation
US8847628B1 (en) * 2012-09-29 2014-09-30 Integrated Device Technology Inc. Current mode logic circuits with automatic sink current adjustment
US8928365B2 (en) * 2012-10-23 2015-01-06 Qualcomm Incorporated Methods and devices for matching transmission line characteristics using stacked metal oxide semiconductor (MOS) transistors
US9300331B2 (en) 2012-11-09 2016-03-29 Omnivision Technologies, Inc. Method, apparatus and system for providing pre-emphasis in a signal
US9306563B2 (en) 2013-02-19 2016-04-05 Lattice Semiconductor Corporation Configurable single-ended driver
US8760203B1 (en) * 2013-05-01 2014-06-24 Cypress Semiconductor Corporation OTA based fast lock PLL
KR20150018072A (ko) * 2013-08-09 2015-02-23 에스케이하이닉스 주식회사 송/수신 회로 및 이를 포함하는 송/수신 시스템
TWI505247B (zh) * 2013-09-10 2015-10-21 Himax Tech Ltd 顯示器串列介面的校準系統及方法
CN104716948B (zh) * 2013-12-17 2018-01-19 北京华大九天软件有限公司 高速串行数据发送端tmds信号驱动器电路
JP6298629B2 (ja) * 2013-12-24 2018-03-20 株式会社メガチップス データ受信装置
US9582454B2 (en) * 2014-03-18 2017-02-28 Intel Corporation Reconfigurable transmitter
US9264263B2 (en) * 2014-04-21 2016-02-16 Qualcomm Incorporated Serdes voltage-mode driver with skew correction
US20150319108A1 (en) * 2014-05-02 2015-11-05 Texas Instruments Incorporated Re-driver for bidriectional unidrectional high speed signaling while permitting low speed bidirectional signaling
US9407259B2 (en) * 2014-06-27 2016-08-02 Finisar Corporation Driver circuit
CN104485942B (zh) * 2014-11-05 2017-09-29 芯原微电子(上海)有限公司 一种用于usb 的发送器
CN106294905B (zh) * 2015-06-01 2021-07-06 鸿富锦精密电子(郑州)有限公司 印刷电路板布线系统及方法
CN105991124B (zh) * 2015-06-08 2019-01-15 龙迅半导体（合肥）股份有限公司 一种驱动装置
US9513655B1 (en) * 2015-11-24 2016-12-06 Omnivision Technologies, Inc. Interface circuit with variable output swing and open termination mode for transmitting signals
US9608633B1 (en) * 2015-11-24 2017-03-28 Omnivision Technologies, Inc. Interface circuit with configurable variable supply voltage for transmitting signals
US10305481B2 (en) * 2016-03-10 2019-05-28 Via Alliance Semiconductor Co., Ltd. Pre-driver for driving low voltage differential signaling (LVDS) driving circuit
US9843324B1 (en) * 2016-11-10 2017-12-12 Qualcomm Incorporated Voltage-mode SerDes with self-calibration
WO2019000318A1 (zh) * 2017-06-29 2019-01-03 广东高云半导体科技股份有限公司 一种兼容mipi信号输出的通用接口电路
US10373674B2 (en) * 2017-08-31 2019-08-06 Micron Technology, Inc. Apparatuses and methods for data transmission offset values in burst transmissions
US10367486B2 (en) 2017-10-26 2019-07-30 Linear Technology Holding Llc High speed on-chip precision buffer with switched-load rejection
CN111279659B (zh) * 2017-11-02 2023-07-14 索尼半导体解决方案公司 电子电路和电子设备
CN109905120B (zh) * 2017-12-08 2024-04-09 武汉精立电子技术有限公司 一种基于cml电路产生c_phy信号的装置
US10873323B2 (en) * 2019-01-31 2020-12-22 Marvell Asia Pte, Ltd. Systems and methods for calibrating impedance of a low power voltage-mode transmitter driver
CN110048709B (zh) * 2019-04-19 2023-05-26 海光信息技术股份有限公司 电流模式逻辑驱动电路
CN112187249A (zh) * 2019-07-03 2021-01-05 瑞昱半导体股份有限公司 偏压电路系统与偏压方法
US11695411B2 (en) * 2020-11-18 2023-07-04 Electronics And Telecommunications Research Institute Transmitter and operating method of transmitter
EP4124872B1 (en) * 2021-07-28 2024-03-27 NXP USA, Inc. Differential input receiver circuit testing with a loopback circuit
US20230058343A1 (en) * 2021-08-19 2023-02-23 Nxp Usa, Inc. Nmos low swing voltage mode tx driver
US11863181B2 (en) * 2021-09-22 2024-01-02 Nxp Usa, Inc. Level-shifter
CN114286034A (zh) * 2021-12-23 2022-04-05 南昌虚拟现实研究院股份有限公司 一种mipi电阻网络系统及方法
US11881866B2 (en) 2022-03-03 2024-01-23 Samsung Electronics Co., Ltd. Electronic device and method for controlling slew rate for high-speed data communications
CN116561035B (zh) * 2023-07-07 2023-10-31 西安智多晶微电子有限公司 Fpga与mipi双向通信的方法、装置及电子设备
CN116938222B (zh) * 2023-09-15 2024-01-09 芯潮流(珠海)科技有限公司 补偿校准电路、输出驱动器及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040100838A1 (en) * 2002-11-20 2004-05-27 Fujitsu Limited Buffer circuit device supplying a common mode voltage applicable to a next-stage circuit receiving output signals of the buffer circuit device
US20060244530A1 (en) * 2005-04-27 2006-11-02 Broadcom Corporation Digitally adjusted variable gain amplifier (VGA) using switchable differential pairs

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023488A (en) 1990-03-30 1991-06-11 Xerox Corporation Drivers and receivers for interfacing VLSI CMOS circuits to transmission lines
US5959492A (en) * 1997-10-31 1999-09-28 Vlsi Technology, Inc. High speed differential driver circuitry and methods for implementing the same
US6617925B2 (en) 2001-06-14 2003-09-09 Nurlogic Design, Inc. Method and apparatus for gain compensation and control in low voltage differential signaling applications
JP2005311591A (ja) * 2004-04-20 2005-11-04 Matsushita Electric Ind Co Ltd 電流駆動装置
US7471107B1 (en) * 2004-05-12 2008-12-30 Pmc-Sierra, Inc. Active biasing in metal oxide semiconductor (MOS) differential pairs
JP4858959B2 (ja) * 2006-06-06 2012-01-18 ルネサスエレクトロニクス株式会社 差動信号駆動回路及び差動信号駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040100838A1 (en) * 2002-11-20 2004-05-27 Fujitsu Limited Buffer circuit device supplying a common mode voltage applicable to a next-stage circuit receiving output signals of the buffer circuit device
US20060244530A1 (en) * 2005-04-27 2006-11-02 Broadcom Corporation Digitally adjusted variable gain amplifier (VGA) using switchable differential pairs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI652900B (zh) 2016-05-24 2019-03-01 豪威科技股份有限公司 用於閂鎖防制之自適應主體偏壓電路

Also Published As

Publication number Publication date
WO2009079146A1 (en) 2009-06-25
EP2229733B1 (en) 2018-04-25
TW200937859A (en) 2009-09-01
US20090153219A1 (en) 2009-06-18
CN101904100A (zh) 2010-12-01
US7619448B2 (en) 2009-11-17
CN101904100B (zh) 2013-08-07
WO2009079146A8 (en) 2010-06-24
EP2229733A1 (en) 2010-09-22

Similar Documents

Publication Publication Date Title
TWI452832B (zh) 差動發信發射器及方法
US9496874B2 (en) Receiver circuit and signal receiving method thereof
US7471107B1 (en) Active biasing in metal oxide semiconductor (MOS) differential pairs
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
US6590413B1 (en) Self-tracking integrated differential termination resistance
TWI473430B (zh) 低共模驅動器
US7859296B2 (en) Calibration circuit, on die termination device and semiconductor memory device using the same
US7541838B2 (en) Transmitter swing control circuit and method
US7940036B2 (en) Voltage comparison circuit, and semiconductor integrated circuit and electronic device having the same
US20090002031A1 (en) Slew rate controlled output driver for use in semiconductor device
US20100231266A1 (en) Low voltage and low power differential driver with matching output impedances
JP2008182516A (ja) インタフェース回路および半導体集積回路
US8466718B2 (en) Semiconductor device
US20100097093A1 (en) Input/output circuitry with compensation block
US7659747B2 (en) Transmission device
JP2005223872A (ja) 差動駆動回路およびそれを内蔵する電子機器
TWI495279B (zh) 連結校準技術及晶片與系統
US20100090726A1 (en) Data receiver of semiconductor integrated circuit
US9948293B1 (en) Transmitter driver circuits and methods
JP2004241930A (ja) 出力回路
US10908674B2 (en) Electronic device and operating method thereof
JP4966803B2 (ja) 半導体回路およびそれを用いた計算機ならびに通信装置
US10050624B2 (en) Process-compensated level-up shifter circuit
KR20140146368A (ko) 입출력 장치 및 이를 포함하는 입출력 시스템
US7486140B2 (en) Differential amplifier