CN104716948B - 高速串行数据发送端tmds信号驱动器电路 - Google Patents
高速串行数据发送端tmds信号驱动器电路 Download PDFInfo
- Publication number
- CN104716948B CN104716948B CN201310691785.7A CN201310691785A CN104716948B CN 104716948 B CN104716948 B CN 104716948B CN 201310691785 A CN201310691785 A CN 201310691785A CN 104716948 B CN104716948 B CN 104716948B
- Authority
- CN
- China
- Prior art keywords
- serial data
- tmds
- circuit
- high voltage
- preemphasis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明专利涉及一种高速串行数据发送端TMDS信号驱动器电路，由高速串行数据预处理缓冲电路和预加重电路，TMDS信号驱动器电路组成。采用该种电路设计，解决了深亚微米CMOS工艺核心电压低而输出接口电压高导致的高速数据通路衔接问题，同时能在不牺牲接口静电防护能力的基础上，显著降低输出节点寄生电容，提高驱动器输出阻抗，有效提高驱动器传输速率和抗噪声能力。预加重通路和主信号通路联合工作有效改善TMDS信号长距离传输信号质量问题。该电路与深亚微米CMOS标准工艺完全兼容，可以降低制造成本，便于推广应用。
Description
技术领域
高速串行数据发送端TMDS信号驱动器电路发明属于集成电路技术领域，特别是高速串行数据信号驱动器的电路设计和方法。
背景技术
TMDS（Transition-minimized differential signaling，以下简称TMDS）最小化传输差分信号是高速串行数据传输的一种重要方式，尤其应用在高清数字视频信号接口上。TMDS 的差分电流源利用直流耦合的差分电缆对和终端的匹配电阻将数据传递给接收端，链路的参考电压VDDH（3.3V）用来建立差分信号的高电平, 驱动器的电流和终端匹配电阻来确定差分信号的低电平。
图1显示了一般串行数据传输系统的结构图，核心数据处理和控制器将并行数据传送给并转串电路，将并行数据串行化后，由高速数据驱动器产生链路驱动差分信号，通过电缆到达接收端，实现数据的传输和交换。TMDS信号驱动器电路的设计一直是高速接口设计的难点，它需要保证信号电平特性满足标准要求外，还需要引入最少的噪声和抖动，数据差分对内偏移等，输出节点寄生电容要足够小以保证信号的上升时间和下降时间。
随着CMOS工艺的不断发展，芯片核心工作电压不断降低，已经达到1.0V以下，而TMDS接口电压仍然为3.3V，这将导致两个电压域的高速信号传输亦变得困难，如图2所示，采用电平移位电路将低电压信号转换成高电压信号，用于驱动输出差分对，电平移位电路设计困难且难于保证高速信号质量。传统驱动差分对开关采用N型厚栅氧MOS器件难于满足高速信号的快速切换要求，而采用核心薄栅氧器件设计接口驱动电路将会使系统静电防护能力变弱，影响系统工作的稳定性和可靠性。
发明内容
本发明提出了一种新型的TMDS信号驱动器电路，能够很好的兼容深亚微米CMOS工艺，并能较好的解决核心并转串电路与输出驱动器电路的衔接信号传输问题，且无需电平移位电路。采用薄栅氧器件和厚栅氧器件组合的方式设计驱动电路，实现输出信号的快速切换，亦能保证输出高电压节点与内部低电压节点的隔离，实现系统的稳定性和可靠性。
本发明技术方案如下：
TMDS串行数据驱动器结构包含图3所示串行数据缓冲和预加重电路，TMDS信号驱动器电路，本发明不包含并串转换电路。
TMDS信号驱动器输出主差分对和预加重差分对采用P型MOS器件作为差分对信号切换开关，图4中的MP0~MP3为源端与衬底相连的低电压薄栅氧PMOS器件，该器件与前级并串转换电路输出缓冲器直接对接，无需电平移位电路。
电压钳位电路采用图4所示厚栅氧高电压器件MN0，MN1，其栅端电压VBN由VDDH（3.3V）电压域偏置电路产生，使得MP0~MP3的源端电压在信号切换时不会超过器件承压能力（VDD低电压域，1.0V左右），保证MP0~MP3的工作可靠性。
输出节点OUT，OUTB与MN0，MN1之间由电阻R5，R6连接，用于隔离输出节点与内部MOS器件，提高静电防护能力，MN0，MN1为漏端结面积缩小的厚栅氧高电压MOS器件，漏端版图不再遵守大结面积静电防护规则，MN0，MN1与电阻R5，R6的具体实现包含单个或多个叉指相连方式，叉指电阻阻值在150~200欧姆左右，如图5所示。
输出差分驱动器尾电流源采用共源共栅结构，提高足够精准的电流和高输出阻抗，图2显示MN2，MN3为主驱动差分对尾电流源，M8，M9为预加重差分对尾电流源，M4，M5，M6，M7提供两路微小电流源，电流值在100微安以下，使得器件MN0，MN1始终处于弱导通状态，提高其在信号切换时的开启速度。
并串转换电路输出缓冲级由CMOS反相器链构成，反相器链可以由1个或者多个低电压薄栅氧MOS器件构成的反相器组成，信号强度逐级放大，电压摆幅为全摆幅0~VDD，VDD为1.0V左右，全摆幅信号直接驱动输出级差分对管，图6显示，采用D触发器将串行数据延迟一个周期的方式实现预加重路径信号。
预加重差分对管MP2，MP3与主差分对管MP0，MP1采用反向极性漏端加和，分别与MN0，MN1管的源端连接，共享MN0，MN1隔离钳位器件。
附图说明
图 1 背景技术串行数据发送器结构图
图 2 背景技术串行数据信号驱动器示意图
图 3 本发明TMDS串行数据驱动器结构图
图 4 本发明TMDS信号驱动器电路示意图
图 5 本发明信号驱动器隔离管MN0，MN1和电阻R5，R6实现方式示意图
图 6 本发明串行数据预加重和缓冲电路示意图
具体实施方式
下面结合附图对本发明的具体实施方式做进一步的说明。
如图3所示，并转串电路将并行数据转换成串行数据后，将由缓冲和预加重电路进行预处理，然后直接驱动TMDS信号驱动器电路，TMDS信号驱动器产生符合TMDS标准要求的电平信号，驱动外部差分电缆，将串行数据信号传输到接收端。
采用D触发器将串行数据延迟一个数据周期的方式实现预加重路径信号，如图6所示，将主通道信号和预加重通道信号直接由反相器链逐级增强信号强度，形成电压摆幅为0到低电源电压VDD的差分信号，用于驱动TMDS信号驱动电路。
TMDS信号驱动器输出主差分对和预加重差分对采用P型MOS器件作为差分对信号切换开关，图4中的MP0~MP3为源端与衬底相连的低电压薄栅氧PMOS器件，该器件与前级并串转换电路输出缓冲器直接对接，无需电平移位电路。
电压钳位电路采用图4所示厚栅氧高电压MOS器件MN0，MN1，其栅端电压VBN由VDDH（3.3V）电压域偏置电路产生。MN0，MN1的源端电压为VBN-VGS（栅源电压），其绝对电压值接近低电源电压VDD（1V左右），使得低电压薄栅氧器件MP0~MP3的能够正常开启和关断，同时有效隔离外部节点3.3V电压进入内部节点，保证了MP0~MP3的工作可靠性。当前级缓冲输出信号IN为低，INB为高信号时，MP1，MN1导通，同时MP0，MN0截止，尾电流源形成接近10毫安左右电流从MP1，MN1支路流出，与终端电阻RT（50欧姆）在输出节点OUT端形成低于电源电压500毫伏左右的TMDS信号低电平，输出节点OUTB为高电源电压，形成TMDS信号高电平。
输出节点与内部MOS器件之间用R5，R6电阻隔离，其实现方式由图5显示，采取多个电阻和MOS管叉指连接的方式。比如单个电阻阻值在200欧姆左右，10个叉指并行连接，总等效电阻接近20欧姆左右，与尾电流源形成接近200毫伏压降，不至于影响驱动器正常工作，却起到了隔离作用，增强了驱动器的静电防护能力。MN0，MN1为漏端结面积缩小的厚栅氧高电压MOS器件，漏端版图不遵守大结面积的静电防护规则，有效减少了节点寄生电容，驱动器能够工作在更高的速率上。
为增加厚栅氧器件MN0，MN1的启动速度，图4显示，本发明引入由M4，M5，M6，M7提供的两路微小电流源，器件MN0，MN1始终处于导通状态，电流在两个支路切换时，MN0，MN1无需从截止工作区到饱和工作区来回切换，一直保持在饱和工作区，有效减少MN0，MN1的启动时间。
预加重差分对管MP2，MP3与主差分对管MP0，MP1采用反向极性漏端加和，分别与MN0，MN1管的源端连接，共享MN0，MN1隔离钳位器件，无需额外的高电压厚栅氧MOS器件做隔离保护。
采用如图4中P型MOS器件作为信号切换开关后，MP0，MP1的共漏端节点将有足够的电压裕量，MN2，MN3构成共源共栅结构电流镜为主驱动差分对尾电流源，MN8，MN9构成预加重通路差分对尾电流源，共源共栅电流源为TMDS信号驱动器提高足够高的输出阻抗以抑制噪声，同样电流精度亦得到了保证。
主差分对电流源和预加重差分对电流源电流绝对值可调节，用于控制输出信号摆幅和预加重强度。
Claims (5)
1.一种TMDS串行数据驱动器电路，其特征在于包含以下功能模块和连接关系：
串行数据缓冲和预加重电路，TMDS信号驱动器电路，串行数据缓冲和预加重电路输出低电压域全摆幅信号直接驱动后级高电压域TMDS信号驱动器电路；
输出高电压节点与内部低电压节点由厚栅氧高电压器件和电阻串联的方式进行钳位隔离，厚栅氧高电压器件的栅端电压由高电压域偏置电路产生；
TMDS信号驱动器电路包括主差分对管和预加重差分对管，主差分对管和预加重差分对管采用反向极性漏端加和方式，共享厚栅氧高电压器件隔离钳位电路。
2.根据权利要求1所述TMDS串行数据驱动器电路，其特征在于：主差分对管和预加重差分对管的信号开关器件采用源端与衬底相连的低电压薄栅氧P型MOS器件，低电压薄栅氧P型MOS器件的栅端与前级串行数据缓冲和预加重电路输出直接相连。
3.根据权利要求1所述TMDS串行数据驱动器电路，其特征在于：厚栅氧高电压器件和电阻串联的方式是采取一个或多个电阻和MOS管叉指并行连接的方式。
4.根据权利要求1所述TMDS串行数据驱动器电路，其特征在于：两路微小电流源分别连接至厚栅氧高电压器件源端，厚栅氧高电压器件保持弱导通状态。
5.根据权利要求1所述TMDS串行数据驱动器电路，其特征在于：主信号差分对管和预加重差分对管的尾电流源采用共源共栅电流镜方式，电流绝对值和比例可调节。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310691785.7A CN104716948B (zh) | 2013-12-17 | 2013-12-17 | 高速串行数据发送端tmds信号驱动器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310691785.7A CN104716948B (zh) | 2013-12-17 | 2013-12-17 | 高速串行数据发送端tmds信号驱动器电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104716948A CN104716948A (zh) | 2015-06-17 |
| CN104716948B true CN104716948B (zh) | 2018-01-19 |
Family
ID=53415967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310691785.7A Active CN104716948B (zh) | 2013-12-17 | 2013-12-17 | 高速串行数据发送端tmds信号驱动器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104716948B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170025883A (ko) * | 2015-08-31 | 2017-03-08 | 에스케이하이닉스 주식회사 | 버퍼 회로, 이를 이용하는 리시버 및 시스템 |
| CN107733424A (zh) * | 2017-09-08 | 2018-02-23 | 灿芯创智微电子技术（北京）有限公司 | 一种具有预加重功能的ddr接口电路 |
| CN107819462A (zh) * | 2017-09-08 | 2018-03-20 | 灿芯创智微电子技术（北京）有限公司 | 一种新型高压与低压兼容的电路接口 |
| CN109246037B (zh) * | 2018-08-13 | 2019-07-12 | 上海奥令科电子科技有限公司 | 用于高速串行数据传输的驱动器以及高速串行接口发射机 |
| CN115333556B (zh) * | 2022-08-10 | 2023-10-03 | 慷智集成电路(上海)有限公司 | 一种基于mipi协议的高速收发系统 |
| CN118100988B (zh) * | 2024-04-25 | 2024-07-02 | 成都电科星拓科技有限公司 | 降低通信中前向串扰的方法及前向合成电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW423217B (en) * | 1998-04-29 | 2001-02-21 | Nat Semiconductor Corp | Low voltage differential signaling driver with pre-emphasis circuit |
| CN101904100A (zh) * | 2007-12-17 | 2010-12-01 | 美商豪威科技股份有限公司 | 用于高速低电压共模驱动器的复制偏置电路 |
| TW201121239A (en) * | 2009-12-01 | 2011-06-16 | Himax Imaging Inc | Driving circuit with impedence calibration and pre-emphasis functionalities |
| WO2013020072A2 (en) * | 2011-08-04 | 2013-02-07 | Micron Technology, Inc. | Apparatuses and methods of communicating differential serial signals including charge injection |
| CN102934362A (zh) * | 2010-01-20 | 2013-02-13 | 德克萨斯仪器股份有限公司 | 用于高电压差分信号传输的驱动电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011142382A (ja) * | 2010-01-05 | 2011-07-21 | Renesas Electronics Corp | プリエンファシス機能を含む出力回路と半導体装置 |
-
2013
- 2013-12-17 CN CN201310691785.7A patent/CN104716948B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW423217B (en) * | 1998-04-29 | 2001-02-21 | Nat Semiconductor Corp | Low voltage differential signaling driver with pre-emphasis circuit |
| US6281715B1 (en) * | 1998-04-29 | 2001-08-28 | National Semiconductor Corporation | Low voltage differential signaling driver with pre-emphasis circuit |
| CN101904100A (zh) * | 2007-12-17 | 2010-12-01 | 美商豪威科技股份有限公司 | 用于高速低电压共模驱动器的复制偏置电路 |
| TW201121239A (en) * | 2009-12-01 | 2011-06-16 | Himax Imaging Inc | Driving circuit with impedence calibration and pre-emphasis functionalities |
| CN102934362A (zh) * | 2010-01-20 | 2013-02-13 | 德克萨斯仪器股份有限公司 | 用于高电压差分信号传输的驱动电路 |
| WO2013020072A2 (en) * | 2011-08-04 | 2013-02-07 | Micron Technology, Inc. | Apparatuses and methods of communicating differential serial signals including charge injection |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104716948A (zh) | 2015-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104716948B (zh) | 高速串行数据发送端tmds信号驱动器电路 | |
| JP4578316B2 (ja) | 送信装置 | |
| TWI491180B (zh) | 具高輸出電壓的低電壓傳輸裝置 | |
| CN105958822B (zh) | 电压转换电路 | |
| US9035677B2 (en) | High-speed low power stacked transceiver | |
| US8749269B2 (en) | CML to CMOS conversion circuit | |
| CN102447457A (zh) | 用于高速模拟开关的低漏动态双向本体-捆绑方式 | |
| US11139843B1 (en) | SerDes driver with common-gate-based buffer to use core devices in relatively high power supply domain | |
| TW201037972A (en) | I/O buffer with twice supply voltage tolerance using normal supply voltage devices | |
| CN102457455A (zh) | 低压差分信号发送器 | |
| US10996495B2 (en) | High-rate high-swing drive circuit applied to silicon photonic modulator | |
| US6847225B2 (en) | CML (current mode logic) OCD (off chip driver)—ODT (on die termination) circuit for bidirectional data transmission | |
| CN102624656A (zh) | 低压差分信号发送器 | |
| CN110098830B (zh) | 一种晶体管的衬底切换电路和电平转换电路 | |
| CN103996678A (zh) | 半导体集成电路和成像装置 | |
| CN106411303A (zh) | 一种适用于集成电路中的防漏电mos开关结构 | |
| CN102545883A (zh) | 基于cmos工艺实现的高速多选一复用器 | |
| CN103457554A (zh) | 轨到轨运算放大器 | |
| CN107835011A (zh) | 一种高可靠性三态输出电路 | |
| CN104539251B (zh) | 低噪声低压差分信号发送器 | |
| CN104716938B (zh) | 一种栅跟随输入输出电路 | |
| KR100713907B1 (ko) | 반도체 장치의 라인 구동 회로 | |
| CN100472952C (zh) | 电流控制cmos宽带可变延迟信元电路 | |
| US11936353B2 (en) | Direct-switching h-bridge current-mode drivers | |
| Young | An SOI CMOS LVDS driver and receiver pair |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181122 Address after: 610200 13 Floors of No. 596 Yinhe Road Research Complex Building, Shuangliu District, Chengdu City, Sichuan Province Patentee after: Chengdu nine core microtechnology Co., Ltd. Address before: 100102 Second Floor, Block A, No. 2, Lize Middle Road, Chaoyang District, Beijing Patentee before: Beijing Jiutian Digital Technology Co., Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 610200 Chengdu City, Sichuan Province, Chengdu City, the Galactic Road, No. 596 scientific research complex 13 floor Patentee after: Chengdu Huada Jiutian Technology Co., Ltd Address before: 610200 Chengdu City, Sichuan Province, Chengdu City, the Galactic Road, No. 596 scientific research complex 13 floor Patentee before: CHENGDU JIUXIN MICRO TECHNOLOGY Co.,Ltd. |