CN107819462A - 一种新型高压与低压兼容的电路接口 - Google Patents

一种新型高压与低压兼容的电路接口 Download PDF

Info

Publication number
CN107819462A
CN107819462A CN201710803806.8A CN201710803806A CN107819462A CN 107819462 A CN107819462 A CN 107819462A CN 201710803806 A CN201710803806 A CN 201710803806A CN 107819462 A CN107819462 A CN 107819462A
Authority
CN
China
Prior art keywords
low
pressure
low pressure
circuit interface
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710803806.8A
Other languages
English (en)
Inventor
孔亮
庄志青
职春星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brite Powerise (beijing) Ltd Co Of Microelectronics Technology
Original Assignee
Brite Powerise (beijing) Ltd Co Of Microelectronics Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brite Powerise (beijing) Ltd Co Of Microelectronics Technology filed Critical Brite Powerise (beijing) Ltd Co Of Microelectronics Technology
Priority to CN201710803806.8A priority Critical patent/CN107819462A/zh
Publication of CN107819462A publication Critical patent/CN107819462A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种新型高压与低压兼容的电路接口。本发明所述的一种新型高压与低压兼容的电路接口包括高压电源输入端、低压电源输入端、pmos器件、nmos器件、数据信号输入端、高压输出端及低压输出端，其中，所述电路接口的最后一级驱动单元的上拉单元、下拉单元分别为两个低压器件层叠结构，高压输出端的前级驱动引出作为低压输出端。采用本发明所述的电路接口，可以把高压与低压的工作器件分开，高压工作状态采用高压器件，低压工作状态采用低压器件，减少高低压互相对设计的权衡，节省占用的高压器件面积,节省成本。

Description

一种新型高压与低压兼容的电路接口
技术领域
本发明属于电路接口技术领域，具体涉及一种新型高压与低压兼容的电路接口。
背景技术
现有接口电路常常需要高压与低压工作电压兼容，比如在不同的情况下需要1.8V或0.9V分别输出。若要二者兼容，现有技术中采用耐高压的1.8V及以上电压的器件来设计最终驱动电路。则其中低压工作状态只能用1.2V电压驱动高压器件，导致高压器件非完全开启状态。因此需要增加更多额外数量的高压器件，面积较大。高低压兼容成为设计中的一大挑战。
发明内容
针对现有技术中存在的缺陷，本发明的目的是提供一种新型高压与低压兼容的电路接口，能够把高压与低压的工作器件分开，高压工作状态采用高压器件，低压工作状态采用低压器件，减少高低压互相对设计的权衡，节省占用的高压器件面积,节省成本。
为达到以上目的，本发明采用的技术方案是：
一种新型高压与低压兼容的电路接口，包括高压电源输入端、低压电源输入端、pmos器件、nmos器件、数据信号输入端、高压输出端及低压输出端，其中，所述电路接口的最后一级驱动单元的上拉单元、下拉单元分别为两个低压器件层叠结构，高压输出端的前级驱动引出作为低压输出端。
进一步，所述上拉单元的上层低压pmos器件源级与衬底接高压电源VDD18，其前级驱动为摆幅为高压电源VDD18与低压电源VDD09之间摆动的驱动单元。
更进一步，所述上拉单元的下层低压pmos器件衬底接低压电源VDD09，其前级驱动为摆幅为低压电源VDD09与地VSS之间摆动的驱动单元。
进一步，所述下拉单元的上层低压nmos器件衬底接低压电源VDD09，其前级驱动为摆幅为低压电源VDD09与高压电源VDD18之间摆动的驱动单元。
更进一步，所述下拉单元的下层低压nmos器件源级与衬底接地VSS，其前级驱动为摆幅为低压电源VDD09与地之间摆动的驱动单元。
进一步，上下拉单元的中间为高压工作状态的输出端，输出摆幅为高压电源VDD18到地。
更进一步，前级驱动中间点为低压工作状态输出端，输出摆幅为低压电源VDD09到地。
进一步，所述的电路接口中还设置有缓冲器，用于接受前级信号并驱动后级单元。
更进一步，在上拉单元中，所述的缓冲器分别设置于数据信号输入端与上层低压pmos器件和下层低压pmos器件之间，下拉单元中，所述的缓冲器分别设置于数据信号输入端与上层低压nmos器件和下层低压nmos器件之间。
进一步，所述的电路接口中，在上、下拉单元中的下层的两个缓冲器之间还设置有二级静电保护电阻，用于保护后级器件。
本发明的效果在于：采用本发明所述的电路接口，把高压与低压的工作器件分开，高压工作状态采用高压器件，低压工作状态采用低压器件，减少高低压互相对设计的权衡，节省占用的高压器件面积，节省成本。
附图说明
图1是本发明具体实施方式中所述一种新型高压与低压兼容的电路接口的电路原理图。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步描述。
本发明通过改进设计，把高压与低压的工作器件分开，高压工作状态采用高压器件，低压工作状态采用低压器件，减少高低压互相对设计的权衡，节省占用的高压器件面积，节省成本。
如图1所示，一种新型高压与低压兼容的电路接口，包括高压电源VDD18、低压电源VDD09、pmos器件、nmos器件、数据信号输入DIN、高压输出端及低压输出端，其中，所述电路接口的最后一级驱动单元的上拉单元、下拉单元分别为两个低压器件层叠结构，高压输出端的前级驱动引出作为低压输出端。
本实施例中，上拉单元1上层低压pmos(pos i t ive channe l Meta l OxideSemiconductor，是指n型衬底、p沟道，靠空穴的流动运送电流的MOS管)器件3源级与衬底接高压电源VDD18，其前级驱动为摆幅为高压电源VDD18与低压电源VDD09之间摆动的驱动单元。
上拉单元1下层低压pmos器件4衬底接低压电源VDD09，其前级驱动为摆幅为低压电源VDD09与地VSS之间摆动的驱动单元。
与上拉单元对称的下拉单元2同理为两个低压器件层叠结构：
下拉单元上层低压nmos器件5衬底接低压电源VDD09，其前级驱动为摆幅为低压电源VDD09与高压电源VDD18之间摆动的驱动单元。
下拉单元下层低压nmos器件6源级与衬底接地VSS，其前级驱动为摆幅为低压电源VDD09与地之间摆动的驱动单元。
上下拉单元的中间为高压工作状态的输出端B 10，输出摆幅为高压电源VDD18到地。
前级驱动中间A点9为低压工作状态输出端，输出摆幅为低压电源VDD09到地。
A，B两点作为低压与高压的输出端，互不干扰，方便根据各自参数独立设计，节省面积。
本实施例中，如图1所示，所述的电路接口中还设置有缓冲器7，在上拉单元中，所述的缓冲器7分别设置于DIN与上层低压pmos器件3和下层低压pmos器件4之间，下拉单元中，所述的缓冲器7分别设置于DIN与上层低压nmos器件5和下层低压nmos器件6之间，缓冲器7用于接受前级信号，驱动后级单元。另外，在上、下拉单元中的下层的两个缓冲器7之间，还分别设置有用于后级器件保护的二级静电保护电阻8。
通过上述实施例，可以看出采用本发明所述的电路接口，把高压与低压的工作器件分开，高压工作状态采用高压器件，低压工作状态采用低压器件，减少高低压互相对设计的权衡，节省占用的高压器件面积可以达15％，节省成本可以达20％。
本领域技术人员应该明白，本发明所述的方法和系统并不限于具体实施方式中所述的实施例，上面的具体描述只是为了解释本发明的目的，并非用于限制本发明。本领域技术人员根据本发明的技术方案得出其他的实施方式，同样属于本发明的技术创新范围，本发明的保护范围由权利要求及其等同物限定。

Claims (10)

1.一种新型高压与低压兼容的电路接口，包括高压电源输入端、低压电源输入端、pmos器件、nmos器件、数据信号输入端、高压输出端及低压输出端，其特征在于：所述电路接口的最后一级驱动单元的上拉单元、下拉单元分别为两个低压器件层叠结构，高压输出端的前级驱动引出作为低压输出端。
2.如权利要求1所述的一种新型高压与低压兼容的电路接口，其特征是：所述上拉单元的上层低压pmos器件源级与衬底接高压电源VDD18，其前级驱动为摆幅为高压电源VDD18与低压电源VDD09之间摆动的驱动单元。
3.如权利要求2所述的一种新型高压与低压兼容的电路接口，其特征是：所述上拉单元的下层低压pmos器件衬底接低压电源VDD09，其前级驱动为摆幅为低压电源VDD09与地VSS之间摆动的驱动单元。
4.如权利要求1至3任一项所述的一种新型高压与低压兼容的电路接口，其特征是：所述下拉单元的上层低压nmos器件衬底接低压电源VDD09，其前级驱动为摆幅为低压电源VDD09与高压电源VDD18之间摆动的驱动单元。
5.如权利要求4所述的一种新型高压与低压兼容的电路接口，其特征是：所述下拉单元的下层低压nmos器件源级与衬底接地VSS，其前级驱动为摆幅为低压电源VDD09与地之间摆动的驱动单元。
6.如权利要求5所述的一种新型高压与低压兼容的电路接口，其特征是：上下拉单元的中间为高压工作状态的输出端，输出摆幅为高压电源VDD18到地。
7.如权利要求6所述的一种新型高压与低压兼容的电路接口，其特征是：前级驱动中间点为低压工作状态输出端，输出摆幅为低压电源VDD09到地。
8.如权利要求7所述的一种新型高压与低压兼容的电路接口，其特征是：所述的电路接口中还设置有缓冲器，用于接受前级信号并驱动后级单元。
9.如权利要求8所述的一种新型高压与低压兼容的电路接口，其特征是：在上拉单元中，所述的缓冲器分别设置于数据信号输入端与上层低压pmos器件和下层低压pmos器件之间，下拉单元中，所述的缓冲器分别设置于数据信号输入端与上层低压nmos器件和下层低压nmos器件之间。
10.如权利要求9所述的一种新型高压与低压兼容的电路接口，其特征是：所述的电路接口中，在上、下拉单元中的下层的两个缓冲器之间还设置有二级静电保护电阻，用于保护后级器件。
CN201710803806.8A 2017-09-08 2017-09-08 一种新型高压与低压兼容的电路接口 Pending CN107819462A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710803806.8A CN107819462A (zh) 2017-09-08 2017-09-08 一种新型高压与低压兼容的电路接口

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710803806.8A CN107819462A (zh) 2017-09-08 2017-09-08 一种新型高压与低压兼容的电路接口

Publications (1)

Publication Number Publication Date
CN107819462A true CN107819462A (zh) 2018-03-20

Family

ID=61601579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710803806.8A Pending CN107819462A (zh) 2017-09-08 2017-09-08 一种新型高压与低压兼容的电路接口

Country Status (1)

Country Link
CN (1) CN107819462A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1390387A (zh) * 1999-09-10 2003-01-08 英特尔公司 用于高和低电压总线的输出缓冲器
US20100085078A1 (en) * 2008-10-07 2010-04-08 Vns Portfolio Llc Digital Logic Voltage Level Shifter
CN102208909A (zh) * 2010-03-31 2011-10-05 上海宏力半导体制造有限公司 电平转换电路
CN102655409A (zh) * 2011-03-02 2012-09-05 创意电子股份有限公司 二级式后端驱动器
CN104716948A (zh) * 2013-12-17 2015-06-17 北京华大九天软件有限公司 高速串行数据发送端tmds信号驱动器电路
US20160173092A1 (en) * 2014-12-12 2016-06-16 Intel Corporation Current steering level shifter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1390387A (zh) * 1999-09-10 2003-01-08 英特尔公司 用于高和低电压总线的输出缓冲器
US20100085078A1 (en) * 2008-10-07 2010-04-08 Vns Portfolio Llc Digital Logic Voltage Level Shifter
CN102208909A (zh) * 2010-03-31 2011-10-05 上海宏力半导体制造有限公司 电平转换电路
CN102655409A (zh) * 2011-03-02 2012-09-05 创意电子股份有限公司 二级式后端驱动器
CN104716948A (zh) * 2013-12-17 2015-06-17 北京华大九天软件有限公司 高速串行数据发送端tmds信号驱动器电路
US20160173092A1 (en) * 2014-12-12 2016-06-16 Intel Corporation Current steering level shifter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YU-SHIANG LIN等: ""Single stage static level shifter design for subthreshold to I/O voltage conversion"", 《PROCEEDING OF THE 13TH INTERNATIONAL SYMPOSIUM ON LOW POWER ELECTRONICS AND DESIGN (ISLPED "08)》 *

Similar Documents

Publication Publication Date Title
US6693469B2 (en) Buffer interface architecture
CN104638887A (zh) 一种可实现输出高电平转换的输出驱动电路
EP3217552B1 (en) Input-output receiver
US20110309873A1 (en) Circuit having gate drivers having a level shifter
US20120049939A1 (en) Input/output circuit
US8847658B2 (en) Overdrive circuits and related method
KR20180040958A (ko) 저전압 소자로 구현되는 고전압 출력 드라이버
US9768768B2 (en) Failsafe interface circuit and related method
US20190207604A1 (en) Switch device with switch circuits that provide high voltage surge protection
US10063233B2 (en) Method of operating a pull-up circuit
US8975923B2 (en) Protective multiplexer
CN107910858A (zh) 低压静电保护电路、芯片电路及其静电保护方法
CN103812498A (zh) 过驱动装置
EP2317650B1 (en) Failsafe/tolerant driver architecture
CN107004638A (zh) 半导体集成电路
CN102064817A (zh) I/o驱动电路
CN103117740B (zh) 低功耗电平位移电路
EP2317651B1 (en) Bias voltage generation to protect input/output (IO) circuits during a failsafe operation and a tolerant operation
US9325310B2 (en) High-swing voltage mode driver
CN107819462A (zh) 一种新型高压与低压兼容的电路接口
CN103944556A (zh) 电平转移电路
EP2317648B1 (en) A floating well circuit operable in a failsafe condition and a tolerant condition
CN105703761A (zh) 输入/输出驱动电路
CN104716938A (zh) 一种栅跟随输入输出电路
KR20120082845A (ko) 전하 커플링에 대한 정전기적 방전 보호

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180320

RJ01 Rejection of invention patent application after publication