CN107910858A - 低压静电保护电路、芯片电路及其静电保护方法 - Google Patents

低压静电保护电路、芯片电路及其静电保护方法 Download PDF

Info

Publication number
CN107910858A
CN107910858A CN201711282468.4A CN201711282468A CN107910858A CN 107910858 A CN107910858 A CN 107910858A CN 201711282468 A CN201711282468 A CN 201711282468A CN 107910858 A CN107910858 A CN 107910858A
Authority
CN
China
Prior art keywords
diode
circuit
low voltage
electrostatic protection
ground terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711282468.4A
Other languages
English (en)
Other versions
CN107910858B (zh
Inventor
洪根刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Ruili Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruili Integrated Circuit Co Ltd filed Critical Ruili Integrated Circuit Co Ltd
Priority to CN201711282468.4A priority Critical patent/CN107910858B/zh
Publication of CN107910858A publication Critical patent/CN107910858A/zh
Priority to PCT/CN2018/119918 priority patent/WO2019110016A1/en
Priority to US16/888,545 priority patent/US11569222B2/en
Application granted granted Critical
Publication of CN107910858B publication Critical patent/CN107910858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种低压静电保护电路、芯片电路及其静电保护方法，保护电路包括第一保护单元及第二保护单元，第一保护单元包含第一二极管及第二二极管，第一二极管的阳极与第二二极管的阴极相连且作为保护电路的第一接入端，第一二极管的阴极与第二二极管的阳极相连且作为第一保护单元的串接端，第二保护单元包含第三二极管及第四二极管，第三二极管的阳极与第四二极管的阴极相连且作为第二保护单元的串接端，第三二极管的阴极与第四二极管的阳极相连且作为保护电路的第二接入端，第一保护单元的串接端与第二保护单元的串接端相连。通过本发明解决了现有芯片设计中，根据不同位置的应用需要设计不同结构的静电保护电路，耗费大量设计时间的问题。

Description

低压静电保护电路、芯片电路及其静电保护方法
技术领域
本发明涉及一种集成电路领域，特别是涉及一种低压静电保护电路、芯片电路及其静电保护方法。
背景技术
静电释放(Electrostatic Discharge，ESD)保护对集成电路来说是非常重要的，在集成电路设计领域已经进行了许多研究。无论是在电子设备的正常使用、运输和库存中、还是在生产装配各种集成电路元件的过程中都有可能发生静电释放。这些难以正确预见和防范的静电释放会损坏集成电路，产生不良率，甚至导致严重的损失。在目前的集成电路设计和制造中都会特别注意静电释放保护电路的设计。
现有芯片设计中，一般会在电源端与信号输入端之间、信号输入端与接地端之间、电源端与信号输出端之间、及信号输出端与接地端之间分别设计不同结构的静电保护电路，以实现其静电保护功能。而且，随着芯片的功能越来越强大，一个芯片中常常有多个电源域；而对于具有不同电源域的芯片，就需要更多不同结构的静电保护电路以满足其静电保护功能；因此，在芯片设计过程中，静电保护电路的设计将会耗费大量时间。
鉴于此，有必要设计一种新的低压静电保护电路、芯片电路及其静电保护方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种低压静电保护电路、芯片电路及其静电保护方法，用于解决现有芯片设计中，根据不同位置的应用需要设计不同结构的静电保护电路，耗费大量设计时间的问题。
为实现上述目的及其他相关目的，本发明提供一种低压静电保护电路，所述保护电路包括第一保护单元及第二保护单元，所述第一保护单元包含第一二极管及第二二极管，所述第一二极管的阳极与所述第二二极管的阴极相连且作为所述保护电路的第一接入端，所述第一二极管的阴极与所述第二二极管的阳极相连且作为所述第一保护单元的串接端，所述第二保护单元包含第三二极管及第四二极管，所述第三二极管的阳极与所述第四二极管的阴极相连且作为所述第二保护单元的串接端，所述第三二极管的阴极与所述第四二极管的阳极相连且作为所述保护电路的第二接入端，所述第一保护单元的串接端与所述第二保护单元的串接端相连。
优选地，所述第一二极管、所述第二二极管、所述第三二极管及所述第四二极管选自于雪崩二极管和瞬态电压抑制二极管的其中一种。
本发明还提供了一种具有低压静电保护电路的芯片电路，所述芯片电路包括电源端、信号输入端、接地端、信号输出端以及如权利要求1所述的低压静电保护电路，其中，所述低压静电保护电路至少设于所述电源端、所述信号输入端、所述接地端及所述信号输出端所组成群组的其中两个之间，其中，所述低压静电保护电路的串联数量不小于所述电源端的电压与二极管导通电压的比值。
优选地，所述电源端与所述信号输入端之间、所述信号输入端与所述接地端之间、所述电源端与所述信号输出端之间及所述信号输出端与所述接地端之间均设有所述低压静电保护电路。
优选地，所述电源端与所述接地端之间设有所述低压静电保护电路。
优选地，所述芯片电路还包括与所述信号输入端连接的输入缓冲电路，所述输入缓冲电路包括PMOS管和NMOS管，其中，所述PMOS管的源极接电源端，所述PMOS管的栅极与所述NMOS管的栅极连接，同时与所述信号输入端连接，所述PMOS管的漏极与所述NMOS管的漏极连接，所述NMOS管的源极与所述接地端连接。
优选地，所述芯片电路还包括与所述信号输出端连接的输出缓冲电路，所述输出缓冲电路包括PMOS管和NMOS管，其中，所述PMOS管的源极接电源端，所述PMOS管的栅极与所述NMOS管的栅极连接，所述PMOS管的漏极与所述NMOS管的漏极连接，同时与所述信号输出端连接，所述NMOS管的源极与接地端连接。
优选地，所述芯片电路包括至少两个不同的电源域，其中，不同电源域的电源端之间设有所述低压静电保护电路，不同电源域的接地端之间设有所述低压静电保护电路。
本发明还提供了一种芯片电路的静电保护方法，所述保护方法包括：通过在电源端、信号输入端、接地端及信号输出端所组成群组的其中两个之间设一如权利要求1所述的低压静电保护电路，以实现所述电源端、所述信号输入端、所述接地端及所述信号输出端所组成群组的其中两个之间的双向静电保护；其中，所述低压静电保护电路的串联数量不小于所述电源端的电压与二极管导通电压的比值。
优选地，通过在所述电源端与所述信号输入端之间、所述信号输入端与所述接地端之间、所述电源端与所述信号输出端之间及所述信号输出端与所述接地端之间均设置所述低压静电保护电路，以实现所述电源端与所述信号输入端之间、所述信号输入端与所述接地端之间、所述电源端与所述信号输出端之间及所述信号输出端与所述接地端之间的双向静电保护。
优选地，通过在所述电源端与所述接地端之间设置所述低压静电保护电路，以实现所述电源端与所述接地端之间的双向静电保护。
优选地，通过在所述芯片电路中不同电源域的电源端之间及接地端之间设置所述低压静电保护电路，实现不同电源域之间的双向静电保护。
如上所述，本发明的低压静电保护电路、芯片电路及其静电保护方法，具有以下有益效果：
1.通过本发明提供的一种低压静电保护电路，可同时用于电源端与信号输入端之间、信号输入端与接地端之间、电源端与信号输出端之间、信号输出端与接地端之间、及电源端与接地端之间的静电保护，解决了芯片设计过程中需要设计多种静电保护电路，耗费大量设计时间的问题。
2.本发明提供的低压静电保护电路，具有较好的灵活性，可根据电源电压的大小及二极管导通电压的大小，通过串联不同数量的保护电路实现对不同电源端的静电保护，即本发明提供的低压静电保护电路，可同时用于不同电源域之间的静电保护。
附图说明
图1显示为本发明实施例一所述低压静电保护电路的电路图。
图2显示为本发明实施例二所述芯片电路的电路图。
图3显示为本发明实施例二所述芯片电路的电路图。
元件标号说明
10 低压静电保护电路
11 第一低压静电保护电路
12 第二低压静电保护电路
100 第一保护单元
101 第一二极管
102 第二二极管
200 第二保护单元
201 第三二极管
202 第四二极管
20 信号输入端
30 信号输出端
40 输入缓冲电路
50 输出缓冲电路
60 内部电路
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，本实施例提供一种低压静电保护电路，所述保护电路10包括第一保护单元100及第二保护单元200，所述第一保护单元100包含第一二极管101及第二二极管102，所述第一二极管101的阳极与所述第二二极管102的阴极相连且作为所述保护电路10的第一接入端A，所述第一二极管101的阴极与所述第二二极管102的阳极相连且作为所述第一保护单元100的串接端B，所述第二保护单元200包含第三二极管201及第四二极管202，所述第三二极管201的阳极与所述第四二极管202的阴极相连且作为所述第二保护单元200的串接端C，所述第三二极管201的阴极与所述第四二极管202的阳极相连且作为所述保护电路10的第二接入端D，所述第一保护单元100的串接端B与所述第二保护单元200的串接端C相连。
作为示例，所述第一二极管101、所述第二二极管102、所述第三二极管201及所述第四二极管202选自于雪崩二极管和瞬态电压抑制二极管(TVS)的其中一种。
如图1所示，本实施例所述低压静电保护电路10在应用时，通过将第一保护单元100和第二保护单元200串联，形成两个导通方向相反的导通支路，即所述第一二极管101和所述第三二极管201形成第一导通方向的导通支路，所述第二二极管102和所述第四二极管202形成第二导通方向的导通支路；可见，本实施例所述低压静电保护电路可实现双向静电保护。
实施例二
如图2所示，本实施例提供了一种具有低压静电保护电路的芯片电路，所述芯片电路包括电源端VDD、信号输入端20、接地端VSS、信号输出端30以及如实施例一所述的低压静电保护电路10，其中，所述低压静电保护电路10至少设于所述电源端VDD、所述信号输入端20、所述接地端VSS及所述信号输出端30所组成群组的其中两个之间，其中，所述低压静电保护电路10的串联数量不小于所述电源端的电压与二极管导通电压的比值。
需要说明的是，所述信号输入端20可以为一信号输入PAD，所述信号输出端30可以为一信号输出PAD。
具体的，当所述芯片电路中电源端的电压大小不同时，所述芯片电路中任一处接入的所述低压静电保护电路的数量是不同的；即当所述电源端电压为1.2V，二极管的导通电压为0.7V时，所述芯片电路中任一处接入的所述低压静电保护电路10的数量至少为一个；当所述电源端电压为2.5V，二极管的导通电压为0.7V时，所述芯片电路中任一处接入的所述低压静电保护电路10的数量至少为两个，且两个所述低压静电保护电路10串联连接。
作为示例，如图2所示，所述电源端VDD与所述信号输入端20之间、所述信号输入端20与所述接地端VSS之间、所述电源端VDD与所述信号输出端30之间及所述信号输出端30与所述接地端VSS之间均设有所述低压静电保护电路10，以实现所述电源端VDD与所述信号输入端20之间、所述信号输入端20与所述接地端VSS之间、所述电源端VDD与所述信号输出端30之间及所述信号输出端30与所述接地端VSS之间的双向静电保护。
作为示例，如图2所示，所述电源端VDD与所述接地端VSS之间设有所述低压静电保护电路10，以实现所述电源端VDD与接地端VSS之间双向静电保护。
作为示例，如图2所示，所述芯片电路还包括与所述信号输入端连接的输入缓冲电路40，所述输入缓冲电路40包括第一PMOS管PM1和第一NMOS管NM1，其中，所述第一PMOS管PM1的源极s接电源端VDD，所述第一PMOS管PM1的栅极g与所述第一NMOS管NM1的栅极g连接，同时与所述信号输入端20连接，所述第一PMOS管PM1的漏极d与所述第一NMOS管NM1的漏极d连接，所述第一NMOS管NM1的源极s与所述接地端VSS连接。
作为示例，如图2所示，所述芯片电路还包括与所述信号输出端连接的输出缓冲电路50，所述输出缓冲电路50包括第二PMOS管PM2和第二NMOS管NM2，其中，所述第二PMOS管PM2的源极s接电源端VDD，所述第二PMOS管PM2的栅极g与所述第二NMOS管NM2的栅极g连接，所述第二PMOS管PM2的漏极d与所述第二NMOS管NM2的漏极d连接，同时与所述信号输出端30连接，所述第二NMOS管NM2的源极s与接地端VSS连接。
作为示例，如图2所示，所述芯片电路还包括设于所述输入缓冲电路40和所述输出缓冲电路50之间的内部电路60，以实现所述芯片电路的主要功能。
作为示例，当所述芯片电路包括至少两个不同的电源域时，不同电源域的电源端之间设有所述低压静电保护电路10，不同电源域的接地端之间设有所述低压静电保护电路10，以实现不同电源域之间的双向静电保护。
具体的，如图3所示，所述芯片电路包括两个不同的电源域，其中，第一电源域中电源端的电压VDD1为1.2V，第二电源域中电源端的电压VDD2为2.5V，故第一电源域中的第一低压静电保护电路11包括一个所述低压静电保护电路10，第二电源域中的第二低压静电保护电路12包括两个串联的所述低压静电保护电路10，而第一电源域与第二电源域的电源端之间、及接地端之间均设置一个所述低压静电保护电路10。
实施例三
本实施例提供了一种芯片电路的静电保护方法，所述保护方法包括：通过在电源端VDD、信号输入端20、接地端VSS及信号输出端30所组成群组的其中两个之间设一如实施例一所述的低压静电保护电路10，以实现所述电源端VDD、所述信号输入端20、所述接地端VSS及所述信号输出端30所组成群组的其中两个之间的双向静电保护；其中，所述低压静电保护电路10的串联数量不小于所述电源端的电压与二极管导通电压的比值。
作为示例，通过在所述电源端VDD与所述信号输入端20之间、所述信号输入端20与所述接地端VSS之间、所述电源端VDD与所述信号输出端30之间及所述信号输出端30与所述接地端VSS之间均设置所述低压静电保护电路10、11、12，以实现所述电源端VDD与所述信号输入端20之间、所述信号输入端20与所述接地端VSS之间、所述电源端VDD与所述信号输出端30之间及所述信号输出端30与所述接地端VSS之间的双向静电保护。
作为示例，通过在所述电源端VDD与所述接地端VSS之间设置所述低压静电保护电路，以实现所述电源端VDD与所述接地端VSS之间的双向静电保护。
作为示例，通过在所述芯片电路中不同电源域的电源端之间及接地端之间设置所述低压静电保护电路，实现不同电源域之间的双向静电保护。
可见，无论是对于同一电源域中的电源端与信号输入端之间、信号输入端与接地端之间、电源端与信号输出端之间、信号输出端与接地端之间、及电源端与接地端之间，还是对于不同电源域的电源端之间、及接地端之间，均可直接通过修改串联所述保护电路的数量实现不同的应用场合，从而实现不同应用场合的双向静电保护。
综上所述，本发明的低压静电保护电路、芯片电路及其静电保护方法，具有以下有益效果：
1.通过本发明提供的一种低压静电保护电路，可同时用于电源端与信号输入端之间、信号输入端与接地端之间、电源端与信号输出端之间、信号输出端与接地端之间、及电源端与接地端之间的静电保护，解决了芯片设计过程中需要设计多种静电保护电路，耗费大量设计时间的问题。
2.本发明提供的低压静电保护电路，具有较好的灵活性，可根据电源电压的大小及二极管导通电压的大小，通过串联不同数量的保护电路实现对不同电源端的静电保护，即本发明提供的低压静电保护电路，可同时用于不同电源域之间的静电保护。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种低压静电保护电路，其特征在于，所述保护电路包括第一保护单元及第二保护单元，所述第一保护单元包含第一二极管及第二二极管，所述第一二极管的阳极与所述第二二极管的阴极相连且作为所述保护电路的第一接入端，所述第一二极管的阴极与所述第二二极管的阳极相连且作为所述第一保护单元的串接端，所述第二保护单元包含第三二极管及第四二极管，所述第三二极管的阳极与所述第四二极管的阴极相连且作为所述第二保护单元的串接端，所述第三二极管的阴极与所述第四二极管的阳极相连且作为所述保护电路的第二接入端，所述第一保护单元的串接端与所述第二保护单元的串接端相连。
2.根据权利要求1所述的低压静电保护电路，其特征在于，所述第一二极管、所述第二二极管、所述第三二极管及所述第四二极管选自于雪崩二极管和瞬态电压抑制二极管的其中一种。
3.一种具有低压静电保护电路的芯片电路，其特征在于，所述芯片电路包括电源端、信号输入端、接地端、信号输出端以及如权利要求1所述的低压静电保护电路，其中，所述低压静电保护电路至少设于所述电源端、所述信号输入端、所述接地端及所述信号输出端所组成群组的其中两个之间，其中，所述低压静电保护电路的串联数量不小于所述电源端的电压与二极管导通电压的比值。
4.根据权利要求3所述的具有低压静电保护电路的芯片电路，其特征在于，所述电源端与所述信号输入端之间、所述信号输入端与所述接地端之间、所述电源端与所述信号输出端之间及所述信号输出端与所述接地端之间均设有所述低压静电保护电路。
5.根据权利要求4所述的具有低压静电保护电路的芯片电路，其特征在于，所述电源端与所述接地端之间设有所述低压静电保护电路。
6.根据权利要求3所述的具有低压静电保护电路的芯片电路，其特征在于，所述芯片电路还包括与所述信号输入端连接的输入缓冲电路，所述输入缓冲电路包括PMOS管和NMOS管，其中，所述PMOS管的源极接电源端，所述PMOS管的栅极与所述NMOS管的栅极连接，同时与所述信号输入端连接，所述PMOS管的漏极与所述NMOS管的漏极连接，所述NMOS管的源极与所述接地端连接。
7.根据权利要求3所述的具有低压静电保护电路的芯片电路，其特征在于，所述芯片电路还包括与所述信号输出端连接的输出缓冲电路，所述输出缓冲电路包括PMOS管和NMOS管，其中，所述PMOS管的源极接电源端，所述PMOS管的栅极与所述NMOS管的栅极连接，所述PMOS管的漏极与所述NMOS管的漏极连接，同时与所述信号输出端连接，所述NMOS管的源极与接地端连接。
8.根据权利要求3至7任一项所述的具有低压静电保护电路的芯片电路，其特征在于，所述芯片电路包括至少两个不同的电源域，其中，不同电源域的电源端之间设有所述低压静电保护电路，不同电源域的接地端之间设有所述低压静电保护电路。
9.一种芯片电路的静电保护方法，其特征在于，所述保护方法包括：通过在电源端、信号输入端、接地端及信号输出端所组成群组的其中两个之间设一如权利要求1所述的低压静电保护电路，以实现所述电源端、所述信号输入端、所述接地端及所述信号输出端所组成群组的其中两个之间的双向静电保护；其中，所述低压静电保护电路的串联数量不小于所述电源端的电压与二极管导通电压的比值。
10.根据权利要求9所述的芯片电路的静电保护方法，其特征在于，通过在所述电源端与所述信号输入端之间、所述信号输入端与所述接地端之间、所述电源端与所述信号输出端之间及所述信号输出端与所述接地端之间均设置所述低压静电保护电路，以实现所述电源端与所述信号输入端之间、所述信号输入端与所述接地端之间、所述电源端与所述信号输出端之间及所述信号输出端与所述接地端之间的双向静电保护。
11.根据权利要求10所述的芯片电路的静电保护方法，其特征在于，通过在所述电源端与所述接地端之间设置所述低压静电保护电路，以实现所述电源端与所述接地端之间的双向静电保护。
12.根据权利要求9所述的芯片电路的静电保护方法，其特征在于，通过在所述芯片电路中不同电源域的电源端之间及接地端之间设置所述低压静电保护电路，实现不同电源域之间的双向静电保护。
CN201711282468.4A 2017-12-07 2017-12-07 低压静电保护电路、芯片电路及其静电保护方法 Active CN107910858B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711282468.4A CN107910858B (zh) 2017-12-07 2017-12-07 低压静电保护电路、芯片电路及其静电保护方法
PCT/CN2018/119918 WO2019110016A1 (en) 2017-12-07 2018-12-07 Low-voltage electrostatic discharge (esd) protection circuit, integrated circuit and method for esd protection thereof
US16/888,545 US11569222B2 (en) 2017-12-07 2020-05-29 Low-voltage electrostatic discharge (ESD) protection circuit, integrated circuit and method for ESD protection thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711282468.4A CN107910858B (zh) 2017-12-07 2017-12-07 低压静电保护电路、芯片电路及其静电保护方法

Publications (2)

Publication Number Publication Date
CN107910858A true CN107910858A (zh) 2018-04-13
CN107910858B CN107910858B (zh) 2020-09-18

Family

ID=61853807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711282468.4A Active CN107910858B (zh) 2017-12-07 2017-12-07 低压静电保护电路、芯片电路及其静电保护方法

Country Status (3)

Country Link
US (1) US11569222B2 (zh)
CN (1) CN107910858B (zh)
WO (1) WO2019110016A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019110016A1 (en) * 2017-12-07 2019-06-13 Changxin Memory Technologies, Inc. Low-voltage electrostatic discharge (esd) protection circuit, integrated circuit and method for esd protection thereof
CN110783328A (zh) * 2018-07-31 2020-02-11 立积电子股份有限公司 反并联二极管装置
US20230055721A1 (en) * 2021-08-20 2023-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190140216A (ko) * 2018-06-11 2019-12-19 에스케이하이닉스 주식회사 Esd 보호 회로를 포함하는 반도체 집적 회로 장치
CN114068518A (zh) 2020-08-06 2022-02-18 长鑫存储技术有限公司 半导体静电保护器件
CN117060362A (zh) * 2023-09-27 2023-11-14 上海锐星微电子科技有限公司 一种多电源域的静电放电保护电路和esd保护芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144542A (en) * 1998-12-15 2000-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD bus lines in CMOS IC's for whole-chip ESD protection
US20050270712A1 (en) * 2004-06-02 2005-12-08 Shao-Chang Huang Multi-domain ESD protection circuit structure
CN101562187A (zh) * 2008-04-16 2009-10-21 中国科学院微电子研究所 一种绝缘体上硅电路esd全局保护结构
CN104051446A (zh) * 2014-06-25 2014-09-17 浙江美晶科技有限公司 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法
CN105388648A (zh) * 2015-12-25 2016-03-09 上海创功通讯技术有限公司 液晶显示器及其放电电路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532896A (en) * 1994-04-26 1996-07-02 Coussens; Eugene Distributed silicon controlled rectifiers for ESD protection
US5998245A (en) * 1998-03-18 1999-12-07 Winbond Electronics Corporation Method for making seal-ring structure with ESD protection device
US6249410B1 (en) * 1999-08-23 2001-06-19 Taiwan Semiconductor Manufacturing Company ESD protection circuit without overstress gate-driven effect
JP3908669B2 (ja) * 2003-01-20 2007-04-25 株式会社東芝 静電気放電保護回路装置
TWI240404B (en) * 2004-06-23 2005-09-21 Novatek Microelectronics Corp Separated power ESD protection circuit and integrated circuit using the same
US20080217749A1 (en) * 2005-07-27 2008-09-11 Fred Matteson Low Capacitance Transient Voltage Suppressor
CN101336039A (zh) * 2007-06-28 2008-12-31 联华电子股份有限公司 静电放电防护设计方法及其相关电路
CN101562188B (zh) * 2008-04-16 2012-01-18 中国科学院微电子研究所 一种改善soi电路esd防护网络用的电阻结构
CN101355357A (zh) * 2008-09-04 2009-01-28 中国电子科技集团公司第五十八研究所 Soi/cmos集成电路输出缓冲器的esd保护结构
CN101626154B (zh) * 2009-07-13 2011-12-07 浙江大学 集成电路esd全芯片防护电路
CN202394973U (zh) * 2011-11-03 2012-08-22 中国电子科技集团公司第五十八研究所 Soi/cmos集成电路电源与地之间的esd保护结构
CN103296665B (zh) * 2012-03-05 2016-04-27 北大方正集团有限公司 一种瞬态电压抑制器
US8848326B2 (en) * 2012-03-09 2014-09-30 Globalfoundries Singapore Pte. Ltd. Cross-domain ESD protection scheme
CN103928454B (zh) * 2013-01-11 2016-10-05 中芯国际集成电路制造(上海)有限公司 静电放电保护电路
CN203967081U (zh) * 2014-06-25 2014-11-26 浙江美晶科技有限公司 一种多芯片瞬态电压抑制器
US9305916B1 (en) * 2014-12-30 2016-04-05 Hong Kong Applied Science and Technology Research Institute Company, Limited ESD power clamp for silicon-on-insulator (SOI) and FinFET processes lacking parasitic ESD diode
CN206040646U (zh) * 2016-04-26 2017-03-22 京东方科技集团股份有限公司 静电防护与测试复合单元、阵列基板以及显示装置
CN107910858B (zh) * 2017-12-07 2020-09-18 长鑫存储技术有限公司 低压静电保护电路、芯片电路及其静电保护方法
CN207782402U (zh) * 2017-12-07 2018-08-28 睿力集成电路有限公司 低压静电保护电路及芯片电路
CN210778581U (zh) * 2019-12-25 2020-06-16 苏州晶讯科技股份有限公司 一种高可靠性的瞬态电压抑制二极管
US11664656B2 (en) * 2020-03-18 2023-05-30 Mavagail Technology, LLC ESD protection for integrated circuit devices
JP2022111601A (ja) * 2021-01-20 2022-08-01 セイコーエプソン株式会社 静電気保護回路、半導体装置、電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144542A (en) * 1998-12-15 2000-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD bus lines in CMOS IC's for whole-chip ESD protection
US20050270712A1 (en) * 2004-06-02 2005-12-08 Shao-Chang Huang Multi-domain ESD protection circuit structure
CN101562187A (zh) * 2008-04-16 2009-10-21 中国科学院微电子研究所 一种绝缘体上硅电路esd全局保护结构
CN104051446A (zh) * 2014-06-25 2014-09-17 浙江美晶科技有限公司 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法
CN105388648A (zh) * 2015-12-25 2016-03-09 上海创功通讯技术有限公司 液晶显示器及其放电电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019110016A1 (en) * 2017-12-07 2019-06-13 Changxin Memory Technologies, Inc. Low-voltage electrostatic discharge (esd) protection circuit, integrated circuit and method for esd protection thereof
US20200294992A1 (en) * 2017-12-07 2020-09-17 Changxin Memory Technologies, Inc. Low-voltage electrostatic discharge (esd) protection circuit, integrated circuit and method for esd protection thereof
US11569222B2 (en) * 2017-12-07 2023-01-31 Changxin Memory Technologies, Inc. Low-voltage electrostatic discharge (ESD) protection circuit, integrated circuit and method for ESD protection thereof
CN110783328A (zh) * 2018-07-31 2020-02-11 立积电子股份有限公司 反并联二极管装置
CN110783328B (zh) * 2018-07-31 2022-09-06 立积电子股份有限公司 反并联二极管装置
US11450656B2 (en) 2018-07-31 2022-09-20 Richwave Technology Corp. Anti-parallel diode device
US20230055721A1 (en) * 2021-08-20 2023-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US20200294992A1 (en) 2020-09-17
WO2019110016A1 (en) 2019-06-13
US11569222B2 (en) 2023-01-31
CN107910858B (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
CN107910858A (zh) 低压静电保护电路、芯片电路及其静电保护方法
CN201364900Y (zh) 一种多电源域集成电路的静电放电保护装置
US8830640B2 (en) Electrostatic discharge protection circuit
CN104319275A (zh) 静电放电保护电路
CN103311239B (zh) 跨域静电放电保护方案
CN101626154A (zh) 集成电路esd全芯片防护电路
CN208623330U (zh) 一种具有防反接电路的esd保护电路
CN103151350B (zh) 集成电路电源轨抗静电保护的触发电路结构
CN101771035A (zh) 集成电路
CN108599130A (zh) 一种具有防反接电路的esd保护电路及其实现方法
CN106410773B (zh) 增强型堆叠式esd电路及混合电压输入输出接口电路
CN106817122A (zh) 一种用于宽i/o电源电压范围的输入输出接口电路
CN107894933B (zh) 支持冷备份应用的cmos输出缓冲电路
CN103247697B (zh) 去耦电容器及具有该去耦电容器的集成电路
CN207782402U (zh) 低压静电保护电路及芯片电路
CN104409456A (zh) 一种soi esd两级保护网络
CN207765950U (zh) 带静电防护功能的电路、高压集成电路以及空调器
CN105226625A (zh) 一种双路双向esd保护电路
CN106099887A (zh) 一种耐高压rc触发式esd电路
CN102437558B (zh) Esd保护电路
CN106899011A (zh) 静电保护电路
CN206370683U (zh) 一种用于实用开关量输入数字信号的光耦隔离防雷电路
CN101854058A (zh) 一种工作电压可高于vdd的静电保护电路及其应用
CN106415818A (zh) 半导体装置
CN107946299A (zh) 一种负载开关及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181011

Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant after: Changxin Storage Technology Co., Ltd.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant before: Ever power integrated circuit Co Ltd

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 230601 no.388 Xingye Avenue, Airport Industrial Park, Hefei Economic and Technological Development Zone, Anhui Province

Patentee after: CHANGXIN MEMORY TECHNOLOGIES, Inc.

Address before: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee before: CHANGXIN MEMORY TECHNOLOGIES, Inc.

CP02 Change in the address of a patent holder