ESD保护电路
技术领域
本发明涉及静电放电电路,特别是涉及一种低制程成本的ESD保护电路。
背景技术
静电放电(ElectrostaticDischage,ESD)往往会导致半导体组件以及计算机系统等形成一种永久性毁坏,因而影响集成电路的电路功能,而使电子产品工作不正常,所以必须增加保护电路来保护芯片不受静电放电现象的破坏。
图1为现有技术中一种带输入高压冗余功能(inputhigh-voltage-tolerant)的ESD保护电路的电路示意图,如图1所示,该ESD保护电路包括电源线VDD33和地线GND、I/Opad、电源钳制电路11以及等效二极管D2,这里VDD33为3.3V电源线,等效二极管D2接在电源线VDD33及地(GND)之间,对于带输入高压冗余功能的单元,由于其输出缓冲PMOS的Nwell的电位是由信号进行控制而非直接连接到VDD33,也就是说pad和VDD33之间不存在可用于静电电荷释放的等效二极管,所以当正向电荷施加于pad时(GND接地端),电源钳制电路11无法帮助串联NMOS管N1和N2进行电荷释放,而N1和N2的串联使得其放电时导通均匀性大幅度下降,从而导致ESD防护水平大大下降。常用的解决方案是在N2的漏端增加一道额外的P型注入,该注入可以减少漏端PN节的雪崩击穿电压,提高N1和N2的导通均匀性,但这会导致制程成本的增加。
综上所述,可知先前带输入高压冗余功能的ESD保护电路存在需要较高的制程成本的问题,因此,实有必要提出改进的技术手段,来解决此一问题。
发明内容
为克服上述现有技术的ESD保护电路存在需要较高的制程成本的问题,本发明的主要目的在于提供一种ESD保护电路,提高了ESD防护水平,同时降低了制程成本。
为达上述及其它目的,本发明一种ESD保护电路,包括:
第一电源线及第二电源线,其中该第一电源线提供的电压高于该第二电源线;
串联于该第一电源线与地之间的第一等效二极管与第二等效二极管
第一输入/输出焊垫,连接于该第一等效二极管与该第二等效二极管的中间节点;以及
第一泄流电路,连接于该第一电源线与地之间,用于将该第一输入/输出焊垫输入的静电快速泄放。
进一步地,该第一等效二极管阴极接该第一电源线,阳极与该第二等效二极管阴极相连,该第二等效二极管阳极接地。
进一步地,第一泄流电路包括第一NMOS晶体管、第二NMOS晶体管以及第一电阻,该第一NMOS晶体管漏极接至该第一电源线,源极与该第二NMOS晶体管漏极相连,栅极通过该第一电阻接至该第一电源线,该第二NMOS晶体管栅漏相接,源极接地。
进一步地,该第一NMOS晶体管与该第二NMOS晶体管衬底共同接至该第一电源线。
进一步地,该ESD保护电路还包括:
串联于该第一电源线与地之间的第三等效二极管与第四等效二极管;以及
第二泄流电路,连接于该第一电源线与地之间,用于将该第一输入/输出焊垫输入的静电进一步快速泄放。
进一步地,该ESD保护电路还包括第二电源焊垫,其连接于该第三等效二极管与该第四等效二极管之中间节点。
进一步地,该第三等效二极管阴极接该第一电源线,阳极与该第四等效二极管阴极相连,该第四等效二极管阳极接地。
进一步地,该第二泄流电路包括第三NMOS晶体管、第四NMOS晶体管以及第二电阻,该第三NMOS晶体管漏极接至该第一电源线,源极与该第四NMOS晶体管漏极相连,栅极通过该第二电阻接至该第一电源线,该第四NMOS晶体管栅漏相接,源极接地。
进一步地,该第三NMOS晶体管与该第四NMOS晶体管衬底共同接至该第一电源线。
与现有技术相比,本发明一种ESD保护电路通过将一等效二极管阴极接电压相对较高的电源线,在降低制程成本的同时,提高了ESD防护水平,同时,本发明还通过泄流电路将I/O引脚输入的静电快速泄放,进一步达到了静电保护的目的。
附图说明
图1为现有技术中一种带输入高压冗余功能的ESD保护电路的电路示意图;
图2为本发明一种ESD保护电路较佳实施例的电路示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用,本说明书中的各项细节亦可基于不同观点与应用,在不背离本发明的精神下进行各种修饰与变更。
图2为本发明一种ESD保护电路之较佳实施例的结构示意图。根据图2,本发明一种ESD保护电路,包含第一电源线VDD50、第二电源线VDD33、第一输入/输出焊垫(I/Opad)、第一等效二极管D1、第二等效二极管D2以及第一泄流电路201。
其中第一电源线VDD50提供比第二电源线VDD33高的电压,在本发明较佳实施例中,第一电源线VDD50提供5.0V电压,第二电源线VDD33提供3.3V电压,第一等效二极管D1与第二等效二极管D2串联至第一电源线VDD50与地之间,第一等效二极管D1阴极接第一电源线VDD50,阳极与第二等效二极管D2阴极相连,第二等效二极管D2阳极接地,第一等效二极管D1与第二等效二极管D2的中间节点与第一输入/输出焊垫(I/Opad)藕接;第一泄流电路201接于第一电源线VDD50与地之间,用于将第一输入/输出焊垫(I/Opad)输入的静电快速泄放,其包括第一NMOS晶体管N1、第二NMOS晶体管N2以及第一电阻R1,第一NMOS晶体管N1漏极接至第一电源线VDD50,源极与第二NMOS晶体管N2漏极相连,栅极通过第一电阻R1接至第一电源线VDD50,第二NMOS晶体管栅漏相接,源极接地,同时第一NMOS晶体管N1与第二NMOS晶体管N2衬底共同接至第一电源线VDD50。
具体来说,当I/O引脚(第一输入/输出焊垫I/Opad)输入静电(高压低能量)时,通过第一等效二极管D1至第一电源线VDD50,当静电电压Vesd足够时,如达到第一NMOS晶体管N1栅极阈值时,第一NMOS晶体管N1导通,第二NMOS晶体管N2接成二极管,第一NMOS晶体管N1/第二NMOS晶体管N2形成短路通道将ESD电压短路至地(GND),并通过D2形成完整回路。
请继续参考图2,在本发明较佳实施例中,本发明之ESD保护电路还可进一步包括:第二电源焊垫(VDD33pad)、第三等效二极管D3、第四等效二极管D4以及第二泄流电路202。
与前述结构相似,第三等效二极管D3与第四等效二极管D4串联至第一电源线VDD50与地之间,第三等效二极管D3阴极接第一电源线VDD50,阳极与第四等效二极管D4阴极相连,第四等效二极管D4阳极接地,第三等效二极管D3与第四等效二极管D4的中间节点与第二电源焊垫(I/Opad)藕接;第二泄流电路202接于第一电源线VDD50与地之间,以将第二电源焊垫(VDD33pad)的输入的静电快速泄放,也可用于进一步将第一输入/输出焊垫(I/Opad)输入的静电快速泄放,其包括第三NMOS晶体管N3、第四NMOS晶体管N4以及第二电阻R2,第三NMOS晶体管N3漏极接至第一电源线VDD50,源极与第四NMOS晶体管N4漏极相连,栅极通过第二电阻R2接至第一电源线VDD50,第四NMOS晶体管N4栅漏相接,源极接地,同时第三NMOS晶体管N3与第四NMOS晶体管N4衬底共同接至第一电源线VDD50,由于此处的静电泄放过程与等效二极管D1/D2以及第一泄流电路201的静电泄放过程类似,在此不予赘述。可见I/O引脚越多,本发明的静电泄放效果越好。
当然,第一输入/输出焊垫(I/Opad)除了连接ESD保护电路之外,还连接其他一些电路,如NMOS晶体管N5/P1/P2及电阻R3构成的输入输出缓冲电路,这些应为本领域技术人员所熟知,在此则不予详述。
可见,本发明一种ESD保护电路通过将一等效二极管阴极接电压相对较高的电源线,在降低制程成本的同时,提高了ESD防护水平,同时,本发明还通过泄流电路将I/O引脚输入的静电快速泄放,进一步达到了静电保护的目的。上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修饰与改变。因此,本发明的权利保护范围,应如权利要求书所列。