CN113517681A - 静电放电电路及其防止集成电路因电源反接而故障的方法 - Google Patents

静电放电电路及其防止集成电路因电源反接而故障的方法 Download PDF

Info

Publication number
CN113517681A
CN113517681A CN202010272917.2A CN202010272917A CN113517681A CN 113517681 A CN113517681 A CN 113517681A CN 202010272917 A CN202010272917 A CN 202010272917A CN 113517681 A CN113517681 A CN 113517681A
Authority
CN
China
Prior art keywords
coupled
field effect
effect transistor
type mosfet
semiconductor field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010272917.2A
Other languages
English (en)
Inventor
杨宗翰
庄家硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dafa Technology Co ltd
Original Assignee
Yuanrui Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuanrui Technology Co ltd filed Critical Yuanrui Technology Co ltd
Priority to CN202010272917.2A priority Critical patent/CN113517681A/zh
Priority to US17/069,936 priority patent/US11257809B2/en
Publication of CN113517681A publication Critical patent/CN113517681A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
    • H02H11/003—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection using a field effect transistor as protecting element in one of the supply lines
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种静电放电电路及其防止集成电路因电源反接而故障的方法。所述静电放电电路包括用来提供静电放电电流路径的至少一金氧半场效晶体管，以及耦接所述至少一金氧半场效晶体管的控制电路。当外部电源反接时，控制电路用来改变所述至少一金氧半场效晶体管的基极电位，使得关闭所述至少一金氧半场效晶体管，以防止外部电源反接产生通过所述至少一金氧半场效晶体管的电流而造成集成电路故障。

Description

静电放电电路及其防止集成电路因电源反接而故障的方法
技术领域
本发明涉及一种静电放电(Electrostatic Discharge，ESD)电路，尤其涉及一种ESD电路及其防止集成电路(Integrated Circuit，IC)因电源反接而故障(Failed)的方法。
背景技术
IC内会设有ESD电路来避免IC因受ESD而损坏，但IC在生产过程中也会因连接的外部电源反接而故障，尤其是外部电源反接产生通过ESD电流路径(Current Path)的瞬间大电流将烧坏IC与外部电源耦接的引脚或接线而造成IC故障，或者进一步造成ESD电路或IC的内部电路损坏。因此，如何设计出一种ESD电路及其防止IC因电源反接而故障的方法则成为本领域的一项重要课题。
发明内容
有鉴于此，本发明实施例提供一种ESD电路，适用于IC中，并通过第一引脚和第二引脚耦接外部电源，且外部电源反接是指第一引脚和第二引脚分别耦接外部电源的负极和正极。所述ESD电路包括至少一金氧半场效晶体管和控制电路，所述至少一金氧半场效晶体管用来提供ESD电流路径，以避免ESD电流流入IC的内部电路而造成损坏。控制电路则耦接所述至少一金氧半场效晶体管，用来当外部电源反接时，改变所述至少一金氧半场效晶体管的基极电位，使得关闭所述至少一金氧半场效晶体管，以防止外部电源反接产生通过所述至少一金氧半场效晶体管的电流而造成IC故障。
本发明实施例另提供一种防止IC因电源反接而故障的方法，执行于IC的ESD电路中。ESD电路通过第一引脚和第二引脚耦接外部电源，且外部电源反接是指第一引脚和第二引脚分别耦接外部电源的负极和正极，所述方法包括如下步骤。当外部电源反接时，利用控制电路改变用来提供ESD电流路径的至少一金氧半场效晶体管的基极电位，使得关闭所述至少一金氧半场效晶体管，以防止外部电源反接产生通过所述至少一金氧半场效晶体管的电流而造成IC故障。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与图式，然而所提供的图式仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1是本发明第一实施例所提供的ESD电路的电路示意图。
图2是本发明第二实施例所提供的ESD电路的电路示意图。
图3是本发明第三实施例所提供的ESD电路的电路示意图。
图4是本发明实施例所提供防止IC因电源反接而故障的方法的步骤流程图。
具体实施方式
以下是通过特定的具体实施例来说明本发明的实施方式，本领域技术人员可由本说明书所提供的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所提供的内容并非用以限制本发明的保护范围。
应当理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种组件或者信号，但这些组件或者信号不应受这些术语的限制。这些术语主要是用以区分一组件与另一组件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
值得一提的是，本发明实施例所提供的ESD电路，可以是适用于任何IC中，总而言之，本发明并不限制IC的具体实现方式，本领域技术人员应可依据实际需求或应用来进行设计。
请参阅图1，图1是本发明第一实施例所提供的ESD电路的电路示意图。ESD电路1通过第一引脚P1和第二引脚P2耦接外部电源4，尤其第一引脚P1和第二引脚P2通常是以打线接合(Wire Bonding)的方式与外部电源4连接。在本实施例中，外部电源4可例如为电池，但本发明并不以此为限制，且外部电源4反接是指第一引脚P1和第二引脚P2分别耦接电池的负极和正极，如图1所示。
ESD电路1包括控制电路10和用来提供ESD电流路径的金氧半场效晶体管111，以避免ESD电流流入IC的内部电路5而造成损坏。也就是说，本实施例的IC包含内部电路5和ESD电路1，且内部电路5和ESD电路1以并联方式耦接于接收电源电压VDD的第一引脚P1和接收接地电压VSS的第二引脚P2间。
另外，控制电路10耦接金氧半场效晶体管111，用来当外部电源4(电池)反接时，改变金氧半场效晶体管111的基极电位，使得关闭金氧半场效晶体管111，以防止外部电源4(电池)反接产生通过金氧半场效晶体管111的瞬间大电流而造成IC故障。如前所述，本实施例的IC故障可以是指该瞬间大电流烧坏IC与外部电源4(电池)耦接的第一引脚P1、第二引脚P2或接线。
为了方便以下说明，图1用来提供ESD电流路径的金氧半场效晶体管111可先例如为一个N型金氧半场效晶体管，但本发明并不以此为限制，且既然是在使用N型金氧半场效晶体管提供ESD电流路径的情况下，ESD电路1更可包括电容C1和电阻R1。电容C1的第一端与金氧半场效晶体管111的漏极(D)共同耦接接收电源电压VDD的第一引脚P1，且电容C1的第二端则耦接金氧半场效晶体管111的栅极(G)。
请注意，本发明亦不限制电容C1的具体实现方式，在其它实施例中，电容C1也可为有极性电容，且电容C1的第一端和第二端就分别是指有极性电容的正端和负端。另外，电阻R1的第一端与电容C1的第二端可共同耦接金氧半场效晶体管111的栅极(G)，且电阻R1的第二端则耦接变压节点VP1。
如此一来，当ESD发生在第一引脚P1时，即第一引脚P1收到正的静电电压，由于其高电压特性，会在电容C1上产生电压差，且由于这电压差的存在，会对金氧半场效晶体管111产生约数百毫秒的导通时间，因此寄生的二极管(Diode)会导通来排放ESD电流，且导通后的金氧半场效晶体管111也会提供连通的通道，即ESD电流路径来共同排放ESD电流，以达成ESD防护的效果。由于有关金氧半场效晶体管111、电容C1和电阻R1的运作原理已皆为本领域技术人员所习知，因此其细节就不再多加赘述。
需说明的是，为了能够当外部电源4(电池)反接时，改变金氧半场效晶体管111的基极电位，使得关闭金氧半场效晶体管111，以防止外部电源4(电池)反接产生通过金氧半场效晶体管111的电流而造成IC故障，图1的控制电路10可包括N型金氧半场效晶体管112和N型金氧半场效晶体管113。在本实施例中，N型金氧半场效晶体管112的漏极(D)耦接接收电源电压VDD的第一引脚P1，且N型金氧半场效晶体管112的栅极(G)则接收接地电压VSS。
另外，N型金氧半场效晶体管113的源极(S)与N型金氧半场效晶体管112的源极(S)共同通过变压节点VP1耦接金氧半场效晶体管111的基极，N型金氧半场效晶体管113的栅极(G)则接收电源电压VDD，且N型金氧半场效晶体管113的漏极(D)与金氧半场效晶体管111的源极(S)共同耦接接收接地电压VSS的第二引脚P2。由于有关N型金氧半场效晶体管112和N型金氧半场效晶体管113的运作原理也已为本领域技术人员所习知，因此其细节就不再多加赘述。
由此可见，不同于现有技术可能是在外部电源4(电池)反接时改变电流路径，图1的ESD电路1是利用N型金氧半场效晶体管112和N型金氧半场效晶体管113来让金氧半场效晶体管111的基极收到一个低电压，例如VSSx，且由于电阻R1的第二端耦接变压节点VP1，会使得电阻R1的第二端和金氧半场效晶体管111的基极具有相同电位，即电压VSSx，因此寄生的二极管将不会导通，且金氧半场效晶体管111也不会导通，以达成防止外部电源4(电池)反接产生通过金氧半场效晶体管111的电流而造成IC故障。另外，请参阅图2，图2是本发明第二实施例所提供的ESD电路的电路示意图，且图2中部分与图1相同的元件以相同的符号表示，故于此就不再详述其细节。
如图2所示，内部电路5和ESD电路2同样以并联方式耦接于第一引脚P1和第二引脚P2间，且ESD电路2通过第一引脚P1和第二引脚P2耦接外部电源4(电池)。但不同于图1的金氧半场效晶体管111，图2用来提供ESD电流路径的金氧半场效晶体管121则例如为一个P型金氧半场效晶体管，但本发明亦不以此为限制，且既然是在使用P型金氧半场效晶体管提供ESD电流路径的情况下，ESD电路2更可包括电阻R2和电容C2。
电阻R2的第一端耦接变压节点VP2，且电阻R2的第二端则耦接金氧半场效晶体管121的栅极(G)。另外，电容C2的第一端与电阻R2的第二端可共同耦接金氧半场效晶体管121的栅极(G)，且电容C2的第二端与P型金氧半场效晶体管121的漏极(D)共同耦接接收接地电压VSS的第二引脚P2。如前所述，在其它实施例中，电容C2也可为有极性电容，且电容C2的第一端和第二端就分别是指有极性电容的正端和负端，但本发明并不以此为限制。
如此一来，当ESD发生在第一引脚P1时，即第一引脚P1收到正的静电电压，由于其高电压特性，会在电容C2上产生电压差，且由于这电压差的存在，会对金氧半场效晶体管121产生约数百毫秒的导通时间，因此寄生的二极管会导通来排放ESD电流，且导通后的金氧半场效晶体管121也会提供连通的通道，即ESD电流路径来共同排放ESD电流，以达成ESD防护的效果。由于有关金氧半场效晶体管121、电阻R2和电容C2的运作原理也已为本领域技术人员所习知，因此其细节就不再多加赘述。
类似地，为了能够当外部电源4(电池)反接时，改变金氧半场效晶体管121的基极电位，使得关闭金氧半场效晶体管121，以防止外部电源4(电池)反接产生通过金氧半场效晶体管121的电流而造成IC故障，图2的控制电路10可包括P型金氧半场效晶体管122和P型金氧半场效晶体管123。在本实施例中，P型金氧半场效晶体管122的漏极(D)与金氧半场效晶体管121的源极(S)共同耦接接收电源电压VDD的第一引脚P1，且P型金氧半场效晶体管122的栅极(G)则接收接地电压VSS。
另外，P型金氧半场效晶体管123的源极(S)与P型金氧半场效晶体管122的源极(S)共同通过变压节点VP2耦接金氧半场效晶体管121的基极，P型金氧半场效晶体管123的栅极(G)则接收电源电压VDD，且P型金氧半场效晶体管123的漏极(D)耦接接收接地电压VSS的第二引脚P2。由于有关P型金氧半场效晶体管122和P型金氧半场效晶体管123的运作原理也已为本领域技术人员所习知，因此其细节就不再多加赘述。
由此可见，不同于现有技术可能是在外部电源4(电池)反接时改变电流路径，图2的ESD电路2是利用P型金氧半场效晶体管122和P型金氧半场效晶体管123来让金氧半场效晶体管121的基极收到一个低电压，例如VDDx，且由于电阻R2的第一端耦接变压节点VP2，会使得电阻R2的第一端和金氧半场效晶体管121的基极具有相同电位，即电压VDDx，因此寄生的二极管将不会导通，且金氧半场效晶体管121也不会导通，以达成防止外部电源4(电池)反接产生通过金氧半场效晶体管121的电流而造成IC故障。
最后，请参阅图3，图3是本发明第三实施例所提供的ESD电路的电路示意图，且图3中部分与图1或图2相同的元件以相同的符号表示，故于此就不再详述其细节。如图3所示，内部电路5和ESD电路3同样以并联方式耦接于第一引脚P1和第二引脚P2间，且ESD电路3通过第一引脚P1和第二引脚P2耦接外部电源4(电池)。但不同于图1的金氧半场效晶体管111或图2的金氧半场效晶体管121，图3用来提供ESD电流路径的金氧半场效晶体管114和124则例如为一个N型金氧半场效晶体管和一个P型金氧半场效晶体管，但本发明亦不以此为限制。
在本实施例中，金氧半场效晶体管114的漏极(D)耦接金氧半场效晶体管124的漏极(D)，且既然是在使用一个N型金氧半场效晶体管和一个P型金氧半场效晶体管提供ESD电流路径的情况下，ESD电路3更可包括电容C3、电阻R3、电阻R4和电容C4。电容C3的第一端与金氧半场效晶体管124的源极(S)共同耦接接收电源电压VDD的第一引脚P1，且电容C3的第二端则耦接金氧半场效晶体管114的栅极(G)。
另外，电阻R3的第一端与电容C3的第二端可共同耦接金氧半场效晶体管114的栅极(G)，且电阻R3的第二端耦接变压节点VP3。电阻R4的第一端则耦接变压节点VP4，且电阻R4的第二端耦接金氧半场效晶体管124的栅极(G)。电容C4的第一端与电阻R4的第二端可共同耦接金氧半场效晶体管124的栅极(G)，且电容C4的第二端与金氧半场效晶体管114的源极(S)共同耦接接收接地电压VSS的第二引脚P2。
如此一来，当ESD发生在第一引脚P1时，即第一引脚P1收到正的静电电压，由于其高电压特性，会在电容C3和C4上产生电压差，且由于这两个电压差的存在，会对金氧半场效晶体管114和124产生约数百毫秒的导通时间，因此寄生的二极管会导通来排放ESD电流，且导通后的金氧半场效晶体管114和124也会提供连通的通道，即ESD电流路径来共同排放ESD电流，以达成ESD防护的效果。由于运作细节已如同前述内容所述，故于此就不再多加赘述。
类似地，为了能够当外部电源4(电池)反接时，改变金氧半场效晶体管114和124的基极电位，使得关闭金氧半场效晶体管114和124，以防止外部电源4(电池)反接产生通过金氧半场效晶体管114和124的电流而造成IC故障，图3的控制电路10可包括N型金氧半场效晶体管115～118和P型金氧半场效晶体管125～128。
在本实施例中，N型金氧半场效晶体管115的漏极(D)耦接接收电源电压VDD的第一引脚P1，且N型金氧半场效晶体管115的栅极(G)则接收接地电压VSS。另外，N型金氧半场效晶体管116的源极(S)与N型金氧半场效晶体管115的源极(S)共同通过变压节点VP3耦接金氧半场效晶体管114的基极，N型金氧半场效晶体管116的栅极(G)则接收电源电压VDD，且N型金氧半场效晶体管116的漏极(D)耦接接收接地电压VSS的第二引脚P2。
相对地，P型金氧半场效晶体管125的漏极(D)耦接接收电源电压VDD的第一引脚P1，且P型金氧半场效晶体管125的栅极(G)则接收接地电压VSS。另外，P型金氧半场效晶体管126的源极(S)与P型金氧半场效晶体管125的源极(S)共同通过变压节点VP4耦接金氧半场效晶体管124的基极，P型金氧半场效晶体管126的栅极(G)则接收电源电压VDD，且P型金氧半场效晶体管126的漏极(D)耦接接收接地电压VSS的第二引脚P2。
再者，N型金氧半场效晶体管117串联于第一引脚P1与N型金氧半场效晶体管115间。N型金氧半场效晶体管117的漏极(D)耦接接收电源电压VDD的第一引脚P1，N型金氧半场效晶体管117的栅极(G)则接收一个遮蔽电压VSH，且N型金氧半场效晶体管117的源极(S)耦接N型金氧半场效晶体管115的漏极(D)。
N型金氧半场效晶体管118串联于第二引脚P2与N型金氧半场效晶体管116间。N型金氧半场效晶体管118的漏极(D)耦接接收接地电压VSS的第二引脚P2，N型金氧半场效晶体管118的栅极(G)则接收遮蔽电压VSH，且N型金氧半场效晶体管118的源极(S)耦接N型金氧半场效晶体管116的漏极(D)。
相对地，P型金氧半场效晶体管127串联于第一引脚P1与P型金氧半场效晶体管125间。P型金氧半场效晶体管127的漏极(D)耦接接收电源电压VDD的第一引脚P1，P型金氧半场效晶体管127的栅极(G)则接收遮蔽电压VSH，且P型金氧半场效晶体管127的源极(S)耦接P型金氧半场效晶体管125的漏极。
P型金氧半场效晶体管128串联于第二引脚P2与P型金氧半场效晶体管126间。P型金氧半场效晶体管128的漏极(D)耦接接收接地电压VSS的第二引脚P2，P型金氧半场效晶体管128的栅极(G)则接收遮蔽电压VSH，且P型金氧半场效晶体管128的源极(S)耦接P型金氧半场效晶体管126的漏极。由于有关N型金氧半场效晶体管115～118和P型金氧半场效晶体管125～128的运作原理也已为本领域技术人员所习知，因此其细节就不再多加赘述。
实作上，遮蔽电压VSH可例如为电源电压VDD减去接地电压VSS后再除以2的电压，但本发明并不以此为限制，总而言之，不同于现有技术可能是在外部电源4(电池)反接时改变电流路径，图3的ESD电路3是利用N型金氧半场效晶体管115～118和P型金氧半场效晶体管125～128来让金氧半场效晶体管114和124的基极分别收到一个低电压，例如VSSx和VDDx，并使得电阻R3的第二端和金氧半场效晶体管114的基极具有相同电位，即电压VSSx，也使得电阻R4的第一端和金氧半场效晶体管124的基极具有相同电位，即电压VDDx，导致寄生的二极管将不会导通，且金氧半场效晶体管114和124也不会导通，以达成防止外部电源4(电池)反接产生通过金氧半场效晶体管114和124的电流而造成IC故障。
另一方面，请参阅图4，图4是本发明实施例所提供防止IC因电源反接而故障的方法的步骤流程图。需说明的是，图4的方法可以是执行于图1的ESD电路1、图2的ESD电路2或图3的ESD电路3中，因此请一并参照图1～图3以利理解，但本发明并不限制图4的方法仅能够执行于ESD电路1、2或3中。
如图4所示，当外部电源4(电池)反接时，在步骤S410中，ESD电路1、2或3可利用控制电路10改变用来提供ESD电流路径的至少一金氧半场效晶体管的基极电位，使得关闭所述至少一金氧半场效晶体管，以防止外部电源4(电池)反接产生通过所述至少一金氧半场效晶体管的电流而造成IC故障。由于细节已如同前述内容所述，故于此就不再多加赘述。
综上所述，本发明实施例提供一种ESD电路及其防止IC因电源反接而故障的方法。所述ESD电路包括用来提供ESD电流路径的至少一金氧半场效晶体管，以及耦接所述至少一金氧半场效晶体管的控制电路。当外部电源反接时，控制电路用来改变所述至少一金氧半场效晶体管的基极电位，使得关闭所述至少一金氧半场效晶体管，以防止外部电源反接产生通过所述至少一金氧半场效晶体管的电流而造成IC故障。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的申请专利范围，所以凡是运用本发明说明书及图式内容所做的等效技术变化，均包含于本发明的申请专利范围内。

Claims (13)

1.一种静电放电电路，适用于一集成电路中，并通过一第一引脚和一第二引脚耦接一外部电源，且所述外部电源反接是指所述第一引脚和所述第二引脚分别耦接所述外部电源的负极和正极，其特征在于，所述静电放电电路包括：
至少一金氧半场效晶体管，用来提供一静电放电电流路径，以避免静电放电电流流入所述集成电路的内部电路而造成损坏；以及
一控制电路，耦接所述至少一金氧半场效晶体管，用来当所述外部电源反接时，改变所述至少一金氧半场效晶体管的基极电位，使得关闭所述至少一金氧半场效晶体管，以防止所述外部电源反接产生通过所述至少一金氧半场效晶体管的电流而造成所述集成电路故障。
2.如权利要求1所述的静电放电电路，其特征在于，所述至少一金氧半场效晶体管为一第一N型金氧半场效晶体管，且所述静电放电电路更包括：
一电容，具有一第一端与所述第一N型金氧半场效晶体管的漏极共同耦接接收一电源电压的所述第一引脚，以及一第二端耦接所述第一N型金氧半场效晶体管的栅极；以及
一电阻，具有一第一端与所述电容的所述第二端共同耦接所述第一N型金氧半场效晶体管的所述栅极，以及一第二端耦接一变压节点。
3.如权利要求2所述的静电放电电路，其特征在于，所述控制电路包括：
一第二N型金氧半场效晶体管，所述第二N型金氧半场效晶体管的漏极耦接接收所述电源电压的所述第一引脚，且所述第二N型金氧半场效晶体管的栅极则接收一接地电压；以及
一第三N型金氧半场效晶体管，所述第三N型金氧半场效晶体管的源极与所述第二N型金氧半场效晶体管的源极共同通过所述变压节点耦接所述第一N型金氧半场效晶体管的基极，所述第三N型金氧半场效晶体管的栅极则接收所述电源电压，且所述第三N型金氧半场效晶体管的漏极与所述第一N型金氧半场效晶体管的源极共同耦接接收所述接地电压的所述第二引脚。
4.如权利要求3所述的静电放电电路，其特征在于，当所述外部电源反接时，所述控制电路是利用所述第二N型金氧半场效晶体管和所述第三N型金氧半场效晶体管来让所述第一N型金氧半场效晶体管的所述基极收到一低电压，并使得所述电阻的所述第二端和所述第一N型金氧半场效晶体管的所述基极具有相同电位，导致寄生的二极管将不会导通，且所述第一N型金氧半场效晶体管也不会导通，以达成防止所述外部电源反接产生通过所述第一N型金氧半场效晶体管的所述电流而造成所述集成电路故障。
5.如权利要求1所述的静电放电电路，其特征在于，所述至少一金氧半场效晶体管为一第一P型金氧半场效晶体管，且所述静电放电电路更包括：
一电阻，具有一第一端耦接一变压节点，以及一第二端耦接所述第一P型金氧半场效晶体管的栅极；以及
一电容，具有一第一端与所述电阻的所述第二端共同耦接所述第一P型金氧半场效晶体管的所述栅极，以及一第二端与所述第一P型金氧半场效晶体管的漏极共同耦接接收一接地电压的所述第二引脚。
6.如权利要求5所述的静电放电电路，其特征在于，所述控制电路包括：
一第二P型金氧半场效晶体管，所述第二P型金氧半场效晶体管的漏极与所述第一P型金氧半场效晶体管的源极共同耦接接收一电源电压的所述第一引脚，且所述第二P型金氧半场效晶体管的栅极则接收所述接地电压；以及
一第三P型金氧半场效晶体管，所述第三P型金氧半场效晶体管的源极与所述第二P型金氧半场效晶体管的源极共同通过所述变压节点耦接所述第一P型金氧半场效晶体管的基极，所述第三P型金氧半场效晶体管的栅极则接收所述电源电压，且所述第三P型金氧半场效晶体管的漏极耦接接收所述接地电压的所述第二引脚。
7.如权利要求6所述的静电放电电路，其特征在于，当所述外部电源反接时，所述控制电路是利用所述第二P型金氧半场效晶体管和所述第三P型金氧半场效晶体管来让所述第一P型金氧半场效晶体管的所述基极收到一低电压，并使得所述电阻的所述第一端和所述第一P型金氧半场效晶体管的所述基极具有相同电位，导致寄生的二极管将不会导通，且所述第一P型金氧半场效晶体管也不会导通，以达成防止所述外部电源反接产生通过所述第一P型金氧半场效晶体管的所述电流而造成所述集成电路故障。
8.如权利要求1所述的静电放电电路，其特征在于，所述至少一金氧半场效晶体管为一第一N型金氧半场效晶体管和一第一P型金氧半场效晶体管，所述第一N型金氧半场效晶体管的漏极耦接所述第一P型金氧半场效晶体管的漏极，且所述静电放电电路更包括：
一第一电容，具有一第一端与所述第一P型金氧半场效晶体管的源极共同耦接接收一电源电压的所述第一引脚，以及一第二端耦接所述第一N型金氧半场效晶体管的栅极；
一第一电阻，具有一第一端与所述电容的所述第二端共同耦接所述第一N型金氧半场效晶体管的所述栅极，以及一第二端耦接一第一变压节点；
一第二电阻，具有一第一端耦接一第二变压节点，以及一第二端耦接所述第一P型金氧半场效晶体管的栅极；以及
一第二电容，具有一第一端与所述电阻的所述第二端共同耦接所述第一P型金氧半场效晶体管的所述栅极，以及一第二端与所述第一N型金氧半场效晶体管的源极共同耦接接收一接地电压的所述第二引脚。
9.如权利要求8所述的静电放电电路，其特征在于，所述控制电路包括：
一第二N型金氧半场效晶体管，所述第二N型金氧半场效晶体管的漏极耦接接收所述电源电压的所述第一引脚，所述第二N型金氧半场效晶体管的栅极则接收所述接地电压；
一第三N型金氧半场效晶体管，所述第三N型金氧半场效晶体管的源极与所述第二N型金氧半场效晶体管的源极共同通过所述第一变压节点耦接所述第一N型金氧半场效晶体管的基极，所述第三N型金氧半场效晶体管的栅极则接收所述电源电压，且所述第三N型金氧半场效晶体管的漏极耦接接收所述接地电压的所述第二引脚；
一第二P型金氧半场效晶体管，所述第二P型金氧半场效晶体管的漏极耦接接收所述电源电压的所述第一引脚，所述第二P型金氧半场效晶体管的栅极则接收所述接地电压；以及
一第三P型金氧半场效晶体管，所述第三P型金氧半场效晶体管的源极与所述第二P型金氧半场效晶体管的源极共同通过所述第二变压节点耦接所述第一P型金氧半场效晶体管的基极，所述第三P型金氧半场效晶体管的栅极则接收所述电源电压，且所述第三P型金氧半场效晶体管的漏极耦接接收所述接地电压的所述第二引脚。
10.如权利要求9所述的静电放电电路，其特征在于，所述控制电路更包括：
一第四N型金氧半场效晶体管，串联于所述第一引脚与所述第二N型金氧半场效晶体管间，所述第四N型金氧半场效晶体管的漏极耦接接收所述电源电压的所述第一引脚，所述第四N型金氧半场效晶体管的栅极则接收一遮蔽电压，且所述第四N型金氧半场效晶体管的源极耦接所述第二N型金氧半场效晶体管的所述漏极；
一第五N型金氧半场效晶体管，串联于所述第二引脚与所述第三N型金氧半场效晶体管间，所述第五N型金氧半场效晶体管的漏极耦接接收所述接地电压的所述第二引脚，所述第五N型金氧半场效晶体管的栅极则接收所述遮蔽电压，且所述第五N型金氧半场效晶体管的源极耦接所述第三N型金氧半场效晶体管的所述漏极；
一第四P型金氧半场效晶体管，串联于所述第一引脚与所述第二P型金氧半场效晶体管间，所述第四P型金氧半场效晶体管的漏极耦接接收所述电源电压的所述第一引脚，所述第四P型金氧半场效晶体管的栅极则接收所述遮蔽电压，且所述第四P型金氧半场效晶体管的源极耦接所述第二P型金氧半场效晶体管的所述漏极；以及
一第五P型金氧半场效晶体管，串联于所述第二引脚与所述第三P型金氧半场效晶体管间，所述第五P型金氧半场效晶体管的漏极耦接接收所述接地电压的所述第二引脚，所述第五P型金氧半场效晶体管的栅极则接收所述遮蔽电压，且所述第五P型金氧半场效晶体管的源极耦接所述第三P型金氧半场效晶体管的所述漏极。
11.如权利要求10所述的静电放电电路，其特征在于，所述遮蔽电压为所述电源电压减去所述接地电压后再除以2的电压。
12.如权利要求11所述的静电放电电路，其特征在于，当所述外部电源反接时，所述控制电路是利用所述第二N型金氧半场效晶体管至所述第五N型金氧半场效晶体管和所述第二P型金氧半场效晶体管至所述第五P型金氧半场效晶体管来让所述第一N型金氧半场效晶体管和所述第一P型金氧半场效晶体管分别收到一低电压，并使得所述第一电阻的所述第二端和所述第一N型金氧半场效晶体管的所述基极具有相同电位，也使得所述第二电阻的所述第一端和所述第一P型金氧半场效晶体管的所述基极则具有相同电位，导致寄生的二极管将不会导通，且所述第一N型金氧半场效晶体管和所述第一P型金氧半场效晶体管也不会导通，以达成防止所述外部电源反接产生通过所述第一N型金氧半场效晶体管和所述第一P型金氧半场效晶体管的所述电流而造成所述集成电路故障。
13.一种防止集成电路因电源反接而故障的方法，执行于所述集成电路的一静电放电电路中，所述静电放电电路通过一第一引脚和一第二引脚耦接一外部电源，且所述外部电源反接是指所述第一引脚和所述第二引脚分别耦接所述外部电源的负极和正极，其特征在于，所述方法包括：
当所述外部电源反接时，利用一控制电路改变用来提供一静电放电电流路径的至少一金氧半场效晶体管的基极电位，使得关闭所述至少一金氧半场效晶体管，以防止所述外部电源反接产生通过所述至少一金氧半场效晶体管的电流而造成所述集成电路故障。
CN202010272917.2A 2020-04-09 2020-04-09 静电放电电路及其防止集成电路因电源反接而故障的方法 Pending CN113517681A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010272917.2A CN113517681A (zh) 2020-04-09 2020-04-09 静电放电电路及其防止集成电路因电源反接而故障的方法
US17/069,936 US11257809B2 (en) 2020-04-09 2020-10-14 Electrostatic discharge circuit and method for preventing malfunctioning of integrated circuit from reverse connection of power source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010272917.2A CN113517681A (zh) 2020-04-09 2020-04-09 静电放电电路及其防止集成电路因电源反接而故障的方法

Publications (1)

Publication Number Publication Date
CN113517681A true CN113517681A (zh) 2021-10-19

Family

ID=78005611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010272917.2A Pending CN113517681A (zh) 2020-04-09 2020-04-09 静电放电电路及其防止集成电路因电源反接而故障的方法

Country Status (2)

Country Link
US (1) US11257809B2 (zh)
CN (1) CN113517681A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115333072A (zh) * 2022-10-13 2022-11-11 南京芯圣电子科技有限公司 一种电源正负极引脚防反接电路及集成电路芯片

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5603277B2 (ja) * 2011-03-29 2014-10-08 セイコーインスツル株式会社 半導体集積回路のｅｓｄ保護回路
JP6680102B2 (ja) * 2016-06-16 2020-04-15 富士電機株式会社 半導体集積回路装置
US20190103397A1 (en) * 2017-10-02 2019-04-04 Pixart Imaging Inc. Protecting circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115333072A (zh) * 2022-10-13 2022-11-11 南京芯圣电子科技有限公司 一种电源正负极引脚防反接电路及集成电路芯片
CN115333072B (zh) * 2022-10-13 2023-02-03 上海芯圣电子股份有限公司 一种电源正负极引脚防反接电路及集成电路芯片

Also Published As

Publication number Publication date
US11257809B2 (en) 2022-02-22
US20210320100A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
US7586721B2 (en) ESD detection circuit
US6927957B1 (en) Electrostatic discharge clamp
JP2015211463A (ja) 静電放電保護回路
TWI735909B (zh) 靜電放電保護電路以及運作方法
US20200294992A1 (en) Low-voltage electrostatic discharge (esd) protection circuit, integrated circuit and method for esd protection thereof
US10826290B2 (en) Electrostatic discharge (ESD) protection for use with an internal floating ESD rail
JP2014132717A (ja) 静電気放電保護回路及び半導体回路装置
US8059376B2 (en) ESD clamp for high voltage operation
JP2017037949A (ja) 半導体装置
US20100109743A1 (en) Level shifter having native transistors
CN115276626A (zh) 具有栅极电压钳位保护功能的pmos驱动电路及使能平移电路
CN112821366B (zh) 双向静电防护电路
CN113517681A (zh) 静电放电电路及其防止集成电路因电源反接而故障的方法
JP6784820B2 (ja) Ｅｓｄ保護回路
JP5613488B2 (ja) 過電圧保護回路
CN113422503B (zh) 电源钳位电路及esd保护电路
CN108922886B (zh) 一种基于soi工艺的rc电路触发双向esd保护电路
CN111490697A (zh) 具有动态耦合到漏极的本体的nmos晶体管
US11621556B2 (en) Protective circuit
CN112310067B (zh) 静电保护电路
TWI739629B (zh) 具有靜電放電保護機制的積體電路
US11233394B2 (en) Electrostatic protection circuit
CN114400993A (zh) 一种具有双向过压保护的模拟开关电路
KR100671861B1 (ko) 입력 보호 회로
CN107769757B (zh) 一种比较器抗静电电路及其工作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221230

Address after: Taiwan, Hsinchu, China

Applicant after: Dafa Technology Co.,Ltd.

Address before: Hsinchu County

Applicant before: Yuanrui Technology Co.,Ltd.