TWI735909B - 靜電放電保護電路以及運作方法 - Google Patents
靜電放電保護電路以及運作方法 Download PDFInfo
- Publication number
- TWI735909B TWI735909B TW108124377A TW108124377A TWI735909B TW I735909 B TWI735909 B TW I735909B TW 108124377 A TW108124377 A TW 108124377A TW 108124377 A TW108124377 A TW 108124377A TW I735909 B TWI735909 B TW I735909B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- voltage
- electrostatic discharge
- coupled
- diode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
一種靜電放電保護電路包含一壓降電路、一偵測電路以及一箝位電路。壓降電路用以依據一第一電壓產生一第二電壓。第二電壓小於第一電壓。偵測電路耦接壓降電路。偵測電路用以依據第二電壓以及一輸入電壓產生一控制訊號。箝位電路耦接壓降電路以及偵測電路。箝位電路用以依據控制訊號的電壓位準提供一靜電放電路徑。
Description
本揭示中所述實施例內容是有關於一種電路技術,特別關於一種靜電放電保護電路以及運作方法。
隨著積體電路技術的發展,電晶體的尺寸越來越小。據此,電晶體的耐壓也越來越小。為避免靜電放電(Electrostatic Discharge;ESD)對積體電路施加過度電性應力(Electrical Overstress;EOS),一般會利用靜電放電保護電路來保護積體電路。
本揭示之一些實施方式是關於一種靜電放電保護電路。靜電放電保護電路包含一壓降電路、一偵測電路以及一箝位電路。壓降電路用以依據一第一電壓產生一第二電壓。第二電壓小於第一電壓。偵測電路耦接壓降電路。偵測電路用以依據第二電壓以及一輸入電壓產生一控制訊號。箝位電路耦接壓降電路以及偵測電路。箝位電路用以依據控制
訊號的電壓位準提供一靜電放電路徑。
本揭示之一些實施方式是關於一種靜電放電保護電路。靜電放電保護電路包含一第一接墊、一偵測電路以及一箝位電路。第一接墊用以接收一輸入電壓且耦接一第一二極體以及一第二二極體。偵測電路耦接第一二極體。偵測電路用以依據輸入電壓以及一第一電壓輸出一控制訊號。箝位電路耦接第二二極體。箝位電路用以依據控制訊號的電壓位準提供一靜電放電路徑。
本揭示之一些實施方式是關於一種靜電放電保護電路的運作方法。運作方法包含:藉由一壓降電路依據一第一電壓產生一第二電壓,其中第二電壓小於第一電壓;藉由一偵測電路依據第二電壓以及一輸入電壓產生一控制訊號;以及藉由一箝位電路依據控制訊號的電壓位準提供一靜電放電路徑。
綜上所述,藉由本揭示中的靜電放電保護電路以及運作方法,可有效地提供靜電放電路徑,以達到保護積體電路的功效。
100、200、300:靜電放電保護電路
120:壓降電路
140:偵測電路
142:反相電路
160:箝位電路
400:運作方法
C1:電容
CS:控制訊號
D1、D2、D3、D4:二極體
GND:接地端
M1、M2、M3、M4:電晶體
N1、N2、N3:節點
P1、P2:接墊
PA:靜電放電路徑
R1、R2:電阻
VIN:輸入電壓
V1、V2:電壓
S402、S404、S406:操作
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂,所附圖式之說明如下:第1圖是依照本揭示一些實施例所繪示一靜電放電保護電路的功能方塊圖;
第2圖是依照本揭示一些實施例所繪示一靜電放電保護電路的電路圖;第3圖是依照本揭示一些實施例所繪示一靜電放電保護電路的電路圖;以及第4圖是依照本揭示一些實施例所繪示的一靜電放電保護電路的運作方法的流程圖。
在本文中所使用的用詞『耦接』亦可指『電性耦接』,且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
參考第1圖。第1圖是依照本揭示一些實施例所繪示一靜電放電(Electrostatic Discharge;ESD)保護電路100的功能方塊圖。靜電放電保護電路100可應用於積體電路中,以避免積體電路遭受過度電性應力。
以第1圖示例而言,靜電放電保護電路100包含壓降電路120、偵測電路140以及箝位電路160。壓降電路120、偵測電路140以及箝位電路160耦接於節點N1。壓降電路120接收電壓V1並依據電壓V1在節點N1產生電壓V2,且電壓V2小於電壓V1。電壓V1例如是3.3伏特而電壓V2例如是2.3伏特。在一些實施例中,電壓V1來自一電源。上述各電壓的數值僅為示例,各種適用的數值皆在本揭示的範圍內。在一些實施例中,靜電放電保護電路100更包含接墊P1。接墊P1例如是一輸入輸出接墊(IO pad)且耦接輸入
輸出元件或核心元件(core device)。接墊P1用以接收輸入電壓VIN。偵測電路140依據輸入電壓VIN以及電壓V2產生控制訊號CS。箝位電路160依據電壓V2以及控制訊號CS的電壓位準提供靜電放電路徑。
藉由壓降電路120的配置,箝位電路160可操作在較低的電壓(例如:電壓V2)下。據此,箝位電路160中的電晶體的尺寸得以縮小且可有效地提供靜電放電路徑。
在一些實施例中,接墊P1耦接至節點N1的路徑上包含一二極體,接墊P1耦接至偵測電路140的路徑上包含另一二極體,如下第2~3圖所示。
參考第2圖。第2圖是依照本揭示一些實施例所繪示一靜電放電保護電路200的電路圖。
在一些實施例中,壓降電路120包含電晶體M1。電晶體M1例如是N型電晶體。以第2圖示例而言,電晶體M1是N型金屬氧化物半導體場效電晶體(NMOS),但本揭示不以此為限。電晶體M1包含第一端(源極端)、第二端(汲極端)、控制端(閘極端)以及基極端。電晶體M1的第一端耦接節點N1,電晶體M1的第二端接收電壓V1,且電晶體M1的基極端耦接接地端GND。在一些實施例中,壓降電路120更包含電阻R1。電阻R1耦接於電晶體M1的第二端與電晶體M1的控制端之間。如前所述,在一些實施例中,電壓V1來自一電源。藉由電阻R1的配置,可避免電晶體M1的控制端直接耦接電源,進而提高電晶體M1的可靠度。另外,電晶體M1的基極端耦接接地端GND,可提高電晶體
M1的等效電阻。如此,可使得電壓V2降至更低。如此,箝位電路160中的電晶體的尺寸得以縮更小。
上述壓降電路120的實現方式僅為示例。壓降電路120的各種實現方式皆在本揭示的範圍內。舉例而言,壓降電路120可採用PMOS、二極體、雙極性接面電晶體(BJT)、電阻或上述任意組合實現。
在一些實施例中,偵測電路140包含電容C1、電阻R2以及反相電路142。電容C1、電阻R2以及反相電路142耦接於節點N2。反相電路142依據節點N2的電壓位準輸出控制訊號CS給箝位電路160。節點N2的電壓位準相關於電壓V2以及輸入電壓VIN。舉例而言,當節點N2的電壓位準為高(低)電壓位準時,控制訊號CS具有低(高)電壓位準。以第2圖示例而言,電容C1包含第一端以及第二端。電容C1的第一端耦接接地端GND,且電容C1的第二端耦接節點N2。電阻R2包含第一端以及第二端。電阻R2的第一端耦接節點N2,且電阻R2的第二端耦接節點N1。反相電路142包含電晶體M2以及M3。電晶體M2以及M3例如是N型以及P型電晶體。以第2圖示例而言,電晶體M2是NMOS且電晶體M3是PMOS,但本揭示不以此為限。電晶體M2以及電晶體M3的各者包含第一端、第二端以及控制端。電晶體M2的第一端耦接接地端GND。電晶體M3的第一端耦接二極體D1。電晶體M3的第二端與電晶體M2的第二端耦接於節點N3,且電晶體M3的控制端與電晶體M2的控制端耦接於節點N2。
上述偵測電路140的實現方式僅為示例。偵測電路140的各種實現方式皆在本揭示的範圍內。舉例而言,電容C1可採用金屬-氧化層-金屬(Metal-Oxide-Metal;MOM)或金屬-絕緣層-金屬(Metal-Insulator-Metal;MIM)電容。在一些其他實施例中,電容C1可被二極體、NMOS或PMOS所取代。
在一些實施例中,箝位電路160包含電晶體M4。電晶體M4例如是N型電晶體。以第2圖示例而言,電晶體M4是NMOS,但本揭示不以此為限。電晶體M4包含第一端、第二端以及控制端。電晶體M4的第一端耦接接地端GND,電晶體M4的第二端耦接二極體D2,且電晶體M4的控制端耦接節點N3以接收控制訊號CS。當控制訊號CS具有高電壓位準時,電晶體M4導通。據此,箝位電路160可提供靜電放電路徑PA。當控制訊號CS具有低電壓位準時,電晶體M4截止。據此,靜電放電路徑PA被切斷。
上述箝位電路160的實現方式僅為示例。箝位電路160的各種實現方式皆在本揭示的範圍內。舉例而言,電晶體M4可採用N型BJT或P型電晶體實現。然而,當電晶體M4採用P型電晶體(例如:PMOS或P型BJT)實現時,反相電路142可採用兩級反相器串接實現或者將電晶體M4的控制端(或基極端)直接耦接至節點N2。
如前所述,藉由壓降電路120的配置,箝位電路160可操作在較低的電壓(例如:電壓V2)下。據此,箝位電路160中的電晶體M4的通道長度得以縮小,可降低電晶
體M4的導通電阻(Ron)。當電晶體M4的導通電阻降低時,節點N1的電壓位準亦降低。如此,可避免連接於接墊P1的輸入輸出元件或核心元件損壞。
在操作上,當接墊P1發生靜電放電事件時,輸入電壓VIN以及節點N1的電壓位準會快速地被拉高。位於節點N1被拉高後的電壓位準會對經由電阻R2對電容C1充電。由於電阻R2與電容C1形成電阻-電容延遲(RC delay),且電阻-電容延遲對應於一時間常數(time constant),因此節點N2的電壓位準會緩慢地被拉高。在節點N2的電壓位準被拉高到高電壓位準之前(即,節點N2的電壓位準為低電壓位準),控制訊號CS具有為高電壓位準。據此,電晶體M4導通以提供靜電放電路徑PA。而靜電放電電流可經由靜電放電路徑PA流至接地端GND。經過一段時間,節點N2的電壓位準被拉高到高電壓位準。此時,控制訊號CS具有低電壓位準。據此,電晶體M4截止。靜電放電路徑PA被切斷。如此,當積體電路在正常操作時,電源所提供的電壓V1不會經由電晶體M4漏掉。
如前所述,藉由壓降電路120的配置,節點N1的電壓V2較低(例如:低於電壓V1)。也就是說,當靜電放電事件發生或處於系統放電模式(system ESD)時,節點N2的電壓位準較低。如此,控制訊號CS的電壓位準較高,可使得電晶體M4較容易導通,以有效地提供靜電放電路徑PA。
在一些實施例中,靜電放電保護電路200更包
含二極體D1-D3。二極體D1耦接於接墊P1與偵測電路140之間。二極體D2耦接於接墊P1與箝位電路160之間。二極體D3耦接於接墊P1與接地端GND之間。當電晶體M4導通以排放靜電放電電流時,電晶體M4的第二端(汲極端)的電壓位準被拉低。由於電晶體M4的第二端以及電晶體M3的第一端分別耦接至二極體D2以及二極體D1,因此電晶體M3的第一端的電壓位準不會直接受電晶體M4的第二端的電壓位準影響。據此,電晶體M3的第二端(控制訊號CS)的電壓位準也不會受影響,以確保電晶體M4的導通程度。另外,由於電晶體M4的控制端(控制訊號CS)的電壓位準不會隨著電晶體M4的第二端的電壓位準降低而被拉低,因此電晶體M4的面積得以縮小。
在一些實施例中,靜電放電保護電路200可不配置壓降電路120,而電源直接將電壓V1供應至節點N1。如此,偵測電路140將依據輸入電壓VIN以及電壓V1產生控制訊號CS,且箝位電路160將依據控制訊號CS的電壓位準提供靜電放電路徑PA。
參考第3圖。第3圖是依照本揭示一些實施例所繪示一靜電放電保護電路300的電路圖。為易於理解,於第3圖中的類似元件將與第2圖使用相同標號。以下僅針對第3圖與第2圖之間的不同處進行描述。
以第3圖示例而言,靜電放電保護電路300更包含接墊P2以及二極體D4。在一些實施例中,接墊P2為一輸入輸出接墊(IO pad)且耦接於節點N1。二極體D4耦接於節
點N1與偵測電路140之間。二極體D4包含第一端(陽極端)以及第二端(陰極端)。二極體D4的第一端耦接節點N1,且二極體D4的第二端耦接電晶體M3的第一端。據此,電晶體M3的第一端的電壓位準可依據節點N1的電壓位準產生。如此,當接墊P2發生靜電放電事件時,反相電路142得以正常運作。
在一些其他實施例中,靜電放電保護電路300可不配置二極體D4,而節點N1直接耦接至電晶體M3的第一端。另外,上述二極體D1-D4的實現方式僅為示例。二極體D1-D4亦可改採用NMOS、PMOS或電阻實現。在一些實施例中,二極體D4或其他具有相同功效的替代元件(如NMOS、PMOS或電阻)亦可稱作壓差電路。
在一些其他實施例中,產生電壓V1的電源可耦接另一靜電放電保護電路。如此,當電源發生靜電放電事件時,此另一靜電放電保護電路可提供另一靜電放電路徑,以避免電源的靜電放電造成積體電路損壞。
參考第4圖。第4圖是依照本揭示一些實施例所繪示的一靜電放電保護電路的運作方法400的流程圖。運作方法400包含操作S402、S404以及S406。在一些實施例中,運作方法400被應用於第1圖的靜電放電保護電路100中,但本揭示不以此為限。為易於理解,運作方法400將搭配第1圖進行討論。
在操作S402中,藉由壓降電路120依據電壓V1產生電壓V2。電壓V2小於電壓V1。
在操作S404中,藉由偵測電路140依據電壓V2以及輸入電壓VIN產生控制訊號CS。在一些實施例中,當接墊P1發生靜電放電事件時,輸入電壓VIN以及節點N1的電壓位準會快速地被拉高且控制訊號CS具有高電壓位準。經過一段時間後,節點N2的電壓位準亦會被拉高到高電壓位準。此時,控制訊號CS具有低電壓位準。
在操作S406中,藉由箝位電路160依據控制訊號CS的電壓位準提供靜電放電路徑PA。在一些實施例中,當控制訊號CS具有高電壓位準時,電晶體M4導通。據此,箝位電路160可提供靜電放電路徑PA,以排放靜電放電電流。
綜上所述,藉由本揭示中的靜電放電保護電路以及運作方法,可有效地提供靜電放電路徑,以達到保護積體電路的功效。
雖然本揭示已以實施方式揭露如上,然其並非用以限定本揭示,任何本領域具通常知識者,在不脫離本揭示之精神和範圍內,當可作各種之更動與潤飾,因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧靜電放電保護電路
120‧‧‧壓降電路
140‧‧‧偵測電路
160‧‧‧箝位電路
CS‧‧‧控制訊號
N1‧‧‧節點
P1‧‧‧接墊
VIN‧‧‧輸入電壓
V1、V2‧‧‧電壓
Claims (10)
- 一種靜電放電保護電路,包含:一壓降電路,用以依據一第一電壓於一第一節點產生一第二電壓,該第二電壓小於該第一電壓;一偵測電路,耦接該壓降電路,該偵測電路用以依據該第二電壓以及一輸入電壓產生一控制訊號;以及一箝位電路,耦接該壓降電路以及該偵測電路,該箝位電路用以依據該控制訊號的電壓位準提供一靜電放電路徑,其中該箝位電路、該壓降電路以及一第一接墊直接耦接於該第一節點。
- 如請求項1所述的靜電放電保護電路,其中該壓降電路、該偵測電路以及該箝位電路耦接於該第一節點,且該壓降電路用以於該第一節點產生該第二電壓。
- 如請求項2所述的靜電放電保護電路,更包含:一壓差電路,耦接於該第一節點與該偵測電路之間。
- 如請求項3所述的靜電放電保護電路,其中該壓差電路為一第三二極體,該第三二極體包含一第一端以及一第二端,該第三二極體的第一端與該第一接墊以及該箝位電路耦接於該第一節點,且該第三二極體的第二端耦接該偵測電路。
- 如請求項1所述的靜電放電保護電路,其中該偵測電路經由一第一二極體耦接一第二接墊,該箝位電路經由一第二二極體耦接該第二接墊,且該第二接墊用以接收該輸入電壓。
- 一種靜電放電保護電路,包含:一第一接墊,用以接收一輸入電壓且直接耦接一第一二極體一陽極端以及一第二二極體的一陽極端,且該第二二極體的一陰極端直接耦接一壓降電路的一端且該壓降電路用以依據一第一電壓於該端產生小於一第一電壓的一第二電壓;一偵測電路,耦接該第一二極體,該偵測電路用以依據該輸入電壓以及該第二電壓輸出一控制訊號;以及一箝位電路,耦接該第二二極體,該箝位電路用以依據該控制訊號的電壓位準提供一靜電放電路徑。
- 如請求項6所述的靜電放電保護電路,更包含:一壓差電路,耦接於該箝位電路與該偵測電路之間。
- 如請求項7所述的靜電放電保護電路,其中該壓差電路為一第三二極體,該第三二極體包含一第一端以及一第二端,該第三二極體的第一端與該第二二極體、該箝位電路以及一第二接墊耦接於一第一節點,且該第三二極體的第二端耦接該偵測電路。
- 一種靜電放電保護電路的運作方法,包含:藉由一壓降電路依據一第一電壓於一第一節點產生一第二電壓,其中該第二電壓小於該第一電壓;藉由一偵測電路依據該第二電壓以及一輸入電壓產生一控制訊號;以及藉由一箝位電路依據該控制訊號的電壓位準提供一靜電放電路徑,其中該箝位電路、該壓降電路以及一接墊直接耦接於該第一節點。
- 如請求項9所述的運作方法,其中藉由該箝位電路依據該控制訊號的電壓位準提供該靜電放電路徑更包含:依據具有一第一電壓位準的該控制訊號導通該箝位電路的一電晶體,以提供該靜電放電路徑;以及依據具有一第二電壓位準的該控制訊號截止該電晶體,以切斷該靜電放電路徑。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108124377A TWI735909B (zh) | 2019-07-10 | 2019-07-10 | 靜電放電保護電路以及運作方法 |
US16/672,671 US11411395B2 (en) | 2019-07-10 | 2019-11-04 | Electrostatic discharge protection circuit and operation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108124377A TWI735909B (zh) | 2019-07-10 | 2019-07-10 | 靜電放電保護電路以及運作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202103402A TW202103402A (zh) | 2021-01-16 |
TWI735909B true TWI735909B (zh) | 2021-08-11 |
Family
ID=74103253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108124377A TWI735909B (zh) | 2019-07-10 | 2019-07-10 | 靜電放電保護電路以及運作方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11411395B2 (zh) |
TW (1) | TWI735909B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11527530B2 (en) * | 2021-01-13 | 2022-12-13 | Texas Instruments Incorporated | Electrostatic discharge protection system |
US11848554B2 (en) * | 2021-04-21 | 2023-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge circuit and method of operating same |
TWI783710B (zh) * | 2021-10-05 | 2022-11-11 | 世界先進積體電路股份有限公司 | 保護電路 |
US11569657B1 (en) | 2021-11-04 | 2023-01-31 | Vanguard International Semiconductor Corporation | Protection circuits |
TWI806588B (zh) * | 2022-05-05 | 2023-06-21 | 瑞昱半導體股份有限公司 | 新穎式電壓偵測電源箝制電路架構於過度電性應力事件 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050219782A1 (en) * | 2004-04-05 | 2005-10-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for ESD protection on high voltage i/o circuits triggered by a diode string |
TW200952300A (en) * | 2008-06-06 | 2009-12-16 | Faraday Tech Corp | ESD detection circuit and related method thereof |
CN106410773A (zh) * | 2016-09-23 | 2017-02-15 | 中国科学院上海微系统与信息技术研究所 | 增强型堆叠式esd电路及混合电压输入输出接口电路 |
EP2937901B1 (en) * | 2014-04-23 | 2019-03-06 | VIA Alliance Semiconductor Co., Ltd. | Electrostatic discharge protection circuit |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4043855B2 (ja) * | 2002-06-10 | 2008-02-06 | 株式会社日立製作所 | 半導体集積回路装置 |
US7626790B2 (en) * | 2007-10-05 | 2009-12-01 | Smartech Worldwide Limited | Electrostatic discharge protection for a circuit capable of handling high input voltage |
TW200937607A (en) * | 2008-02-27 | 2009-09-01 | Elan Microelectronics Corp | Electrostatic discharge (ESD) protection device for high-voltage input-output pad |
JP2010041013A (ja) * | 2008-08-08 | 2010-02-18 | Oki Semiconductor Co Ltd | 保護回路 |
US7928709B2 (en) * | 2009-02-04 | 2011-04-19 | Vanguard International Semiconductor Corporation | Voltage regulator and AC-DC converter |
WO2011093150A1 (en) * | 2010-01-29 | 2011-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5722697B2 (ja) * | 2011-05-11 | 2015-05-27 | ルネサスエレクトロニクス株式会社 | 保護回路 |
US8867183B2 (en) * | 2011-08-25 | 2014-10-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection techniques |
US9337644B2 (en) * | 2011-11-09 | 2016-05-10 | Mediatek Inc. | ESD protection circuit |
JP5594546B2 (ja) * | 2012-03-02 | 2014-09-24 | 横河電機株式会社 | 入力保護回路 |
US8830641B2 (en) * | 2012-03-02 | 2014-09-09 | Sofics Bvba | Electrostatic discharge protection for high voltage domains |
TWI455435B (zh) | 2012-12-07 | 2014-10-01 | Issc Technologies Corp | 靜電放電保護電路、偏壓電路與電子裝置 |
US8817437B2 (en) * | 2013-01-03 | 2014-08-26 | Amazing Microelectronics Corp. | High voltage open-drain electrostatic discharge (ESD) protection device |
JP6033709B2 (ja) * | 2013-02-28 | 2016-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9502892B2 (en) * | 2013-09-18 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection circuit and related method |
US9225163B2 (en) * | 2013-11-01 | 2015-12-29 | Infineon Technologies Ag | Combined ESD active clamp for cascaded voltage pins |
CN104979814B (zh) * | 2014-04-02 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种静电放电保护电路 |
TWI520458B (zh) * | 2014-04-03 | 2016-02-01 | 財團法人工業技術研究院 | 靜電放電箝制電路與靜電放電箝制方法 |
US10535647B2 (en) * | 2015-12-11 | 2020-01-14 | Mediatek Inc. | Electrostatic discharge (ESD) protection circuit |
US10777547B2 (en) * | 2016-05-25 | 2020-09-15 | Taiwan Semiconductor Manufacturing Company Limited | ESD protection device |
US10734806B2 (en) * | 2016-07-21 | 2020-08-04 | Analog Devices, Inc. | High voltage clamps with transient activation and activation release control |
TWI627727B (zh) * | 2017-04-14 | 2018-06-21 | 瑞昱半導體股份有限公司 | 靜電放電防護裝置與其偵測電路 |
US10411678B2 (en) * | 2018-02-12 | 2019-09-10 | Semiconductor Components Industries, Llc | Level-shifting circuit configured to limit leakage current |
TWI669816B (zh) * | 2018-04-18 | 2019-08-21 | 友達光電股份有限公司 | 拼接用顯示面板及其製造方法 |
TWI670911B (zh) * | 2018-05-01 | 2019-09-01 | 瑞昱半導體股份有限公司 | 靜電放電防護裝置 |
-
2019
- 2019-07-10 TW TW108124377A patent/TWI735909B/zh active
- 2019-11-04 US US16/672,671 patent/US11411395B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050219782A1 (en) * | 2004-04-05 | 2005-10-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for ESD protection on high voltage i/o circuits triggered by a diode string |
TW200952300A (en) * | 2008-06-06 | 2009-12-16 | Faraday Tech Corp | ESD detection circuit and related method thereof |
EP2937901B1 (en) * | 2014-04-23 | 2019-03-06 | VIA Alliance Semiconductor Co., Ltd. | Electrostatic discharge protection circuit |
CN106410773A (zh) * | 2016-09-23 | 2017-02-15 | 中国科学院上海微系统与信息技术研究所 | 增强型堆叠式esd电路及混合电压输入输出接口电路 |
Also Published As
Publication number | Publication date |
---|---|
TW202103402A (zh) | 2021-01-16 |
US11411395B2 (en) | 2022-08-09 |
US20210013714A1 (en) | 2021-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI735909B (zh) | 靜電放電保護電路以及運作方法 | |
US9634483B2 (en) | Electrostatic discharge (ESD) protection circuit with EOS and latch-up immunity | |
US20090015974A1 (en) | Esd detection circuit | |
US8395870B2 (en) | Input/output circuit | |
US10236684B2 (en) | ESD protection circuit | |
US20140307354A1 (en) | Esd protection circuit | |
JP2015211463A (ja) | 静電放電保護回路 | |
US20060232318A1 (en) | Power clamp circuit and semiconductor device | |
US10284190B2 (en) | Voltage detector circuits and methods | |
US20140029144A1 (en) | Esd protective circuit | |
US10181721B2 (en) | Area-efficient active-FET ESD protection circuit | |
US20140368958A1 (en) | Electrostatic protection circuit | |
JP6627333B2 (ja) | 静電気保護回路、半導体集積回路装置、及び、電子機器 | |
US20130188287A1 (en) | Protection circuit, charge control circuit, and reverse current prevention method employing charge control circuit | |
US20220107345A1 (en) | Electronic circuit and sensor system | |
US20090086394A1 (en) | Protection circuit and semiconductor integrated circuit | |
US8059376B2 (en) | ESD clamp for high voltage operation | |
US9812437B2 (en) | Semiconductor integrated circuit device, and electronic appliance using the same | |
TW201607198A (zh) | 靜電放電防護電路及具有此電路的電壓調節器晶片 | |
CN111090296B (zh) | 基准电压电路及电源接通复位电路 | |
JP6405986B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
CN110120659B (zh) | 静电放电保护装置 | |
TWI500230B (zh) | ESD protection circuit | |
CN112242696A (zh) | 静电放电保护电路以及操作方法 | |
JP2004350127A (ja) | スイッチ回路及びバススイッチ回路 |