CN104979814B - 一种静电放电保护电路 - Google Patents

Abstract

本发明涉及一种静电放电保护电路。所述静电放电保护电路包括：第一电源端、第二电源端、第一检测单元、第二检测单元、控制单元及钳位单元；所述第一电源端和第二电源端之间具有分压输出节点；所述第一检测单元适于在所述分压输出节点感应到静电信号时输出第一信号；所述第二检测单元适于在所述分压输出节点感应到静电信号时输出第二信号；所述控制单元适于被所述第一信号驱动并将所述第一信号转换为第一释放控制信号、被所述第二信号驱动并将所述第二信号转换为第二释放控制信号；所述钳位单元适于接收所述第一释放控制信号及第二释放控制信号，以释放所述第一电源端和第二电源端之间的静电电流。本发明能够提高静电放电保护电路的耐压能力。

Description

一种静电放电保护电路

技术领域

本发明涉及集成电路技术领域，特别涉及一种静电放电保护电路。

背景技术

随着集成电路工艺特征尺寸的不断缩小，芯片的防静电泄放能力已经成为保证内部电路可靠工作的关键因素。静电泄放现象是指当两个带有不等电势的物体靠近或者接触时，二者之间发生静电电荷转移的瞬态过程。在先进的集成电路工艺水平下，器件的栅氧化层很薄，其等效的栅氧化层电容很小，当静电电荷积累在栅氧化层上时，会形成很大的等效栅压，导致器件或者电路的失效。对于集成电路芯片来说，静电冲击有不同的模式，对应也有不同的保护电路。在电源管脚对接地管脚或者输入/输出管脚对输入/输出管脚的冲击模式下，静电电荷会流经内部功能电路模块，造成内部电路的损伤。电源钳位ESD保护电路主要是针对上述两种冲击模式，在冲击来临时，给芯片提供一个有效的静电电荷释放通路，保证芯片内部功能电路不受冲击的损伤。

图1所示的是一种现有技术的静电放电保护电路1，包括：第一电源端10、第二电源端11、静电检测单元12、逻辑控制单元13及钳位晶体管14。其中，第一电源端10连接至电源，第二电源端11连接至地，所述静电检测单元12包括串联在所述第一电源端10和第二电源端11之间的电阻120及电容121，所述逻辑控制单元13为一反相器。

静电放电保护电路1的工作原理如下：

当一个ESD(Electro-Static Discharge，静电释放)脉冲作用到第一电源端10时，电阻120及电容121之间的节点15的电压下拉为第二电源端11的电压水平(零电位)，经过逻辑控制单元13的反相，所述钳位晶体管14的栅极电压被上拉至高电平，然后钳位晶体管14启动，开始释放ESD冲击积累的静电电荷。等到由电阻120及电容121耦合的时间常数过去之后，节点15的电压变为第一电源端10的电压水平(高电平)，此时经逻辑控制单元13的反相，钳位晶体管14的栅极电压被下拉至低电位水平。上述为静电放电保护电路1的ESD保护过程。

正常上电的充电电压作用到第一电源端10时，节点15的电压会维持在第一电源端10的电压水平，经过逻辑控制单元13的反相，钳位晶体管14栅压始终处于低电平状态，保证了钳位晶体管14在正常上电时不被触发。

但是现有技术的静电放电保护电路至少存在如下技术问题：静电放电保护电路受器件承压能力的局限，其无法适应高压环境，静电放电保护电路的耐压能力有限，不能承受芯片内部电路的高压源环境。

发明内容

本发明技术方案所解决的技术问题为，如何提高静电放电保护电路的耐压能力。

为了解决上述技术问题，本发明技术方案提供了一种静电放电保护电路，包括：第一电源端、第二电源端、第一检测单元、第二检测单元、控制单元及钳位单元；所述第一电源端和第二电源端之间具备分压输出节点；其中，

所述第一检测单元适于根据所述第一电源端和分压输出端之间的信号检测静电信号，在感应到静电信号时输出第一信号；

所述第二检测单元适于根据所述第二电源端和分压输出端之间的信号检测静电信号，在感应到静电信号时输出第二信号；

所述控制单元适于被所述第一信号驱动并将所述第一信号转换为第一释放控制信号、被所述第二信号驱动并将所述第二信号转换为第二释放控制信号；

所述钳位单元适于接收所述第一释放控制信号及第二释放控制信号，以释放所述第一电源端和第二电源端之间的静电电流。

可选的，所述静电放电保护电路还包括：第一电阻单元及第二电阻单元；所述第一电阻单元设于所述第一电源端与分压输出端之间，所述第二电阻单元设于所述第二电源端与分压输出端之间。

可选的，所述第一电阻单元为第一二极管器件，所述第二电阻单元为第二二极管器件；所述第一二极管器件的正端连接至所述第一电源端、负端连接至所述分压输出端，所述第二二极管器件的正端连接至所述分压输出端、负端连接至所述第二电源端。

可选的，所述二极管器件由二极管连接的P型场效应晶体管或N型场效应晶体管构成。

可选的，所述第一电阻单元包括串联的多个第一电阻器件，所述第二电阻单元包括串联的多个第二电阻器件。

可选的，所述第一检测单元包括：第一输入端、第一电阻、第一电容、第二电容及第一输出端；

所述第一输入端连接至所述分压输出端；所述第一电阻的一端连接至所述第一电源端，另一端连接至所述第一输出端；所述第一电容的一端连接至所述第一输入端，另一端连接至所述第一输出端；所述第二电容的一端连接至所述第一输入端，另一端连接至所述第二电源端；所述第一输出端适于输出所述第一信号；

所述第二检测单元包括：第二输入端、第二电阻、第三电容及第二输出端；

所述第二输入端连接至所述分压输出端；所述第二电阻的一端连接至所述第二输入端，另一端连接至所述第二输出端；所述第三电容的一端连接至所述第二输出端，另一端连接至所述第二电源端；所述第二输出端适于输出所述第二信号。

可选的，所述第一检测单元电阻电容的耦合时间常数与所述第二检测单元电阻电容的耦合时间常数对应。

可选的，所述控制单元包括：第一控制端、第二控制端、第三控制端、第四控制端、第一P型场效应晶体管、第二P型场效应晶体管及第一N型场效应晶体管；

所述第一控制端连接至所述第一输出端，所述第一P型场效应晶体管的源极连接至所述第一电源端，漏极连接至所述第二控制端，栅极连接至所述第一控制端；所述第二控制端适于输出所述第一释放控制信号；

所述第三控制端连接至所述第二输出端，所述第二P型场效应晶体管的源极连接至所述第二控制端，漏极连接至所述第四控制端，栅极连接至所述第三控制端；所述第四控制端适于输出所述第二释放控制信号；

所述第一N型场效应晶体管的源极连接至所述第二电源端，漏极连接至所述第四控制端，栅极连接至所述第三控制端。

可选的，所述第二电容大于所述第一P型场效应晶体管栅极的等效电容。

可选的，所述钳位单元包括：第二N型场效应晶体管和第三N型场效应晶体管；

所述第二N型场效应晶体管的漏极连接至所述第一电源端，栅极适于连接至所述第一释放控制信号；所述第三N型场效应晶体管的漏极连接至所述第二N型场效应晶体管的源极，源极连接至所述第二电源端，栅极适于连接至所述第二释放控制信号。

可选的，所述控制单元包括：第一反相器及第二反相器；

所述第一反相器的输入端适于连接至所述第一信号，输出端连接至所述第二N型场效应晶体管的栅极；所述第二反相器的输入端适于连接至所述第二信号，输出端连接至所述第三N型场效应晶体管的栅极。

可选的，所述静电放电保护电路还包括：

第一电源，适于提供第一电源电压至所述第一电源端；

第二电源，适于提供第二电源电压至所述第二电源端；所述第一电源电压和第二电源电压的电压差大于除所述第一电源和第二电源以外其他器件两端的电压差。

本发明技术方案的有益效果至少包括：

本发明技术方案通过在第一电源端和第二电源端之间设立分压输出节点，并利用第一检测单元检测第一电源端与分压输出节点之间分压信号上的静电信号、利用第二检测单元检测分压输出节点与第二电源端之间分压信号上的静电信号，基于所述第一检测单元和第二检测单元的承压及分压能力，提高静电放电保护电路其他器件的耐受力；在高压环境下，本发明技术方案能够保护控制单元及钳位单元的正常工作，并使静电泄放时以最大电流进行静电泄放工作，使静电放电保护电路在正常工作的情况下能承受更高的电源电压；本发明技术方案提高了静电放电保护电路的整体耐压能力，也提高了器件可靠性。

在可选方案中，所述第一电源端和第二电源端之间的电压差利用第一电阻单元及第二电阻单元实现分压，所述分压输出节点为所述第一电阻单元和第二电阻单元联接点。

在可选方案中，本发明技术方案还设计所述第一检测单元和第二检测单元的匹配性：所述第一检测单元的电容电阻参数与第二检测单元的电容电阻参数是对应的，这可实现分压检测静电信号的第一检测单元和第二检测单元之间的检测平衡；由于第一检测单元和第二检测单元的电容电阻还对静电放电的耦合时间常数有贡献，因此，第一检测单元和第二检测单元之间保持所述检测平衡是有必要的，且第一检测单元电容电阻的耦合时间常数与所述第二检测单元电容电阻的耦合时间常数一致。

在可选方案中，所述控制单元也包括由与第一检测单元和第二检测单元对应的分压控制级，其中第一分压控制级包括第一P型场效应晶体管，其对应所述第一检测单元，并实现分压和反相作用，第二分压控制级包括第二P型场效应晶体管及第一N型场效应晶体管，其对应所述第二检测单元，并实现分压和反相作用；本发明技术方案的静电放电保护电路能够在高压环境下减小了控制单元组成器件两端的电压差，从而进一步提高了静电放电保护电路器件的耐压能力。

另外，由于第一P型场效应晶体管的栅极具备等效电容，会影响其栅极电压下降速率，本发明技术方案还将所述第二电容的电容值设计为大于该等效电容的电容值，可加快其栅极电压的下降速度，从而提高静电放电保护电路器件的驱动能力和检测灵敏性。

在可选方案中，所述钳位单元也包括两个分压的钳位晶体管，分别对应一个分压控制级及一个检测单元，钳位单元的两个钳位晶体管用于分压实现器件的耐压，也用于泄防静电电流，从而把第一电源端的电压钳位到较低电压，从而保护芯片内部器件。

附图说明

图1为现有技术提供的一种静电放电保护电路的结构示意图；

图2为本发明技术方案提供的一种静电放电保护电路的结构示意图；

图3为本发明技术方案提供的另一种静电放电保护电路的结构示意图。

具体实施方式

为了使本发明的目的、特征和效果能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的方式来实施，因此本发明不受下面公开的具体实施例的限制。

如图2所示的一种静电放电保护电路2，包括：第一电源端20、第二电源端21、第一检测单元22、第二检测单元23、控制单元24及钳位单元25；第一电源端20和第二电源端21之间具有分压输出节点26。

所述分压输出节点26不同于现有技术(静电放电保护电路1)中的静电检测节点，静电检测节点在未检测到静电信号时，其电压水平等同于电源电压，也即第一电源端的电压水平，而本申请中，所述分压输出节点26的分压功能不仅对于电源电压而言，也是同样实现对静电电压的分压功能的。

继续参考图2，静电放电保护电路2还包括：第一电阻单元27及第二电阻单元28。第一电阻单元27设于第一电源端20与分压输出节点26之间，第二电阻单元28设于第二电源端21与分压输出节点26之间。

分压输出节点26上的分压比可以由所述第一电阻单元27及第二电阻单元28的等效电阻决定。在其他实施例中，也可以不局限于上述两个电阻单元，第一电源端20与分压输出节点26之间的电阻单元数目可以任意，第二电源端21与分压输出节点26之间的电阻单元数目也可以任意，根据电路功能的不同，所述电阻单元可以是具有电阻功能的其他功能器件。第一电源端20与分压输出节点26之间至少有一个电阻单元，第二电源端21与分压输出节点26之间至少有一个电阻单元。

设在静电放电保护电路2中，第一电阻单元27和第二电阻单元28的电阻值相同，且定义第一电源端20连接至电源电压VDDH、第二电源端21连接至地，则分压输出节点26上的分压为二分之一的电源电压(即分压VDD的电压值等于二分之一的电源电压)，其中，VDDH＝2*VDD。

分压输出节点26能够感应到第一电源端20和第二电源端21之间的静电信号。但是，分压输出节点26在这里相当于一个对第一电源端20和第二电源端21之间电压进行承担分压功能的“第三电源端”，在所述第一电源端20和第二电源端21之间产生静电电压时，可等效于在第一电源端20与分压输出节点26之间产生一路子静电电压，分压输出节点26与第二电源端21之间产生另一路子静电电压，分压输出节点26也对所述第一电源端20和第二电源端21之间的静电电压进行分压了。因此，所述分压输出节点26适于感应静电信号。

在所述分压输出节点26感应到静电信号时，第一检测单元22适于输出第一信号，第二检测单元23适于输出第二信号。本申请利用所述第一检测单元22及第二检测单元23对分压输出节点上的静电信号进行检测，能够减小了检测单元两端的电压差：参考图2，第一检测单元22两端在正常供电时实际上仅承载了相当于二分之一的电源电压，即第一电源端20与分压输出节点26之间的电压差，而第二检测单元23两端在正常供电时也实现了承载了相当于二分之一的电源电压，即分压输出节点26与第二电源端21之间的电压差。

继续参考图2，控制单元24适于被所述第一信号驱动并将所述第一信号转换为第一释放控制信号、被所述第二信号驱动并将所述第二信号转换为第二释放控制信号。在本申请中，控制单元24在同时接收到所述第一信号和第二信号时，才会被驱动并输出所述第一释放控制信号和第二释放控制信号；

所述控制单元24在这里相当于一个预驱动缓冲级(也可以认为是一个逻辑驱动级)；可认为，其主要功能是对第一信号提供缓冲延迟，并由此输出第一释放控制信号；对第二信号提供缓冲延迟，并由此输出第二释放控制信号。所述控制单元24可以由两组反相器构成，其中，第一组反相器对应接收所述第一信号并输出所述第一释放控制信号；第二组反相器对应接收所述第二信号并输出所述第二释放控制信号。所述第一组反相器至少有一个反相器构成，所述第二组反相器也至少有一个反相器构成。

钳位单元25则适于接收所述第一释放控制信号及第二释放控制信号，以释放所述第一电源端和第二电源端之间的静电电流。钳位单元25具体可以由至少一个钳位晶体管实现。考虑到钳位晶体管的耐压能力，本申请选取至少两个钳位晶体管实现所述钳位单元25，此时，钳位晶体管两端的电压差至少小于或等于VDD：所述钳位晶体管之间串联，并且第一个钳位晶体管连接至第一电源端20，最后一个钳位晶体管连接至第二电源端21；各钳位晶体管在所述钳位单元25同时接收到所述第一释放控制信号及第二释放控制信号时被导通。各钳位晶体管的栅极信号可以基于所述第一释放控制信号及第二释放控制信号的有效逻辑被输入至各自的栅极端上。

依旧设第一电源端20连接至电源电压VDDH、第二电源端21连接至地VSS，分压输出节点26具有分压VDD，静电放电保护电路2的工作过程为：

当一个ESD脉冲作用到第一电源端20时，分压输出节点26感应到静电信号，此时，第一检测单元22发出第一信号，第二检测单元23发出第二信号，控制单元24被所述第一信号和第二信号驱动，并对第一信号进行反相并输出第一释放控制信号，对第二信号进行反相并输出第二释放控制信号；钳位单元25接收到第一释放控制信号和第二释放控制信号，基于所述第一释放控制信号和第二释放控制信号，导通所述钳位晶体管，并释放ESD冲击积累的静电电荷。

当正常上电的充电电压VDDH作用到第一电源端20时，分压输出节点26的电压会维持分压VDD，此时，第一检测单元22、第二检测单元23、控制单元24中的反相器、钳位单元25中的钳位晶体管的驱动电压均不大于分压VDD，静电放电保护电路2的器件耐压性得到了提高。

基于静电放电保护电路2，本申请还提供了如图3所示的静电放电保护电路3。静电放电保护电路3包括：第一电源端30、第二电源端31、第一电阻单元32、第二电阻单元33、第一检测单元、第二检测单元、控制单元34及钳位单元25；第一电源端30和第二电源端31之间具有分压输出节点36，所述第一电阻单元32设于第一电源端30和分压输出节点36之间，所述第二电阻单元33设于分压输出节点36和第二电源端31之间。

第一电阻单元32为第一二极管器件，第二电阻单元33为第二二极管器件，所述第一二极管器件的正端连接至所述第一电源端30、负端连接至所述分压输出节点36，所述第二二极管器件的正端连接至所述分压输出节点36、负端连接至所述第二电源端31。

继续参考图3，所述第一二极管器件为二极管连接的PMOS晶体管MP1，PMOS晶体管MP1的源极作为该第一二极管器件的正端，漏极作为该第一二极管器件的负端，且PMOS晶体管MP1栅漏相连，PMOS晶体管MP1可视为单向导通的电阻器；所述第二二极管器件为第二电阻单元33为二极管连接的PMOS晶体管MP2，PMOS晶体管MP2的源极作为该第二二极管器件的正端，漏极作为该第二二极管器件的负端，且PMOS晶体管MP2栅漏相连，PMOS晶体管MP2也可视为单向导通的电阻器。

在其他实施例中，所述二极管器件也可由二极管连接的N型场效应晶体管构成，比如，当所述第一二极管器件为一二极管连接的NMOS晶体管，则所述NMOS晶体管的漏极作为此时第一二极管的正端，源极作为此时第一二极管的负端，且所述NMOS晶体管栅漏相连。

第一电阻单元32和第二电阻单元33的组成结构也不限于上述限定。在其他实施例中，所述第一电阻单元32还可以包括串联的多个第一电阻器件，所述第二电阻单元也可以包括串联的多个第二电阻器件。所述第一电阻器件和第二电阻器件可以是上述二极管器件，也可以是其他具备等效电阻的器件。

继续参考图3，第一检测单元包括：第一输入端(36)、第一电阻R1、第一电容C1、第二电容C3及第一输出端37。

分压输出节点36兼做所述第一输入端，第一电阻R1的一端连接至所述第一电源端30，另一端连接至所述分压输出节点36；所述第一电容C1的一端连接至所述分压输出节点36，另一端连接至所述第一输出端37；所述第二电容C3的一端连接至分压输出节点36，另一端连接至所述第二电源端31；所述第一输出端37适于输出所述第一信号。

所述第二检测单元包括：第二输入端(36)、第二电阻R2、第三电容C2及第二输出端38；

分压输出节点36兼做所述第二输入端，所述第二电阻R2的一端连接至所述分压输出节点36，另一端连接至所述第二输出端38；所述第三电容C2的一端连接至所述第二输出端38，另一端连接至所述第二电源端31；所述第二输出端38适于输出所述第二信号。

所述第一检测单元及第二检测单元用于检测第一电源端30和第二电源端31之间的静电信号，且实现了分压耐受的功能，具体的：

所述第一检测单元检测的是第一电源端30和分压输出节点36之间的第一静电信号，所述第二检测单元检测的是分压输出节点36和第二电源端31之间的第二静电信号；所述第一静电信号及第二静电信号也基于所述第一电源端30和第二电源端31之间的静电信号，且可认为是第一电源端30和第二电源端31之间的静电信号分压产生的。

当第一电源端30和第二电源端31之间产生静电脉冲，第一电源端30和分压输出节点36之间必然产生分压静电脉冲，分压输出节点36和第二电源端31之间也产生分压静电脉冲，此时，第一电容C1及第二电容C3的两端分别形成通路，第三电容C2的两端形成通路，第一电容C1、第二电容C3及第三电容C2可被视为三个小电阻，所述第一信号和第二信号分别相当于接地信号或低电平信号。

当第一电源端30和第二电源端31之间未产生静电脉冲，第一电源端30和分压输出节点36之间未产生分压静电脉冲，分压输出节点36和第二电源端31之间也未产生分压静电脉冲，第一电容C1两端之间、第二电容C3两端之间及第三电容C2的两端之间分别相当于断路，第一电容C1、第二电容C3及第三电容C2可被视为两个无限大的电阻，所述第一输出端37输出的信号相当于电源电压信号(VDDH)，所述第二输出端38输出的信号相当于分压信号(VDD)或高电平信号。

上述第一检测单元和第二检测单元是相对应的，其分别承担了分压上的静电检测及泄放时间的控制作用。基于检测及泄放的一致性，所述第一检测单元电阻电容的耦合时间常数与所述第二检测单元电阻电容的耦合时间常数对应。

继续参考图3，控制单元34包括：

第一控制端340、第二控制端39、第三控制端342、第四控制端40、第一P型场效应晶体管MP3、第二P型场效应晶体管MP4及第一N型场效应晶体管MN1。

其中：

第一控制端340连接至所述第一输出端37，所述第一P型场效应晶体管MP3的源极连接至所述第一电源端30，漏极连接至所述第二控制端39，栅极连接至所述第一控制端340；所述第二控制端39适于输出所述第一释放控制信号。

第三控制端341连接至所述第二输出端38，所述第二P型场效应晶体管MP4的源极连接至所述第二控制端39，漏极连接至所述第四控制端40，栅极连接至所述第三控制端342；所述第四控制端40适于输出所述第二释放控制信号。

所述第一N型场效应晶体管MN1的源极连接至所述第二电源端31，漏极连接至所述第四控制端40，栅极连接至所述第三控制端341。

在所述控制单元34中，所述第一释放控制信号是所述第一P型场效应晶体管MP3被所述第一信号控制导通时，第二控制端39上的高电平，所述第一释放控制信号相当于电源电压信号。同样的，所述第二释放控制信号是所述第二P型场效应晶体管MP4被所述第二信号控制导通时，第四控制端40上的高电平，所述第二释放控制信号相当于电源电压信号。

另外，考虑到第一P型场效应晶体管MP3的栅极端上具备晶体管的等效电容，会影响栅极电平的泄放速度，在静电检测时，第一P型场效应晶体管MP3的导通时间会明显延迟，从而影响静电泄放及时性。为了解决上述问题，本申请中，可以将如图3所示的第二电容C3的电容值设置为一较大值，且其大于所述第一P型场效应晶体管MP3栅极的等效电容。

在其他实施例中，控制单元34还可以使用另一种结构：所述控制单元34还可以由第一反相器及第二反相器构成。

所述第一反相器的输入端适于连接至所述第一信号，输出端适于输出经反相后的第一信号，即所述第一释放控制信号；所述第二反相器的输入端适于连接至所述第二信号，输出端适于输出经反相后的第二信号，即所述第二释放控制信号。

还可以对钳位单元35的结构可作如下限定：

钳位单元35包括：第二N型场效应晶体管MN2和第三N型场效应晶体管MN3。

第二N型场效应晶体管MN2的漏极连接至所述第一电源端30，栅极连接至第二控制端39，以获取所述第一释放控制信号；所述第三N型场效应晶体管MN3的漏极连接至所述第二N型场效应晶体管MN2的源极，源极连接至所述第二电源端31，栅极连接至第四控制端40，以获取所述第二释放控制信号。

第二N型场效应晶体管MN2接收到第一释放控制信号(高电平)时被导通，且第三N型场效应晶体管MN3接收到第二释放控制信号(高电平)时被导通。当第二N型场效应晶体管MN2及第三N型场效应晶体管MN3同时被导通时，完成第一电源端30及第二电源端31之间的静电电流的泄放。

需要说明的是，基于静电放电保护电路3的分压检测的结构，在正常工作状态，若静电放电保护电路3的第一电源端30加载电源电压VDDH，第二电源端31则接地，静电放电保护电路3中的电容器件、电阻器件及晶体管两端的电压均在VDD左右，能够提高器件在高电源电压环境下的耐压能力。

还可以对上述电源电压的加载进行扩展：所述静电放电保护电路3可以包括第一电源和第二电源：其中，第一电源适于提供第一电源电压至所述第一电源端，第二电源适于提供第二电源电压至所述第二电源端；所述第一电源电压和第二电源电压的电压差大于除所述第一电源和第二电源以外其他器件两端的电压差。

参考图3，仍定义第一电源端30连接至电源电压VDDH、第二电源端31连接至地，分压输出节点36上的分压为二分之一的电源电压VDD，静电放电保护电路3的工作原理为：

当一个静电脉冲作用到第一电源端30时：

第一输出端37的电位被下拉至第二电源端31的电压水平(零电位)，并输出第一信号，此时，第一检测单元检测到第一电源端30及分压输出节点36之间的静电信号；

第二输出端38的电位被下拉至第二电源端31的电压水平(零电位)，并输出第二信号，此时，第二检测单元检测到第二电源端31及分压输出节点36之间的静电信号；

在接收到第一信号和第二信号后，控制单元34中的第一P型场效应晶体管MP3和第二P型场效应晶体管MP4被导通，实现第一信号和第二信号的反相输出，形成所述第一释放控制信号和第二释放控制信号。

第二N型场效应晶体管MN2和第三N型场效应晶体管MN3作为钳位晶体管，第二N型场效应晶体管MN2上的栅极电压基于第一释放控制信号被上拉至高电平，第三N型场效应晶体管MN3上的栅极电压基于第二释放控制信号被上拉至高电平，然后第二N型场效应晶体管MN2和第三N型场效应晶体管MN3同时启动时，开始释放第一电源端30和第二电源端31之间冲击积累的静电电荷。

等到由电阻R1、电容C1及电容C3耦合的时间常数过去之后，第一输出端37的电压变为第一电源端30的电压水平(高电平)；等到由电阻R2、电容C2耦合的时间常数过去之后，第二输出端38的电压变为第二电源端31的电压水平(高电平)，此时第二N型场效应晶体管MN2和第三N型场效应晶体管MN3的栅极电压均被下拉至低电位水平。上述为静电放电保护电路3的ESD保护过程。

在正常上电的充电电压作用到第一电源端30时，第一输出端37的电压会维持在电源电压(VDDH)的电压水平，第二输出端38的电压会维持在为二分之一的电源电压(VDD)的电压水平，此时，第一输出端37和第二输出端38分别输出高电平，经过控制单元34的反相，第二N型场效应晶体管MN2的栅极电压处于电压VDD的电压水平，第三N型场效应晶体管MN3的栅极电压则始终处于低电平状态，保证了钳位单元35在正常上电时没有漏电流。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种静电放电保护电路，其特征在于，包括：第一电源端、第二电源端、第一检测单元、第二检测单元、控制单元及钳位单元；所述第一电源端和第二电源端之间具备分压输出节点；其中，

所述第一检测单元适于根据所述第一电源端和分压输出节点之间的信号检测静电信号，在感应到静电信号时输出第一信号；

所述第二检测单元适于根据所述第二电源端和分压输出节点之间的信号检测静电信号，在感应到静电信号时输出第二信号；

所述控制单元适于被所述第一信号驱动并将所述第一信号转换为第一释放控制信号、被所述第二信号驱动并将所述第二信号转换为第二释放控制信号；

所述钳位单元适于接收所述第一释放控制信号及第二释放控制信号，以释放所述第一电源端和第二电源端之间的静电电流。

2.如权利要求1所述的静电放电保护电路，其特征在于，还包括：第一电阻单元及第二电阻单元；所述第一电阻单元设于所述第一电源端与分压输出节点之间，所述第二电阻单元设于所述第二电源端与分压输出节点之间。

3.如权利要求2所述的静电放电保护电路，其特征在于，所述第一电阻单元为第一二极管器件，所述第二电阻单元为第二二极管器件；所述第一二极管器件的正端连接至所述第一电源端、负端连接至所述分压输出节点，所述第二二极管器件的正端连接至所述分压输出节点、负端连接至所述第二电源端。

4.如权利要求3所述的静电放电保护电路，其特征在于，所述二极管器件由具有二极管连接形式的P型场效应晶体管或具有二极管连接形式的N型场效应晶体管构成。

5.如权利要求2所述的静电放电保护电路，其特征在于，所述第一电阻单元包括串联的多个第一电阻器件，所述第二电阻单元包括串联的多个第二电阻器件。

6.如权利要求1所述的静电放电保护电路，其特征在于，所述第一检测单元包括：第一输入端、第一电阻、第一电容、第二电容及第一输出端；

所述第一输入端连接至所述分压输出节点；所述第一电阻的一端连接至所述第一电源端，另一端连接至所述第一输出端；所述第一电容的一端连接至所述第一输入端，另一端连接至所述第一输出端；所述第二电容的一端连接至所述第一输入端，另一端连接至所述第二电源端；所述第一输出端适于输出所述第一信号；

所述第二检测单元包括：第二输入端、第二电阻、第三电容及第二输出端；

所述第二输入端连接至所述分压输出节点；所述第二电阻的一端连接至所述第二输入端，另一端连接至所述第二输出端；所述第三电容的一端连接至所述第二输出端，另一端连接至所述第二电源端；所述第二输出端适于输出所述第二信号。

7.如权利要求1所述的静电放电保护电路，其特征在于，所述第一检测单元电阻电容的耦合时间常数与所述第二检测单元电阻电容的耦合时间常数对应。

8.如权利要求6所述的静电放电保护电路，其特征在于，所述控制单元包括：第一控制端、第二控制端、第三控制端、第四控制端、第一P型场效应晶体管、第二P型场效应晶体管及第一N型场效应晶体管；

所述第一控制端连接至所述第一输出端，所述第一P型场效应晶体管的源极连接至所述第一电源端，漏极连接至所述第二控制端，栅极连接至所述第一控制端；所述第二控制端适于输出所述第一释放控制信号；

所述第三控制端连接至所述第二输出端，所述第二P型场效应晶体管的源极连接至所述第二控制端，漏极连接至所述第四控制端，栅极连接至所述第三控制端；所述第四控制端适于输出所述第二释放控制信号；

所述第一N型场效应晶体管的源极连接至所述第二电源端，漏极连接至所述第四控制端，栅极连接至所述第三控制端。

9.如权利要求8所述的静电放电保护电路，其特征在于，所述第二电容大于所述第一P型场效应晶体管栅极的等效电容。

10.如权利要求1所述的静电放电保护电路，其特征在于，所述钳位单元包括：第二N型场效应晶体管和第三N型场效应晶体管；

所述第二N型场效应晶体管的漏极连接至所述第一电源端，栅极适于连接至所述第一释放控制信号；所述第三N型场效应晶体管的漏极连接至所述第二N型场效应晶体管的源极，源极连接至所述第二电源端，栅极适于连接至所述第二释放控制信号。

11.如权利要求10所述的静电放电保护电路，其特征在于，所述控制单元包括：第一反相器及第二反相器；

所述第一反相器的输入端适于连接至所述第一信号，输出端连接至所述第二N型场效应晶体管的栅极；所述第二反相器的输入端适于连接至所述第二信号，输出端连接至所述第三N型场效应晶体管的栅极。

12.如权利要求1至11任一项所述的静电放电保护电路，其特征在于，还包括：

第一电源，适于提供第一电源电压至所述第一电源端；

第二电源，适于提供第二电源电压至所述第二电源端；所述第一电源电压和第二电源电压的电压差大于除所述第一电源和第二电源以外其他器件两端的电压差。