CN103378587B - 一种静电释放保护电路和方法、驱动电路、集成电路 - Google Patents

一种静电释放保护电路和方法、驱动电路、集成电路 Download PDF

Info

Publication number
CN103378587B
CN103378587B CN201210135067.7A CN201210135067A CN103378587B CN 103378587 B CN103378587 B CN 103378587B CN 201210135067 A CN201210135067 A CN 201210135067A CN 103378587 B CN103378587 B CN 103378587B
Authority
CN
China
Prior art keywords
esd
circuit
esd protection
nmos
driving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210135067.7A
Other languages
English (en)
Other versions
CN103378587A (zh
Inventor
田光春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Suzhou Co Ltd
Original Assignee
Fairchild Semiconductor Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Suzhou Co Ltd filed Critical Fairchild Semiconductor Suzhou Co Ltd
Priority to CN201210135067.7A priority Critical patent/CN103378587B/zh
Priority to US13/870,500 priority patent/US9312255B2/en
Publication of CN103378587A publication Critical patent/CN103378587A/zh
Application granted granted Critical
Publication of CN103378587B publication Critical patent/CN103378587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种静电释放(ESD)保护电路，该ESD保护电路中的ESD控制电路检测到静电时，向驱动关闭电路发送使能信号，并将静电经由ESD控制电路中的ESD保护器件释放到接地节点；所述驱动关闭电路接收到使能信号后，去使能驱动器件，使ESD保护器件的触发电压低于驱动器件的触发电压；本发明同时还公开了一种ESD保护方法、驱动电路、集成电路，通过本发明方案，在静电发生时，通过去使能驱动器件，使驱动器件的触发电压高于ESD保护器件的触发电压，防止驱动器件因静电而触发，并且不需要在驱动器件的输出端串联镇流电阻，并不需要在驱动器件上加硅化物阻挡，能够提高驱动电路的驱动能力，节约版图布线面积，简化工艺流程。

Description

一种静电释放保护电路和方法、驱动电路、集成电路
技术领域
本发明涉及静电释放(ESD，Electro-Static Discharge)技术，尤其涉及一种ESD保护电路和方法、驱动电路、集成电路(IC，Integrated Circuit)。
背景技术
目前的ESD保护是通过在驱动器件的输出端串联镇流电阻来限制流向驱动器件的静电电流，提高触发驱动器件的静电电压，防止静电使驱动器件触发而损坏。
图1所示为推挽方式的驱动电路，如图1所示，驱动器件N型金属氧化物半导体场效应晶体管(NMOS，N-Metal-Oxid-Semiconductor)M11和P型MOS(PMOS)M12组成推挽输出电路，NMOS M11的栅极连接第一预驱动器件D11的输出端，PMOS M12的栅极连接第二预驱动器件D12的输出端，NMOS M11的源极连接接地节点GND，PMOS M12的源极连接电源VCC，在NMOSM11和PMOS M12的输出端串联镇流电阻R11，在该驱动电路没有上电的情况下，NMOS M11的栅极电压为不确定状态，ESD保护器件NMOS M13的栅极电压可能没有被ESD检测电路(ESDDetection Circuit)14拉升至NMOS M11的栅极电压水平，那么，NMOS M11的触发电压就可能低于NMOS M13的触发电压。如果没有镇流电阻R11，在有静电时，驱动器件NMOS M11可能先于ESD保护器件NMOS M13被触发，巨大的静电电流便会损坏驱动器件NMOS M11。增加镇流电阻R11后，即使驱动器件NMOS M11先于ESD保护器件NMOS M13被静电触发，镇流电阻R11也会限制大量静电电流流向驱动器件NMOS M11，而由随后触发的ESD保护器件NMOS M13将输出节点OUTPUT处静电电流释放到接地节点GND。
图2所示为开漏方式的驱动电路，如图2所示，驱动器件NMOS M21的输出端串联镇流电阻R21，栅极连接第一预驱动器件D21，在该驱动电路没有上电的情况下，NMOS M21的栅极电压为不确定状态，ESD保护器件NMOS M22的栅极电压可能没有被ESD检测电路23拉升至NMOS M21的栅极电压水平，那么，NMOS M21的触发电压就可能低于NMOS M22的触发电压。如果没有镇流电阻R21，在有静电时，驱动器件NMOS M21可能先于ESD保护器件NMOS M22被触发，巨大的静电电流便会损坏驱动器件NMOS M21。增加镇流电阻R21后，即使驱动器件NMOSM21先于ESD保护器件NMOS M22被静电触发，镇流电阻R21也会限制大量静电电流流向驱动器件NMOS M21，而由随后触发的ESD保护器件NMOS M22将输出节点OUTPUT处静电电流释放到接地节点GND。
但是，在驱动器件的输出端串联镇流电阻的ESD保护方式，降低了驱动电路正常上电工作时的驱动能力，并且，对于许多应用产品，驱动电路的输出端不允许有镇流电阻，如：对于低输出阻抗的应用产品，驱动电路的输出端不允许有任何阻值的镇流电阻。
还有一种ESD保护方式是在驱动器件中增加硅化物阻挡(Silicide Block)掩膜版，从而在驱动器的漏端嵌入式增加串联电阻，实现自我保护，但这种方式，硅化物阻挡增加了制作工艺的复杂度，同时也增加掩膜版和制造工艺成本，而且以这种方式，驱动器件的漏端接触孔到栅极的距离要增大，因而增加了驱动器件的尺寸，使驱动器件需要更大的版图布线区域。
发明内容
为了解决现有技术存在的问题，本发明的主要目的在于提供一种ESD保护电路和方法、驱动电路、集成电路。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供的一种ESD保护电路，该电路包括：ESD控制电路、驱动关闭电路；其中，
ESD控制电路，配置为在检测到静电时，向驱动关闭电路发送使能信号，并将静电释放到接地节点；
驱动关闭电路，配置为接收到所述使能信号后，去使能驱动器件。
本发明提供的一种驱动电路，该电路包括：ESD保护电路、驱动器件；其中，
ESD保护电路，配置为在检测到静电时，去使能驱动器件，并将静电释放到接地节点；
驱动器件，配置为在正常工作时输出驱动信号。
本发明提供的一种集成电路，所述集成电路包括：信号处理电路、驱动电路；其中，
信号处理电路，配置为在正常工作时，根据信号的处理结果控制驱动电路输出驱动信号；
驱动电路，配置为在正常工作时输出驱动信号；在检测到静电时，去使能驱动器件，并将静电释放到接地节点。
本发明提供的一种ESD保护方法，该方法包括：
ESD保护电路检测到静电时，去使能驱动器件，并将静电释放到接地节点。
本发明所提供的ESD保护电路和方法、驱动电路、集成电路，该ESD保护电路中的ESD控制电路检测到静电时，向驱动关闭电路发送使能信号，并将输出节点处的静电释放到接地节点；所述驱动关闭电路接收到使能信号后，去使能驱动器件，使得ESD保护器件的触发电压低于驱动器件的触发电压；如此，在静电发生时，通过去使能驱动器件提高驱动器件的触发电压，防止驱动器件因静电而触发，这样就不需要在驱动器件的输出端串联镇流电阻，也不需要在驱动器件的漏端增加硅化物阻挡，从而能够提高驱动电路的驱动能力，减小工艺复杂度，减小版图布线面积，节省成本。
附图说明
图1为现有技术中推挽方式的驱动电路示意图；
图2为现有技术中开漏方式的驱动电路示意图；
图3为本发明实施例提供的一种ESD保护电路的结构示意图；
图4为本发明实施例提供的一种驱动电路的结构示意图；
图5为本发明实施例提供的推挽方式的驱动电路示意图；
图6为本发明实施例提供的开漏方式的驱动电路示意图；
图7为本发明实施例提供的一种集成电路的结构示意图；
图8为本发明实施例提供的一种ESD保护方法的流程示意图；
图9为现有技术中没有驱动关闭电路的驱动电路示意图；
图10为现有技术中没有驱动关闭电路的驱动电路的ESD测试结果示意图；
图11为本发明提供的有驱动关闭电路的驱动电路示意图；
图12为本发明提供的有驱动关闭电路的驱动电路的ESD测试结果示意图。
具体实施方式
本发明的基本思想是：在ESD控制电路检测到静电时，向驱动关闭电路发送使能信号，并将输出节点处的静电释放到接地节点；所述驱动关闭电路接收到使能信号后，去使能驱动器件。
下面通过附图及具体实施例对本发明做进一步的详细说明。
本发明实现一种ESD保护电路，如图3所示，该电路包括：ESD控制电路31、驱动关闭电路32；其中，
ESD控制电路31，配置为在检测到静电时，向驱动关闭电路32发送使能信号，并将静电释放到接地节点；
驱动关闭电路32，配置为接收到所述使能信号后，去使能驱动器件。
所述ESD控制电路31包括：ESD检测电路311、ESD保护器件312；其中，
ESD检测电路311，配置为在检测到静电时，向ESD保护器件312和驱动关闭电路32发送使能信号；
ESD保护器件312，配置为接收到所述使能信号后，将静电释放到接地节点；
所述ESD检测电路311可以由电容与电阻串联构成；
所述ESD保护器件312可以为金属氧化物半导体场效应晶体管(MOS，Metal-Oxid-Semiconductor)或晶闸管(SCR)等；
所述MOS管可以为NMOS等；
所述驱动关闭电路32可以使用NMOS或NPN三极管实现，所述NMOS的栅极或NPN三极管的基极连接ESD检测电路311，接收ESD检测电路311发送的使能信号，NMOS的漏极或NPN三极管的集电极连接驱动器件，NMOS的源极或NPN三极管的发射极连接接地节点。
该ESD保护电路还包括：电源控制电路33，配置为在检测到电源正常时，去使能ESD控制电路31，使ESD控制电路31不对驱动器件输出的驱动信号产生干扰；在检测到电源掉电时，取消对ESD控制电路31的去使能，使ESD控制电路31能够正常工作；
所述电源控制电路33包括：电源检测电路331、ESD关闭电路332；其中，
电源检测电路331，配置为在检测到电源正常时，向ESD关闭电路332发送使能信号；在检测到电源掉电时，停止向ESD关闭电路332发送使能信号；
ESD关闭电路332，配置为在收到电源检测电路331发送的使能信号时，去使能ESD控制电路31；在没有收到电源检测电路发送的使能信号时，取消对ESD控制电路31的去使能；
所述电源检测电路331可以由电容与电阻串联构成；
所述ESD关闭电路332可以使用NMOS或NPN三极管实现，所述NMOS的栅极或NPN三极管的基极连接电源检测电路331，接收电源检测电路的使能信号，NMOS的漏极或NPN三极管的集电极连接ESD控制电路31，NMOS的源极或NPN三极管的发射极连接接地节点。
基于上述ESD保护电路，本发明还提供一种驱动电路，如图4所示，该电路包括：ESD保护电路41、驱动器件42；其中，
ESD保护电路41，配置为在检测到静电时，去使能驱动器件42，并将静电释放到接地节点；
驱动器件42，配置为在正常工作时输出驱动信号。
所述驱动器件42可以为NMOS等，在为NMOS时，栅极接收控制信号，漏极为输出端，源极连接接地节点；所述控制信号包括使能信号或去使能信号；
所述ESD保护电路41，如图3所示，包括：ESD控制电路31、驱动关闭电路32；其中，
ESD控制电路31，配置为在检测到静电时，向驱动关闭电路32发送使能信号，并将静电释放到接地节点；
驱动关闭电路32，配置为接收到所述使能信号后，去使能驱动器件。
所述ESD控制电路31包括：ESD检测电路311、ESD保护器件312；其中，
ESD检测电路311，配置为在检测到静电时，向ESD保护器件312和驱动关闭电路32发送使能信号；
ESD保护器件312，配置为接收到所述使能信号后，将静电释放到接地节点；
所述ESD检测电路311可以由电容与电阻串联构成；
所述ESD保护器件312可以为MOS管或晶闸管(SCR)等；
所述MOS管可以为NMOS等；
所述驱动关闭电路32可以使用NMOS或NPN三极管实现，所述NMOS的栅极或NPN三极管的基极连接ESD检测电路311，接收ESD检测电路311发送的使能信号，NMOS的漏极或NPN三极管的集电极连接驱动器件，NMOS的源极或NPN三极管的发射极连接接地节点。
该ESD保护电路还包括：电源控制电路33，配置为在检测到电源正常时，去使能ESD控制电路31，使ESD控制电路31不对驱动器件输出的驱动信号产生干扰；在检测到电源掉电时，取消对ESD控制电路31的去使能，使ESD控制电路31能够正常工作；
所述电源控制电路33包括：电源检测电路331、ESD关闭电路332；其中，
电源检测电路331，配置为在检测到电源正常时，向ESD关闭电路332发送使能信号；在检测到电源掉电时，停止向ESD关闭电路332发送使能信号；
ESD关闭电路332，配置为在收到电源检测电路331发送的使能信号时，去使能ESD控制电路31；在没有收到电源检测电路发送的使能信号时，取消对ESD控制电路31的去使能；
所述电源检测电路331可以由电容与电阻串联构成；
所述ESD关闭电路332可以使用NMOS或NPN三极管实现，所述NMOS的栅极或NPN三极管的基极连接电源检测电路331，接收电源检测电路331发送的使能信号，NMOS的漏极或NPN三极管的集电极连接ESD控制电路31，NMOS的源极或NPN三极管的发射极连接接地节点。
以推挽方式的驱动电路为例，本发明提供的推挽方式的驱动电路如图5所示，驱动器件NMOS M51和PMOS M52组成推挽输出电路，其中，NMOS M51的栅极连接第一预驱动器件D51的输出端，PMOS M52的栅极连接第二预驱动器件D52的输出端，NMOS M51的源极连接接地节点GND，PMOS M52的源极连接电源VCC，NMOS M51和PMOS M52的漏极输出端连接ESD检测电路53的检测端和作为ESD保护器件的NMOS M54的漏极，ESD检测电路53和NMOS M54组成ESD控制电路55，ESD检测电路53的输出端连接NMOS M54的栅极和作为驱动关闭电路56的NMOS M57的栅极、以及作为ESD关闭电路的NMOS M58的漏极，NMOS M54的漏极连接第一预驱动器件D51的输入端，NMOS M58的栅极连接电源检测电路59的输出端，NMOS M54、NMOS M57、NMOS M58的栅极都连接接地节点GND，电源检测电路59的检测端连接电源VCC，电源检测电路59与NMOS M58组成电源控制电路60；
当ESD检测电路检测到输出节点OUTPUT的静电时，ESD检测电路向NMOS M54和NMOSM57输出使能信号，NMOS M57导通，拉低第一预驱动器件D51的输入端，第一预驱动器件D51拉低NMOS M51的栅极电压，提高NMOS M51的触发电压，并且NMOS M54导通，将输出节点OUTPUT的静电释放到接地节点GND；电源检测电路59在检测到电源VCC正常时输出使能信号，NMOS M58导通，拉低NMOS M54和NMOS M57的栅极电压，使NMOSM54和NMOS M57不对NMOSM51和PMOS M52的漏极输出的驱动信号产生干扰；电源检测电路59在检测到电源VCC掉电时停止输出使能信号，NMOSM58截止，不再拉低NMOS M54和NMOS M57的栅极电压，使NMOS M54和NMOS M57在静电出现时能正常工作。
本发明还提供一种开漏方式的驱动电路，与上述推挽方式的驱动电路类似，如图6所示，区别在于：驱动器件只需NMOS M51，不需要PMOS M52，具体连接关系和工作方式与上述推挽方式的驱动电路相同。
基于上述驱动电路，本发明还提供一种集成电路，如图7所示，所述集成电路包括：信号处理电路71、驱动电路72；其中，
信号处理电路71，配置为在正常工作时，根据信号的处理结果控制驱动电路72输出驱动信号；
驱动电路72，配置为在正常工作时输出驱动信号；在检测到静电时，去使能驱动器件，并将静电释放到接地节点；
所述驱动电路72，如图4所示，该电路包括：ESD保护电路41、驱动器件42；其中，
ESD保护电路41，配置为在检测到静电时，去使能驱动器件42，并将静电释放到接地节点；
驱动器件42，配置为在正常工作时输出驱动信号。
所述驱动器件42可以为NMOS等，在为NMOS时，栅极接收控制信号，漏极为输出端，源极连接接地节点；所述控制信号包括使能信号或去使能信号；
所述ESD保护电路41，如图3所示，包括：ESD控制电路31、驱动关闭电路32；其中，
ESD控制电路31，配置为在检测到静电时，向驱动关闭电路32发送使能信号，并将静电释放到接地节点；
驱动关闭电路32，配置为接收到所述使能信号后，去使能驱动器件。
所述ESD控制电路31包括：ESD检测电路311、ESD保护器件312；其中，
ESD检测电路311，配置为在检测到静电时，向ESD保护器件312和驱动关闭电路32发送使能信号；
ESD保护器件312，配置为接收到所述使能信号后，将静电释放到接地节点；
所述ESD检测电路311可以由电容与电阻串联构成；
所述ESD保护器件312可以为MOS管或晶闸管(SCR)等；
所述MOS管可以为NMOS等；
所述驱动关闭电路32可以使用NMOS或NPN三极管实现，所述NMOS的栅极或NPN三极管的基极连接ESD检测电路311，接收ESD检测电路311发送的使能信号，NMOS的漏极或NPN三极管的集电极连接驱动器件，NMOS的源极或NPN三极管的发射极连接接地节点。
该ESD保护电路还包括：电源控制电路33，配置为在检测到电源正常时，去使能ESD控制电路31，使ESD控制电路31不对驱动器件输出的驱动信号产生干扰；在检测到电源掉电时，取消对ESD控制电路31的去使能，使ESD控制电路31能够正常工作；
所述电源控制电路33包括：电源检测电路331、ESD关闭电路332；其中，
电源检测电路331，配置为在检测到电源正常时，向ESD关闭电路332发送使能信号；在检测到电源掉电时，停止向ESD关闭电路332发送使能信号；
ESD关闭电路332，配置为在收到电源检测电路331发送的使能信号时，去使能ESD控制电路31；在没有收到电源检测电路发送的使能信号时，取消对ESD控制电路31的去使能；
所述电源检测电路331可以由电容与电阻串联构成；
所述ESD关闭电路332可以使用NMOS或NPN三极管实现，所述NMOS的栅极或NPN三极管的基极连接电源检测电路331，接收电源检测电路331的使能信号，NMOS的漏极或NPN三极管的集电极连接ESD控制电路31，NMOS的源极或NPN三极管的发射极连接接地节点。
本发明还实现一种ESD保护方法，如图8所示，该方法包括以下几个步骤：
步骤801：ESD保护电路检测到静电时，去使能驱动器件；
具体的，当ESD保护电路中的ESD检测电路检测到静电时，ESD检测电路向ESD保护器件和驱动关闭电路发送使能信号，驱动关闭电路根据收到的使能信号，去使能驱动器件。
步骤802：ESD保护电路将静电释放到接地节点；
具体的，ESD保护电路中的ESD保护器件根据使能信号，将静电释放到接地节点。
所述ESD检测电路可以由电容与电阻串联构成；
所述ESD保护器件可以为MOS管或晶闸管(SCR)等；
所述MOS管可以为NMOS等；
所述驱动关闭电路可以使用NMOS或NPN三极管实现。
上述方法还包括：通过电源控制电路检测电源是否正常，在检测到电源正常时，去使能ESD检测电路和ESD保护器件，使ESD检测电路和ESD保护器件不对驱动器件输出的驱动信号产生干扰；在检测到电源掉电时，取消对ESD检测电路和ESD保护器件的去使能，使ESD控制电路能够正常工作。
下面通过对没有驱动关闭电路和有驱动关闭电路的两个驱动电路进行ESD测试，比较其抗静电能力(能释放的最大静电电流)的差别。
图9所示为没有驱动关闭电路的驱动电路，其中，NMOS M91为ESD保护器件，电容C91与电阻R91串联为ESD检测电路，NMOS M92为驱动器件，如图10所示，没有驱动关闭电路的驱动电路中，驱动器件NMOS M92的抗静电能力仅为0.43A，等效为抗人体模式(HBM)的静电能力约为0.43A*1500ohms＝645V。
图11所示为有驱动关闭电路的驱动电路，其中，NMOS M111为ESD保护器件，电容C111与电阻R111串联为ESD检测电路，NMOS M112用作驱动关闭电路，栅极连接电容C111与电阻R111的节点，漏极连接作为驱动器件的NMOS M113的栅极，源极连接接地节点GND，如图12所示，有驱动关闭电路的驱动电路中，驱动器件NMOS M113的抗静电能力为2.13A，等效为抗HBM的静电能力约为2.13A*1500ohms＝3195V。
可以看出，驱动关闭电路能够提高驱动器件的触发电压，防止其在静电产生时被触发，使静电电流经由ESD保护器件释放到接地节点，有效提高驱动电路的抗静电能力。本发明的方案，在驱动器件的输出端没有串联任何电阻，在驱动器件上也没有使用硅化物阻挡，因此，使用驱动关闭电路的静电保护方案，即使没有输出串联电阻，驱动器件也能得到有效保护；而且，驱动器件即使是没有使用硅化物阻挡，使用驱动关闭电路的静电保护方案，也能对其提供有效保护。因为不需要串联镇流电阻，不需要增加硅化物阻挡掩膜版及制造工艺，因而能够提高驱动电路的驱动能力，节约版图布线面积，简化工艺流程，节省成本。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (12)

1.一种静电释放ESD保护电路，配置为连接到由输出晶体管驱动的输出端，其特征在于，该ESD保护电路包括：ESD检测电路、ESD保护器件、电源控制电路，驱动关闭电路；其中，
ESD保护器件包括ESD保护晶体管；
ESD检测电路配置为向ESD保护器件发送使能信号，
ESD保护晶体管，配置为接收到所述使能信号后，将静电直接释放到接地节点；
电源控制电路包括：
电源检测电路，配置为检测电源的状态；
ESD关闭晶体管，配置为在电源处于正常上电状态时，控制所述ESD保护晶体管的控制节点；
驱动关闭电路，配置为接收到所述使能信号后，去使能驱动器件。
2.根据权利要求1所述的ESD保护电路，其特征在于，所述ESD检测电路由电容与电阻串联构成；
所述ESD保护器件为金属氧化物半导体场效应晶体管(MOS)或晶闸管(SCR)。
3.根据权利要求1所述的ESD保护电路，其特征在于，所述驱动关闭电路使用NMOS或NPN三极管实现，所述NMOS的栅极或NPN三极管的基极连接ESD检测电路，接收ESD检测电路发送的使能信号，NMOS的漏极或NPN三极管的集电极连接所述输出晶体管，NMOS的源极或NPN三极管的发射极连接接地节点。
4.根据权利要求1所述的ESD保护电路，其特征在于，其中所述ESD关闭晶体管配置为在所述电源检测电路并未检测到电源处于正常上电状态时，释放对ESD保护晶体管的控制节点的控制，使ESD控制电路能够正常工作。
5.一种驱动电路，其特征在于，该驱动电路包括：ESD保护电路、驱动器件、电源控制电路；其中，
所述ESD保护电路包括ESD保护晶体管，所述ESD保护电路配置为检测静电；
所述电源控制电路包括ESD关闭晶体管，所述ESD关闭晶体管配置为在电源处于正常上电状态时控制所述ESD保护晶体管的控制节点；
ESD保护电路配置为去使能驱动器件；
ESD保护晶体管，配置为发生静电时，将静电释放到接地节点；
驱动器件，配置为在正常工作时输出驱动信号。
6.根据权利要求5所述的驱动电路，其特征在于，所述ESD保护电路包括：ESD控制电路、驱动关闭电路；其中，
ESD控制电路，配置为在检测到静电时，向驱动关闭电路和ESD保护晶体管发送使能信号，并将静电释放到接地节点；
驱动关闭电路，配置为接收到所述使能信号后，去使能驱动器件。
7.根据权利要求6所述的驱动电路，其特征在于，
ESD保护晶体管，配置为接收到所述使能信号后，将静电释放到接地节点。
8.根据权利要求7所述的驱动电路，其特征在于，所述ESD检测电路由电容与电阻串联构成；
所述ESD保护器件为MOS管或晶闸管。
9.根据权利要求7所述的驱动电路，其特征在于，所述驱动关闭电路使用NMOS或NPN三极管实现，所述NMOS的栅极或NPN三极管的基极连接ESD检测电路，接收ESD检测电路发送的使能信号，NMOS的漏极或NPN三极管的集电极连接驱动器件，NMOS的源极或NPN三极管的发射极连接接地节点。
10.一种集成电路，其特征在于，所述集成电路包括：信号处理电路、根据权利要求5-9中任一项所述的驱动电路；其中，
信号处理电路，配置为在正常工作时，根据信号的处理结果控制驱动电路输出驱动信号。
11.一种ESD保护方法，其特征在于，用于保护配置为由驱动器件驱动的输出端免受静电损坏，该方法包括：
利用ESD保护电路检测静电，
向ESD保护晶体管提供ESD使能信号；
响应于ESD使能信号，利用ESD保护晶体管将静电直接释放到接地节点；
通过利用电源控制电路来检测电源是否正常；
当检测到电源正常时，利用电源控制电路的ESD关闭晶体管来控制ESD保护晶体管的控制节点，以去使能ESD保护晶体管的对地放电，使得ESD保护晶体管不会干扰从驱动器件输出的驱动信号；
所述ESD保护方法还包括：利用ESD保护电路去使能驱动器件。
12.根据权利要求11所述的ESD保护方法，其特征在于，该方法还包括：通过电源控制电路检测电源是否掉电，在检测到电源掉电时，释放通过ESD关闭晶体管对ESD保护晶体管的控制节点的控制，以允许ESD保护晶体管在检测到静电时干扰驱动信号输出。
CN201210135067.7A 2012-04-28 2012-04-28 一种静电释放保护电路和方法、驱动电路、集成电路 Active CN103378587B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210135067.7A CN103378587B (zh) 2012-04-28 2012-04-28 一种静电释放保护电路和方法、驱动电路、集成电路
US13/870,500 US9312255B2 (en) 2012-04-28 2013-04-25 Method and apparatus for electrostatic discharge protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210135067.7A CN103378587B (zh) 2012-04-28 2012-04-28 一种静电释放保护电路和方法、驱动电路、集成电路

Publications (2)

Publication Number Publication Date
CN103378587A CN103378587A (zh) 2013-10-30
CN103378587B true CN103378587B (zh) 2016-12-14

Family

ID=49463323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210135067.7A Active CN103378587B (zh) 2012-04-28 2012-04-28 一种静电释放保护电路和方法、驱动电路、集成电路

Country Status (2)

Country Link
US (1) US9312255B2 (zh)
CN (1) CN103378587B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508841B2 (en) * 2013-08-01 2016-11-29 General Electric Company Method and system for a semiconductor device with integrated transient voltage suppression
CN103646945B (zh) * 2013-12-03 2017-02-15 北京中电华大电子设计有限责任公司 集成电路电源esd保护电路
EP3070896A1 (en) * 2015-03-17 2016-09-21 Renesas Electronics Corporation Transmitter circuit, semiconductor apparatus and data transmission method
CN106778702B (zh) * 2017-01-22 2023-12-05 深圳芯启航科技有限公司 指纹识别模组及装置
CN109921781A (zh) * 2017-12-13 2019-06-21 中天鸿骏半导体（上海）有限公司 一种兼容推挽输出和开漏输出的输入输出电路及方法
US10581423B1 (en) 2018-08-17 2020-03-03 Analog Devices Global Unlimited Company Fault tolerant low leakage switch
CN110558935B (zh) * 2019-08-05 2022-02-01 南京阿尔法医学有限公司 医用局部麻醉平面监护仪的前端保护电路及方法
CN110910844A (zh) * 2019-11-13 2020-03-24 Tcl华星光电技术有限公司 一种电平转换芯片及显示装置
CN110970419A (zh) * 2019-11-20 2020-04-07 深圳市华星光电半导体显示技术有限公司 静电防护装置及方法
US11398468B2 (en) * 2019-12-12 2022-07-26 Micron Technology, Inc. Apparatus with voltage protection mechanism
CN113053330B (zh) * 2019-12-26 2022-11-11 瑞鼎科技股份有限公司 源极驱动电路
CN112838849A (zh) * 2020-12-31 2021-05-25 思瑞浦微电子科技（苏州）股份有限公司 输出管脚的静电保护电路
CN114301045A (zh) * 2021-12-31 2022-04-08 惠科股份有限公司 静电保护电路、显示面板和静电保护方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529359B1 (en) * 1999-08-06 2003-03-04 Sarnoff Corporation Circuits for dynamic turn off of NMOS output drivers during EOS/ESD stress
US6552583B1 (en) * 2001-10-11 2003-04-22 Pericom Semiconductor Corp. ESD-protection device with active R-C coupling to gate of large output transistor
US6920026B2 (en) * 2002-05-29 2005-07-19 Industrial Technology Research Institute ESD protection circuit with whole-chip ESD protection
CN101442046A (zh) * 2007-11-23 2009-05-27 上海华虹Nec电子有限公司 动态侦测静电保护电路结构
CN102204054A (zh) * 2008-10-31 2011-09-28 剑桥硅无线电有限公司 低电压静电放电保护
CN202797929U (zh) * 2012-04-28 2013-03-13 快捷半导体(苏州)有限公司 一种静电释放保护电路和驱动电路、集成电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529359B1 (en) * 1999-08-06 2003-03-04 Sarnoff Corporation Circuits for dynamic turn off of NMOS output drivers during EOS/ESD stress
US6552583B1 (en) * 2001-10-11 2003-04-22 Pericom Semiconductor Corp. ESD-protection device with active R-C coupling to gate of large output transistor
US6920026B2 (en) * 2002-05-29 2005-07-19 Industrial Technology Research Institute ESD protection circuit with whole-chip ESD protection
CN101442046A (zh) * 2007-11-23 2009-05-27 上海华虹Nec电子有限公司 动态侦测静电保护电路结构
CN102204054A (zh) * 2008-10-31 2011-09-28 剑桥硅无线电有限公司 低电压静电放电保护
CN202797929U (zh) * 2012-04-28 2013-03-13 快捷半导体(苏州)有限公司 一种静电释放保护电路和驱动电路、集成电路

Also Published As

Publication number Publication date
CN103378587A (zh) 2013-10-30
US20130286517A1 (en) 2013-10-31
US9312255B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
CN103378587B (zh) 一种静电释放保护电路和方法、驱动电路、集成电路
CN104979814B (zh) 一种静电放电保护电路
CN104578027B (zh) 高压可承受电源钳位
CN103001206B (zh) 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位
CN101783343B (zh) 静电放电防护电路及集成电路
CN104867910A (zh) 静电放电保护电路及半导体元件
CN105281307A (zh) 用于具有正反馈的瞬态过载保护的装置和方法
US20110063763A1 (en) Electrostatic Discharge Protection Circuit, Integrated Circuit And Method Of Protecting Circuitry From An Electrostatic Discharge Voltage
CN101588062B (zh) 半导体集成电路的保护电路、其驱动方法及系统
CN104377670B (zh) 用于集成电路器件的静电放电保护器件
US8525265B2 (en) Electrostatic discharge protection circuit
CN101483339A (zh) 一种带检测控制电路的静电保护方法及电路
CN101707196B (zh) 一种改进的静电放电防护装置及相应的方法、集成电路
CN100508322C (zh) 用于集成电路器件的保护电路
US9545041B2 (en) I/O device, method for providing ESD protection for an I/O device and ESD protection device for an I/O device
CN101707363B (zh) 一种具有实时检测功能的静电破坏保护电路及其控制方法
CN104392989A (zh) 一种基于可控硅的静电放电保护电路
CN202917970U (zh) 电源钳位esd保护电路
CN202797929U (zh) 一种静电释放保护电路和驱动电路、集成电路
CN102013674A (zh) 静电放电保护电路和方法
CN103515944A (zh) 采用双通道技术的用于电源和地之间ESD保护的Power Clamp
CN101047379B (zh) 输入输出端口电路
CN1787321A (zh) 一种静电放电保护电路
CN102437563A (zh) 单电源电路和多电源电路
CN102593805A (zh) 防止电荷耦合的esd保护

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant