CN104867910A - 静电放电保护电路及半导体元件 - Google Patents

静电放电保护电路及半导体元件 Download PDF

Info

Publication number
CN104867910A
CN104867910A CN201410252607.9A CN201410252607A CN104867910A CN 104867910 A CN104867910 A CN 104867910A CN 201410252607 A CN201410252607 A CN 201410252607A CN 104867910 A CN104867910 A CN 104867910A
Authority
CN
China
Prior art keywords
resistance
coupled
path
effect transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410252607.9A
Other languages
English (en)
Inventor
林大宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN104867910A publication Critical patent/CN104867910A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G17/00—Structural combinations of capacitors or other devices covered by at least two different main groups of this subclass with other electric elements, not covered by this subclass, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits

Abstract

本发明实施例提供一种静电放电保护电路及半导体元件。静电放电保护电路包括：一滤波电路，包括：一电容装置，其中该电容装置的一第一端耦接至具有一第一电压的一第一轨线，且电容装置的一第二端耦接至一第一节点；以及一第一电阻，其中第一电阻的一第一端耦接至第一节点，且第一电阻的一第二端耦接至具有一第二电压的一第二轨线，其中第一电压大于第二电压；一静电放电保护元件，包括：一第一N型场效晶体管，其具有一栅极、一漏极及一源极，漏极耦接至该第一轨线，且源极耦接至第二轨线，栅极接收一第三电压以开启第一N型场效晶体管；以及一触发电路，耦接于滤波电路与静电放电保护元件之间。

Description

静电放电保护电路及半导体元件
技术领域
本发明实施例有关于半导体技术，且特别是关于应用于半导体装置内的一种静电放电保护电路及半导体元件。
背景技术
当累积在物体表面的过量电荷发现有路径可到达具有不同电位的物体(例如接地端)时，突然以及瞬间的电流的流动即为静电放电。当静电电荷移动到集成电路(integrated circuit，IC)内，成为损害或是破坏栅极氧化物、金属化(metalization)以及接面(junction)的电流。静电放电可发生在当带电体接触到集成电路、带电集成电路接触到接地表面，或是带电机器接触到集成电路时。
在半导体元件的搬运(handling)期间，静电放电是常发生的现象。静电电荷可累积在半导体集成电路元件中，并可能在半导体集成电路元件内引起破坏性的作用。静电放电压力(stress)可能发生在集成电路制造的测试阶段、集成电路的装置被放置在电路板上时，以及安装集成电路在内的设备的使用期间。静电放电对电子装置中集成电路的损害可能会部分地或是有时会完全地停止集成电路的操作。
对集成电路的制造而言，随着技术的发展，静电放电的保护能力变得越来越重要。当半导体工艺技术进步到例如深亚微米(deep submicron)领域时，所产生的按比例缩小且包括较浅接面(shallower junction)深度以及薄栅极氧化层的半导体元件对静电放电压力具有较少的容忍性。因此，在集成电路的输入/输出接合垫(I/O pad)必须提供静电放电保护电路以避免来自静电放电压力的损害。
发明内容
本发明实施例提供一种静电放电保护电路，包括：一滤波电路，其包括：一电容装置，其中该电容装置的一第一端耦接至具有一第一电压的一第一轨线，且电容装置的一第二端耦接至一第一节点；以及一第一电阻，其中第一电阻的一第一端耦接至第一节点，且第一电阻的一第二端耦接至具有一第二电压的一第二轨线，其中第一电压大于第二电压；一静电放电保护元件，包括：一第一N型场效晶体管，其具有一栅极、一漏极及一源极，漏极耦接至该第一轨线，且源极耦接至第二轨线，栅极接收一第三电压以开启第一N型场效晶体管；以及一触发电路，耦接于滤波电路与静电放电保护元件之间。
本发明实施例还提供一种半导体元件，包括：一高通滤波电路，用以提供一第一电压；一静电放电保护元件；以及一触发电路，耦接于该高通滤波电路以及该静电放电保护元件之间，其中当正电荷所引发的一静电放电事件发生于一第一轨线时，该触发电路用以提供该静电放电保护元件小于该第一电压的一第二电压，借以让该正电荷通过该静电放电保护元件导至一第二轨线。
附图说明
图1显示一静电放电保护系统的简单示意图。
图2A显示使用栅极接地N型场效晶体管的静电放电保护电路210的电路图。
图2B显示使用栅极电阻接地N型场效晶体管的静电放电保护电路220的电路图。
图2C显示使用RC反相器的N型场效晶体管的静电放电保护电路230的电路图。
图3显示依据本发明一实施例的静电放电保护电路300的功能方块图。
图4A显示依据本发明一实施例的静电放电保护电路300的电路图。
图4B显示依据本发明另一实施例的静电放电保护电路300的电路图。
图5显示依据本发明一实施例中的滤波电路310的增益图。
图6A～图6B显示依据本发明一实施例中的静电放电保护电路300的频率响应图。
图7A～图7B显示图2C中的静电放电保护电路230的频率响应图。
主要元件符号说明
100～静电放电保护系统；
101～第一端点；
102～静电放电保护电路；
105～电阻；
106～第二端点；
108～内部电路；
210、220、230、300～静电放电保护电路；
310～滤波电路；
320～触发电路；
330～静电放电保护元件；
VDD、VSS～电压；
M11、M21、M31、M32、M33、M40、M41、M42～场效晶体管；
N31、N32、A、B～节点；
R21、R31、R32、R41、R42～电阻；
C31、C41～电容；
600－640、700－740～波形。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一些实施例，并配合所附图式，作详细说明如下。
图1显示一静电放电保护系统的简单示意图。静电放电保护系统100主要包括一第一端点101、一静电放电保护电路102、一第二端点106及一内部电路108。第一端点101可以耦接输入/输出端(Input/Output Pad)或是电源供应(Vdd)端。第二端点106可耦接低位准电源(VSS)供应端(例如:接地(GND)端)。从静电放电(ElectrostaticDischarge，ESD)事件(例如：静电放电突波)发生于第一端点101起，耦接于第一端点101以及第二端点106之间的静电放电保护电路102可用以保护内部电路108。静电放电保护电路102可为主要的静电放电保护装置，借由限制电压以及允许静电放电的高电流被安全地放电至第二端点106，静电放电保护电路102可防护在第一端点101上的静电放电突波。
举例来说，静电放电保护电路102可包括以串联方式连接的一个或多个二极管的二极管串(diode chain)、具有栅极端、源极端以及漏极端的栅极接地N型金氧半导体晶体管(grounded-gate NMOS，GGNMOS，如图2A所示)、或是如图2B、图2C所示的电路。位于第一端点101以及第二端点106之间的保护电路可耦接至以及并联于受保护的元件或是内部电路108。在静电放电电流损害受保护的内部电路108之前，静电放电保护电路102可被设计成能先被触发。在其他实施例中，可使用电阻105来进一步限制电流流至内部电路108，以作为额外的保护。
图2A显示使用栅极接地N型场效晶体管(Grounded-gate NMOS，GGNMOS)的静电放电保护电路210的电路图。图2B显示使用栅极电阻接地N型场效晶体管(GRNMOS)的静电放电保护电路220的电路图。图2C显示使用RC反相器的N型场效晶体管的静电放电保护电路230的电路图。
请参考图1及图2A，当一静电放电事件发生在第一端点101上，会引发静电放电保护电路210的N型场效晶体管M11的漏极形成一双极结型晶体管(Bipolar JunctionTransistor，BJT)的集极，而N型场效晶体管M11的源极则成为双极结型BJT的射极，N型场效晶体管M11的基体则成为双极结型BJT的基极。因此，当静电放电事件发生在第一端点101上时，会使得双极结型BJT的集极－基极接面成为反向偏压而到达累增击穿(avalanche breakdown)点。此时，由基极流至接地端的正向电流会在基体中的一双极结型电阻中产生一电压差，进而导致在基极－射极的接面上出现一正向偏压VBE，进而导通该双极结型BJT(意即导通N型场效晶体管M11)，借以将静电放电电流导至接地端。
在图2B中，静电放电保护电路220的N型场效晶体管M21的栅极增加了接地的电阻R21，其中电阻R21可用以存储电荷，进而在当有静电放电事件发生时，可让N型场效晶体管M21进入微微导通的状态，借以将静电放电电流更快地导至接地端。在图2A及图2B中的静电放电保护电路均是被动式的电路，仅被动地由静电放电事件所触发。本领域具通常知识者能了解前述被动式电路的定义，在此不再详述。
在图2C中所示的静电放电保护电路230则为一主动式的保护电路，其可利用一额外的机制检测静电放电事件，并可达到更快速的反应时间以将静电放电电流导入接地端。更进一步而言，静电放电保护电路230包括一低通滤波器(例如电阻R31及电容C31)、一反相器(包括P型场效晶体管M31及N型场效晶体管M32)，以及一静电放电元件(例如N型场效晶体管M33)。当有静电放电事件(高频信号)发生时，电容C31会因为高频信号而呈现短路状态，进而将节点N31的电压快速地拉至接地端。此时，反相器的输出端(节点N32)的电压则会快速地达到高逻辑准位，使得N型场效晶体管M33导通，借以将静电放电电流导至接地端。
图3显示依据本发明一实施例的静电放电保护电路300的功能方块图。请参考图1及图3，静电放电保护电路300用以取代在图1中的静电放电保护电路102。在一实施例中，静电放电保护电路300可耦接于第一电源轨线及第二电源轨线之间，可包括一滤波电路310、一触发电路320、以及一静电放电保护元件330，其中第一电源轨线可耦接于第一端点101，而第二电源轨线可耦接于第二端点106。滤波电路310可为一高通滤波器(例如为一阶的RC高通滤波器)，用以作为一信号检测级(signaldetection stage)，意即滤波电路310可检测静电放电保护电路300的供应电压(例如第一端点101的电压VDD及/或第二端点106的电压VSS)是否有大幅变化。当静电放电保护电路300的供应电压(例如电压VDD及/或VSS)有大幅变化时(例如当正电荷所引发的一静电放电事件发生在第一电源轨线时)，滤波电路310可驱动触发电路320。触发电路320，其提供一弱驱动电压至静电放电保护元件330。举例来说，触发电路320例如可以是一电阻(例如多晶硅电阻(poly-silicon resistor)、阱电阻(well resistor)、扩散电阻(diffusion resistor)或NMOS电阻等等)、一NMOS源极追随器或二极管(diode)，静电放电保护元件330可在静电放电保护电路300的供应电压(例如电压VDD及/或VSS)有大幅变化时(例如当正电荷所引发的一静电放电事件发生在第一电源轨线时)，将静电放电事件所产生的静电放电电流导入例如接地端(GND)以避免内部电路的元件损毁。在其他实施例中，若负电荷所引发的一静电放电事件发生在第一电源轨线时，通过静电放电保护元件330内双极结型的二极管，可让负电荷导入例如接地端(GND)以避免内部电路的元件损毁。
图4A显示依据本发明一实施例的静电放电保护电路300的电路图。如图4A所示，滤波电路310可为一阶RC高通滤波器，例如包括了一电容C41及电阻R41，其中电容C41例如可由一场效晶体管(FET)来实现，且电阻R41可为一多晶硅电阻(poly-silicon resistor)、阱电阻或是扩散电阻等。举例来说，在一般情况时，可作为电容C41的场效晶体管M40是处于关闭状态，当电压VDD有一暂态(transient)变化时，例如一静电放电事件发生时，场效晶体管M40可视为导通。在本发明一实施例中，滤波电路310中的电阻R41与电容C41乘积所得出的时间常数(time constant)例如可为0.1微秒(microsecond；μs)。前述提及的0.1微秒仅为本发明一实施例中的数值，在本发明其他实施例中，亦可采用其他数值。在图4A的实施例中，触发电路320由一源极追随器所实现，其中该源极追随器包括一N型场效晶体管M41及一电阻R42，其中N型场效晶体管M41的漏极耦接至电压VDD，N型场效晶体管M41的栅极耦接至滤波电路310中的节点A，N型场效晶体管M41的源极耦接至节点B。电阻R42的第一端耦接至节点B，其第二端耦接至电压VSS。静电放电保护元件330中的场效晶体管M42的栅极耦接节点B，用以接收节点B上的一电压VB，以致能静电放电保护元件330，静电放电保护元件330的源极可耦接至电压VSS，漏极可耦接至电压VDD。在本发明一实施例中，静电放电保护元件330双极结有一双极结型晶体管(Bipolar JunctionTransistor，BJT)，静电放电保护元件330的漏极可作为双极结型的BJT的集极(collector)，源极可作为双极结型的BJT的射极(emitter)，而此双极结型BJT的基极则通过基体(或P型阱)中的双极结型电阻连接至电压VSS。
图4B显示依据本发明另一实施例的静电放电保护电路300的电路图。图4B中的触发电路320可由一电阻R32所实现，其中该电阻例如是多晶硅电阻、阱电阻、扩散电阻或是NMOS电阻。电阻R32的第一端耦接至滤波电路310的节点A，其第二端耦接至静电放电保护元件330中的N型场效晶体管M42的栅极。在其他实施例中，触发电路320也可由二极管(diode)所实现，其二极管的数量可依实际需求而定。前述所使用的二极管除了可为一实体的二极管外，亦可以是双极结型的二极管，实体的二极管除了可为简单结构的一般性二极管外，亦可以是齐纳二极管(Zener diode)或其他二极管。
图5显示依据本发明一实施例中的滤波电路310的增益图。静电放电(ESD)事件是电压瞬间产生大幅变化，因此对滤波器而言是一高频信号。请参照图4A及图5所示，本发明实施例的滤波电路310可让静电放电事件(高频信号)通过。更进一步而言，当电压VDD有一暂态变化(意即有高频信号产生)时，因为滤波电路310为一高通滤波器，所以该高频信号不会被滤波电路310滤除，且滤波电路310中流经电阻R41而在节点A所产生的电压VA(即为场效晶体管M40的栅极电压或为场效晶体管M41的栅极电压)可致能触发电路320中的场效晶体管M41。
请再参考图4A。当场效晶体管M41导通后，流过场效晶体管M41的电流可在节点B产生一电压VB，用以致能静电放电保护元件330。在本发明实施例中的电阻R42(例如为一多晶硅电阻)的数值(例如是0.5KΩ)可设计为使得电压VB可让静电放电保护元件330中的场效晶体管M42为缓开启(softened turn-on)状态，其中缓开启的状态可理解为在节点B所产生的电压VB(即为场效晶体管M42的栅极开启电压)小于节点A的电压VA的状态。当场效晶体管M42为缓开启的状态时，场效晶体管M42为导通，可让场效晶体管M42将静电放电电流导至接地端。另外，因为场效晶体管M42为导通的状态，因此静电放电电流能更快地被导至接地端，进而避免内部电路的元件损毁。另一方面，由于可以较小的栅极电压开启场效晶体管M42，故可使场效晶体管M42的可靠性不致于快速劣化。其中电阻R42除了可为一多晶硅电阻外，可为一阱电阻(well resistor)、扩散电阻(diffusion resistor)或是NMOS电阻。请再参考图4B，当电压VDD有一暂态变化(意即有高频信号产生)时，因为滤波电路310为一高通滤波器，所以该高频信号不会被滤波电路310滤除，且滤波电路310中流经电阻R41而在节点A所产生的电压VA经过触发电路320中电阻R32的缓冲后，场效晶体管M42不致于被快速开启，故可使场效晶体管M42的可靠性不致于快速劣化。
本发明实施例的静电放电保护电路300中的场效晶体管M41可仅使用NMOS的长宽比为最小尺寸来设计。若使用.18nm的工艺，场效晶体管M41的长宽比可为(W/L)n,min＝(10/0.25)，且电阻R42的面积约为4.6μm2。请再参考图2C，静电放电保护电路230在反相器中的P型场效晶体管M31的最小长宽比为(W/L)p,min＝(40/0.25)，其尺寸远大于静电放电保护电路300的电阻R42。因此，相较于主动式静电放电保护电路230，本发明实施例的静电放电保护电路300拥有较小的电路面积。
图6A～图6B显示依据本发明一实施例中的静电放电保护电路300的频率响应图。图7A～图7B显示图2C中的静电放电保护电路230的频率响应图。其中，例如是使用Cadence Spectre模拟工具来测试静电放电保护电路300及230的频率响应。举例来说，图2C中的电阻R31例如是100KΩ，电容C31例如是1pF，图4A中的电阻R41例如是100KΩ，电容C41例如是1pF。在此实施例中使用不同的瞬间转换波形以测试静电放电保护电路300及230的频率响应。举例来说，在图6A及图7A中，将例如是VDD-VSS的电压差于10ns内由0V上升至8V的瞬间转换波形600，用以模拟一静电放电事件。当接收到波形600时，静电放电保护电路300及230均可将静电放电电流导至接地端。静电放电保护电路300中经过场效晶体管M42的静电放电电流的峰值(如图6A中的波形610)与静电放电保护电路230中经过场效晶体管M33的静电放电电流的峰值(如图7A中的波形710)相同。然而，对比于静电放电保护电路230中的场效晶体管M33的栅极电压(如图7A中的波形720)，本发明实施例的静电放电保护电路300可明显地降低静电放电保护元件330中的场效晶体管M42的峰值输入电压(peak input voltage)(如图6A中的波形620)，亦即降低场效晶体管M42的栅极电压，进而降低静电放电事件损坏场效晶体管M42的可能性。
请参考图6B及图7B，在另一实施例中，将例如是VDD-VSS的电压差于10μs内由0V上升至8V的瞬间转换波形700，用以模拟一正常的电源启动程序。然而此瞬间转换波形700的电压上升速度太慢，亦即其转换频率远小于第一阶段的高通滤波器的截止频率，因此在静电放电保护电路300中的电容C41可视为开路(不被导通)，此时场效晶体管M41的栅极可视为接地。因此，静电放电保护电路300中的场效晶体管M41不会导通，使得场效晶体管M42亦不会导通(详细内容请参考图6B中流进场效晶体管M42的漏极的电流波形630，以及在场效晶体管M42的栅极的电压波形640，意即在正常的电源启动程序并不会启动静电放电保护元件330)。在一实施例中，截止频率为(2πR41C41)-1，R41与C41乘积所得出的时间常数(time constant)例如可为0.1微秒(microsecond；μs)，例如可选用电阻值为100KΩ的R41与电容值为1pF的C41来得出前述的时间常数。使用者可视自己的需求，选择适当的电阻与电容组成前述高通滤波器。在其他实施例中，使用者亦可视需求选择设计具有不同截止频率的滤波器。相较于图7B，流进静电放电保护电路230的场效晶体管M33的漏极的电流波形730以及场效晶体管M33的栅极电压的波形740，本发明实施例的静电放电保护电路300在较小的电路面积下，其静电放电保护能力却可与静电放电保护电路230大致相同。在此实施例中，静电放电保护电路300及静电放电保护电路230分别在其场效晶体管M42及M33均有微量的漏电流(leakage current)产生，其漏电流的大小仍在可容忍的范围内。
综上所述，本发明实施例提供一种主动式的静电放电保护电路，其可通过一信号检测级(例如滤波电路310)检测在集成电路上的静电放电事件，并致能一驱动电路(例如触发电路320)将静电放电事件所产生的静电放电电流通过静电放电元件(例如静电放电保护元件330)导至接地端，以避免集成电路中的内部电路的损坏。
本发明虽以实施例公开如上，然其并非用以限定本发明的范围，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定为准。

Claims (15)

1.一种静电放电保护电路，其特征在于，所述静电放电保护电路包括：
一滤波电路，包括：
一电容装置，其中该电容装置的一第一端耦接至具有一第一电压的一第一轨线，且该电容装置的一第二端耦接至一第一节点；以及
一第一电阻，其中该第一电阻的一第一端耦接至该第一节点，且该第一电阻的一第二端耦接至具有一第二电压的一第二轨线，其中该第一电压大于该第二电压；
一静电放电保护元件，包括：
一第一N型场效晶体管，其具有一栅极、一漏极及一源极，该漏极耦接至该第一轨线，且该源极耦接至该第二轨线，该栅极接收一第三电压以开启该第一N型场效晶体管；以及
一触发电路，耦接于该滤波电路与该静电放电保护元件之间。
2.如权利要求1所述的静电放电保护电路，其特征在于，该触发电路为一源极追随器，该源极追随器包括：
一第二N型场效晶体管，其具有一栅极、一漏极及一源极，其中该栅极耦接至该第一节点，该漏极耦接至该第一轨线，且该源极耦接至一第二节点；以及
一第二电阻，其中该第二电阻的一第一端耦接至该第二节点，且该第二电阻的一第二端耦接至该第二轨线。
3.如权利要求2所述的静电放电保护电路，其特征在于，该静电放电保护元件的该栅极耦接该第二节点。
4.如权利要求1所述的静电放电保护电路，其特征在于，该触发电路由一第三电阻或一二极管所实现。
5.如权利要求4所述的静电放电保护电路，其特征在于，该第一电阻为一多晶硅电阻、一阱电阻、一扩散电阻或一NMOS电阻，该第三电阻为一多晶硅电阻、一阱电阻、一扩散电阻或一NMOS电阻。
6.如权利要求2所述的静电放电保护电路，其特征在于，该第二电阻为一多晶硅电阻、一阱电阻、一扩散电阻或一NMOS电阻。
7.如权利要求1所述的静电放电保护电路，其特征在于，当正电荷所引发的一静电放电事件发生于该第一轨线时，使得该触发电路提供该第三电压让该第一N型场效晶体管处于一缓开启状态，借以让该正电荷通过该第一N型场效晶体管导至该第二轨线。
8.如权利要求7所述的静电放电保护电路，其特征在于，当该静电放电事件发生于该第一轨线时，该第一节点还具有一第四电压，其中该第三电压小于该第四电压。
9.如权利要求1所述的静电放电保护电路，其特征在于，该电容装置由一第三N型场效晶体管所实现，其中该第三N型场效晶体管的源极、漏极及基极均耦接至该第一轨线。
10.如权利要求1所述的静电放电保护电路，其特征在于，该滤波电路为一高通滤波电路。
11.一种半导体元件，其特征在于，所述半导体元件包括：
一高通滤波电路，用以提供一第一电压；
一静电放电保护元件；以及
一触发电路，耦接于该高通滤波电路以及该静电放电保护元件之间，其中当正电荷所引发的一静电放电事件发生于一第一轨线时，该触发电路用以提供该静电放电保护元件小于该第一电压的一第二电压，借以让该正电荷通过该静电放电保护元件导至一第二轨线。
12.如权利要求11所述的半导体元件，其特征在于，该高通滤波电路，包括：
一电容装置，其中该电容装置的一第一端耦接至该第一轨线，且该电容装置的一第二端耦接至一第一节点；以及
一第一电阻，其中该第一电阻的一第一端耦接至该第一节点，且该第一电阻的一第二端耦接至该第二轨线；
其中该触发电路包括：
一第一N型场效晶体管，其具有一栅极、一漏极及一源极，其中该栅极耦接至该高通滤波电路，该漏极耦接至该第一轨线，且该源极耦接至一第二节点；以及
一第二电阻，其中该第二电阻的一第一端耦接至该第二节点，且该第二电阻的一第二端耦接至该第二轨线；
其中该静电放电保护元件，包括；
一第二N型场效晶体管，其具有一栅极、一漏极及一源极，该栅极耦接至该第二节点，该漏极耦接至该第一轨线，且该源极耦接至该第二轨线。
13.如权利要求11所述的半导体元件，其特征在于，该第一轨线耦接一输入输出端或一电源供应端，该第二轨线耦接一低位准电源供应端。
14.如权利要求12所述的半导体元件，其特征在于，该第一N型场效晶体管及该第二N型场效晶体管以一最小长宽比所实现。
15.如权利要求11所述的半导体元件，其特征在于，当该静电放电事件发生于该第一轨线时，该触发电路提供该第二电压让一第一N型场效晶体管处于一缓开启状态，借以让该静电放电事件所产生的电荷通过该第一N型场效晶体管导至该第二轨线。
CN201410252607.9A 2014-02-24 2014-06-09 静电放电保护电路及半导体元件 Pending CN104867910A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103106013A TW201533880A (zh) 2014-02-24 2014-02-24 靜電放電保護電路及半導體元件
TW103106013 2014-02-24

Publications (1)

Publication Number Publication Date
CN104867910A true CN104867910A (zh) 2015-08-26

Family

ID=53883664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410252607.9A Pending CN104867910A (zh) 2014-02-24 2014-06-09 静电放电保护电路及半导体元件

Country Status (3)

Country Link
US (1) US20150245546A1 (zh)
CN (1) CN104867910A (zh)
TW (1) TW201533880A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074920A (zh) * 2016-11-18 2018-05-25 台湾积体电路制造股份有限公司 半导体装置
CN109686735A (zh) * 2018-12-27 2019-04-26 天津大学 一种提高电路抗闩锁能力的保护环结构
CN110053782A (zh) * 2017-12-04 2019-07-26 贝尔直升机德事隆公司 集成电容式放电电气接合保证系统
CN110120660A (zh) * 2018-02-07 2019-08-13 联发科技股份有限公司 过电压/能量保护装置
CN110231519A (zh) * 2019-06-18 2019-09-13 国网河南省电力公司辉县市供电公司 一种静电检测消除装置
CN110265393A (zh) * 2019-06-12 2019-09-20 珠海市一微半导体有限公司 一种基于esd防护电路可靠性的检测控制方法
CN111474980A (zh) * 2020-05-14 2020-07-31 华大半导体有限公司 电流镜电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587593B (zh) * 2016-03-22 2017-06-11 世界先進積體電路股份有限公司 積體電路以及靜電放電保護電路
US10177135B2 (en) 2016-05-18 2019-01-08 Vanguard International Semiconductor Corporation Integrated circuit and electrostatic discharge protection circuit thereof
EP3484002B1 (en) * 2016-07-26 2021-09-01 Huawei Technologies Co., Ltd. Electrostatic protection circuit
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block
TWI716939B (zh) * 2019-07-23 2021-01-21 世界先進積體電路股份有限公司 操作電路
US11387649B2 (en) 2019-09-11 2022-07-12 Vanguard International Semiconductor Corporation Operating circuit having ESD protection function
US11355927B2 (en) 2020-07-22 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for operating the same
KR20220108490A (ko) * 2021-01-27 2022-08-03 주식회사 디비하이텍 정전기 보호 회로

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825601A (en) * 1997-06-16 1998-10-20 Lsi Logic Corporation Power supply ESD protection circuit
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
US6072682A (en) * 1996-12-31 2000-06-06 Stmicroelectronics S.R.L. Protection circuit for an electric supply line in a semiconductor integrated device
US20050231878A1 (en) * 2002-03-22 2005-10-20 Alexander Krasin Circuit for electrostatic discharge protection
CN101842954A (zh) * 2007-11-21 2010-09-22 密克罗奇普技术公司 用于本地互连网络(lin)总线和类似物的装置接口的自适应静电放电(esd)保护
US7929262B1 (en) * 2001-09-21 2011-04-19 National Semiconductor Corporation Method and structure for avoiding hot carrier degradation and soft leakage damage to ESD protection circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249410B1 (en) * 1999-08-23 2001-06-19 Taiwan Semiconductor Manufacturing Company ESD protection circuit without overstress gate-driven effect

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072682A (en) * 1996-12-31 2000-06-06 Stmicroelectronics S.R.L. Protection circuit for an electric supply line in a semiconductor integrated device
US5825601A (en) * 1997-06-16 1998-10-20 Lsi Logic Corporation Power supply ESD protection circuit
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
US7929262B1 (en) * 2001-09-21 2011-04-19 National Semiconductor Corporation Method and structure for avoiding hot carrier degradation and soft leakage damage to ESD protection circuit
US20050231878A1 (en) * 2002-03-22 2005-10-20 Alexander Krasin Circuit for electrostatic discharge protection
CN101842954A (zh) * 2007-11-21 2010-09-22 密克罗奇普技术公司 用于本地互连网络(lin)总线和类似物的装置接口的自适应静电放电(esd)保护

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074920A (zh) * 2016-11-18 2018-05-25 台湾积体电路制造股份有限公司 半导体装置
CN108074920B (zh) * 2016-11-18 2022-11-11 台湾积体电路制造股份有限公司 半导体装置
CN110053782A (zh) * 2017-12-04 2019-07-26 贝尔直升机德事隆公司 集成电容式放电电气接合保证系统
CN110053782B (zh) * 2017-12-04 2022-08-05 德事隆创新公司 集成电容式放电电气接合保证系统
CN110120660A (zh) * 2018-02-07 2019-08-13 联发科技股份有限公司 过电压/能量保护装置
US10965118B2 (en) 2018-02-07 2021-03-30 Mediatek Inc. Over voltage/energy protection apparatus
CN109686735A (zh) * 2018-12-27 2019-04-26 天津大学 一种提高电路抗闩锁能力的保护环结构
CN110265393A (zh) * 2019-06-12 2019-09-20 珠海市一微半导体有限公司 一种基于esd防护电路可靠性的检测控制方法
CN110265393B (zh) * 2019-06-12 2021-03-23 珠海市一微半导体有限公司 一种基于esd防护电路可靠性的检测控制方法
CN110231519A (zh) * 2019-06-18 2019-09-13 国网河南省电力公司辉县市供电公司 一种静电检测消除装置
CN111474980A (zh) * 2020-05-14 2020-07-31 华大半导体有限公司 电流镜电路
CN111474980B (zh) * 2020-05-14 2022-04-15 华大半导体有限公司 电流镜电路

Also Published As

Publication number Publication date
TW201533880A (zh) 2015-09-01
US20150245546A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
CN104867910A (zh) 静电放电保护电路及半导体元件
CN103001206B (zh) 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位
US8248741B2 (en) Apparatuses and methods for a SCR-based clamped electrostatic discharge protection device
US8525265B2 (en) Electrostatic discharge protection circuit
CN103560126A (zh) 一种有低触发电压和高保持电压的esd保护结构
CN102263102B (zh) 一种用于静电防护的反向二极管触发可控硅
CN104392989B (zh) 一种基于可控硅的静电放电保护电路
TW201007927A (en) An electrostatic discharge protection circuit, equipment and method
CN103646945A (zh) 集成电路电源esd保护电路
KR100971431B1 (ko) 정전기 보호 장치
CN104269399A (zh) 一种防静电保护电路
EP2849228A2 (en) Bigfet ESD protection that is robust against the first peak of a system-level pulse
Di Sarro et al. Evaluation of SCR-based ESD protection devices in 90nm and 65nm CMOS technologies
Do et al. A novel low dynamic resistance dual-directional SCR with high holding voltage for 12 V applications
JP6405986B2 (ja) 静電気保護回路及び半導体集積回路装置
TW577166B (en) BiCMOS electrostatic discharge power clamp
US9099306B2 (en) Integrated circuit device and a method for providing ESD protection
US11418027B1 (en) Electrostatic discharge protection circuit
Lu et al. A novel low-leakage power-rail ESD clamp circuit with adjustable triggering voltage and superior false-triggering immunity for nanoscale applications
CN102543995B (zh) 负电源集成电路的静电放电保护电路
Wei et al. Investigation of different conduction states on the performance of NMOS-based power clamp ESD device
Altolaguirre et al. Ultra-low-leakage power-rail ESD clamp circuit in a 65-nm CMOS technology
Yeh et al. ESD-transient detection circuit with equivalent capacitance-coupling detection mechanism and high efficiency of layout area in a 65nm CMOS technology
CN106158844B (zh) 静电放电保护电路
Song et al. Design analysis of novel substrate-triggered GGNMOS in 65nm CMOS process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150826