CN102013674A - 静电放电保护电路和方法 - Google Patents

静电放电保护电路和方法 Download PDF

Info

Publication number
CN102013674A
CN102013674A CN2009101955682A CN200910195568A CN102013674A CN 102013674 A CN102013674 A CN 102013674A CN 2009101955682 A CN2009101955682 A CN 2009101955682A CN 200910195568 A CN200910195568 A CN 200910195568A CN 102013674 A CN102013674 A CN 102013674A
Authority
CN
China
Prior art keywords
transistor
pad
discharge
voltage bus
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009101955682A
Other languages
English (en)
Other versions
CN102013674B (zh
Inventor
何军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN 200910195568 priority Critical patent/CN102013674B/zh
Publication of CN102013674A publication Critical patent/CN102013674A/zh
Application granted granted Critical
Publication of CN102013674B publication Critical patent/CN102013674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

一种静电放电保护电路和方法，所述静电放电保护电路包括：静电放电单元和触发单元，所述静电放电单元与输入/输出垫相连；所述触发单元在静电放电事件发生时，触发所述静电放电单元和驱动所述输入/输出垫的输出缓冲单元进行放电。所述静电放电保护电路和方法可以解决现有技术在静电放电事件发生时，输出缓冲单元的输入为不确定状态会导致静电放电保护电路失效的问题。

Description

静电放电保护电路和方法
技术领域
本发明涉及集成电路设计，特别涉及一种静电放电保护电路和方法。
背景技术
如今，随着集成电路制造工艺的改进，使得CMOS集成电路的特征尺寸也越来越小。然而，随之而来的，片内静电放电(ESD，Electro-Static Discharge)保护器件对于静电放电的防护能力也越来越弱，即随着器件尺寸的越来越小，电路所能承受的静电电压也越来越小。并且，由于集成电路所处的工作环境中的静电并不会因为集成电路尺寸的缩小而有任何改变，因此，与大尺寸集成电路相比，现今采用深亚微米制造工艺制造的集成电路更容易受到静电放电的影响而损坏。
通常，静电放电保护电路与集成电路的输入/输出垫相连，如图1所示，静电放电保护电路与输入/输出垫I/O Pad相连，包括触发单元11和静电放电单元12，触发单元11在静电放电事件发生(输入/输出垫I/O Pad有负电压脉冲或正电压脉冲)时，触发静电放电单元12的PMOS放电晶体管pmE或NMOS放电晶体管nmE进行放电。输出缓冲单元13和预驱动单元14根据内部逻辑电路16驱动输入/输出垫I/O Pad，电压转换单元15将内部逻辑电路16的供电电压VDD提升至输出缓冲单元13和预驱动单元14的供电电压VDDH。输出缓冲单元13和预驱动单元14包括大尺寸的MOS晶体管，以提供驱动输入/输出垫I/O Pad的驱动能力。
然而，当在输入/输出垫I/O Pad和电压源(VDDH、VSSH)之间有ESD事件发生时，由于内部逻辑电路没有工作，使得输出缓冲单元13的PMOS缓冲晶体管pmO和NMOS缓冲晶体管nmO栅极输入为不确定状态，而这种不确定状态会导致静电放电保护电路失效。
发明内容
本发明解决的是现有技术在静电放电事件发生时，驱动输入/输出垫的输出缓冲单元的输入为不确定状态会导致静电放电保护电路失效的问题。
为解决上述问题，本发明实施方式提供一种静电放电保护电路，包括：静电放电单元和触发单元，所述静电放电单元与输入/输出垫相连；所述触发单元在静电放电事件发生时，触发所述静电放电单元和驱动所述输入/输出垫的输出缓冲单元进行放电。
为解决上述问题，本发明实施方式还提供一种静电放电保护方法，包括：在静电放电事件发生时，触发与输入/输出垫相连的静电放电单元和驱动所述输入/输出垫的输出缓冲单元进行放电。
与现有技术相比，上述技术方案在静电放电事件发生时，触发驱动输入/输出垫的输出缓冲单元进行放电，即控制输出缓冲单元的输入为确定状态，因此，上述技术方案可以解决在静电放电事件发生时，输出缓冲单元的输入为不确定状态会导致静电放电保护电路失效的问题。并且，在静电放电事件发生时使输出缓冲单元进行静电放电，可以充分利用输出缓冲单元的大尺寸缓冲晶体管的静电放电能力。
附图说明
图1是现有的包括静电放电保护电路的输入/输出垫的输出示意图；
图2是本发明实施例的包括静电放电保护电路的输入/输出垫的输出示意图。
具体实施方式
本发明实施方式的静电放电保护电路包括：静电放电单元和触发单元，所述静电放电单元与输入/输出垫相连；所述触发单元在静电放电事件发生时，触发所述静电放电单元和驱动所述输入/输出垫的输出缓冲单元进行放电。
本发明实施例在静电放电事件发生时，采用触发晶体管控制输出缓冲单元的缓冲晶体管的栅极输入；在正常工作时，触发晶体管关断，并不影响缓冲晶体管的输出。下面结合附图和实施例对本发明实施方式进行详细的说明。
请参考图2所示的集成电路的输出示意图，集成电路的输出电路包括输入/输出垫I/O Pad、与输入/输出垫I/O Pad相连的输出缓冲单元13和静电放电保护电路，以及与输出缓冲单元13相连的预驱动单元14。另外，集成电路的电压转换单元15将内部逻辑电路16的供电电压VDD提升至输出缓冲单元13和预驱动单元14的供电电压VDDH，内部逻辑电路16确定预驱动单元14的输出逻辑，并提供给输出缓冲单元13，以驱动输入/输出垫I/O Pad。
本实施例的静电放电保护电路包括：静电放电单元12和触发单元。
静电放电单元12与输入/输出垫I/O Pad相连，静电放电单元12包括PMOS放电晶体管pmE和NMOS放电晶体管nmE。其中，PMOS放电晶体管pmE的源极连接第一电压VDDH总线，漏极连接输入/输出垫I/O Pad；NMOS放电晶体管nmE的源极连接第二电压VSSH总线，漏极连接输入/输出垫I/O Pad。
输入/输出垫I/O Pad由输出电路的输出缓冲单元13驱动，输出缓冲单元13包括大尺寸的PMOS缓冲晶体管pmO和NMOS缓冲晶体管nmO。其中，PMOS缓冲晶体管pmO的源极连接第一电压VDDH总线，漏极连接输入/输出垫I/OPad；NMOS缓冲晶体管nmO的源极连接第二电压VSSH总线、漏极连接输入/输出垫I/O Pad。在正常工作时，PMOS缓冲晶体管pmO和NMOS缓冲晶体管nmO的栅极输入由集成电路的内部逻辑电路16确定。
所述触发单元在静电放电事件发生时，触发所述静电放电单元12和输出缓冲单元13进行放电。图2所示的触发单元包括：第一触发单元21和第二触发单元22。
第一触发单元21包括：第一电容C1、第一电阻R1、第一反相器INV1和NMOS触发晶体管nmT，其中，第一电容C1连接在第一电压VDDH总线和第一反相器INV1的输入端之间；第一电阻R1连接在第一反相器INV1的输入端和第二电压VSSH总线之间；第一反相器INV1的输出端连接PMOS放电晶体管pmE的栅极；NMOS触发晶体管nmT的栅极连接第一反相器INV1的输入端，源极连接第二电压VSSH总线，漏极连接PMOS缓冲晶体管pmO的栅极。
第二触发单元22包括：第二电阻R2、第二电容C2、第二反相器INV2和PMOS触发晶体管pmT，其中，第二电阻R2连接在第一电压VDDH总线和第二反相器INV2的输入端之间；第二电容C2连接在第一反相器INV2的输入端和第二电压VSSH总线之间；第二反相器INV2的输出端连接NMOS放电晶体管nmE的栅极；PMOS触发晶体管pmT的栅极连接第二反相器INV2的输入端，源极连接第一电压VDDH总线，漏极连接NMOS缓冲晶体管nmO的栅极。
静电放电事件包括四种模式：ND模式，即输入/输出垫I/O Pad上有负电压脉冲，第一电压VDDH总线接地；PS模式，即输入/输出垫I/O Pad上有正电压脉冲，第二电压VSSH总线接地；NS模式，即输入/输出垫I/O Pad上有负电压脉冲，第二电压VSSH总线接地；PD模式，即输入/输出垫I/O Pad有正电压脉冲，第一电压VDDH总线接地。
在ND模式，即输入/输出垫I/O Pad上有负电压脉冲，第一电压VDDH总线接地时，第一触发单元21触发PMOS放电晶体管pmE和PMOS缓冲晶体管pmO进行放电。具体来说，输入/输出垫I/O Pad有负电压脉冲，第一电压VDDH总线接地时，源极连接第二电压VSSH、漏极连接输入/输出垫I/O Pad的NMOS缓冲晶体管nmO的寄生二极管正向导通，第二电压VSSH为输入/输出垫I/OPad的电压加寄生二极管的导通电压(0.7V)，第一电容C1和第一电阻R1的连接节点的信号经第一反相器INV1后开启PMOS放电晶体管pmE，使PMOS放电晶体管pmE进行静电放电；第一电容C1和第一电阻R1的连接节点的信号开启NMOS触发晶体管nmT，NMOS触发晶体管nmT的漏极信号开启PMOS缓冲晶体管pmO，使PMOS缓冲晶体管pmO也进行静电放电。
在PS模式，即输入/输出垫I/O Pad上有正电压脉冲，第二电压VSSH总线接地时，第二触发单元22触发NMOS放电晶体管nmE和NMOS缓冲晶体管nmO进行放电。具体来说，输入/输出垫I/O Pad有正电压脉冲，第二电压VSSH总线接地时，漏极连接输入/输出垫I/O Pad、源极连接第一电压VDDH的PMOS缓冲晶体管pmO的寄生二极管正向导通，第一电压VDDH为输入/输出垫I/OPad的电压加寄生二极管的导通电压(0.7V)，第二电阻R2和第二电容C2的连接节点的信号经第二反相器INV2后开启NMOS放电晶体管nmE，使NMOS放电晶体管nmE进行静电放电；第二电阻R2和第二电容C2的连接节点的信号开启PMOS触发晶体管pmT，PMOS触发晶体管pmT的漏极信号开启NMOS缓冲晶体管nmO，使NMOS缓冲晶体管nmO也进行静电放电。
在NS模式，即输入/输出垫I/O Pad上有负电压脉冲，第二电压VSSH总线接地时，源极连接第二电压VSSH、漏极连接输入/输出垫I/O Pad的NMOS缓冲晶体管nmO的寄生二极管正向导通，即通过NMOS缓冲晶体管nmO进行静电放电。
在PD模式，即输入/输出垫I/O Pad有正电压脉冲，第一电压VDDH总线接地时，漏极连接输入/输出垫I/O Pad、源极连接第一电压VDDH的PMOS缓冲晶体管pmO的寄生二极管正向导通，即通过PMOS缓冲晶体管pmO进行静电放电。
对应地，本发明实施方式还提供一种静电放电保护方法，包括：在静电放电事件发生时，触发与输入/输出垫相连的静电放电单元和驱动所述输入/输出垫的输出缓冲单元进行放电。
具体来说，在输入/输出垫有负电压脉冲，第一电压总线接地时(ND模式)，触发所述静电放电单元的放电PMOS晶体管和输出缓冲单元的缓冲PMOS晶体管进行放电；在输入/输出垫有正电压脉冲，第二电压总线接地时(PS模式)，触发所述静电放电单元的放电NMOS晶体管和输出缓冲单元的缓冲NMOS晶体管进行放电。
其中，所述静电放电单元的PMOS放电晶体管的源极连接第一电压总线、漏极连接输入/输出垫，NMOS放电晶体管的源极连接第二电压总线、漏极连接输入/输出垫；所述输出缓冲单元的PMOS缓冲晶体管的源极连接第一电压总线、漏极连接输入/输出垫，NMOS缓冲晶体管的源极连接第二电压总线、漏极连接输入/输出垫。
综上所述，上述技术方案在静电放电保护电路中加入触发晶体管，以在静电放电事件发生时，控制输出缓冲单元的缓冲晶体管的栅极输入，因此，上述技术方案解决了在静电放电事件发生时，缓冲晶体管栅极输入为不确定状态会导致静电放电保护电路失效的问题。并且，在静电放电事件发生时，触发晶体管触发缓冲晶体管进行静电放电，可以充分利用大尺寸缓冲晶体管的静电放电能力。在正常工作时，触发晶体管关断，因而不会影响缓冲晶体管的输出。
另外，触发晶体管相对于静电放电保护电路中的大尺寸电阻和电容，其占用的布局面积可以忽略。触发晶体管没有直接与输入/输出垫连接，因而也不需要遵循静电放电布局规则。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (8)

1.一种静电放电保护电路，包括静电放电单元和触发单元，所述静电放电单元与输入/输出垫相连；所述触发单元在静电放电事件发生时，触发所述静电放电单元进行放电，其特征在于，
所述触发单元在静电放电事件发生时，还触发驱动所述输入/输出垫的输出缓冲单元进行放电。
2.根据权利要求1所述的静电放电保护电路，其特征在于，
所述输出缓冲单元包括：源极连接第一电压总线、漏极连接输入/输出垫的PMOS缓冲晶体管和源极连接第二电压总线、漏极连接输入/输出垫的NMOS缓冲晶体管，
所述静电放电事件包括：输入/输出垫有负电压脉冲，第一电压总线接地和输入/输出垫有正电压脉冲，第二电压总线接地。
3.根据权利要求2所述的静电放电保护电路，其特征在于，
所述静电放电单元包括：源极连接第一电压总线、漏极连接输入/输出垫的PMOS放电晶体管和源极连接第二电压总线、漏极连接输入/输出垫的NMOS放电晶体管，
所述触发单元包括在输入/输出垫有负电压脉冲，第一电压总线接地时，触发所述PMOS放电晶体管和PMOS缓冲晶体管进行放电的第一触发单元，和在输入/输出垫有正电压脉冲，第二电压总线接地时，触发所述NMOS放电晶体管和NMOS缓冲晶体管进行放电的第二触发单元。
4.根据权利要求3所述的静电放电保护电路，其特征在于，所述第一触发单元包括：第一电容、第一电阻、第一反相器和NMOS触发晶体管，其中，第一电容连接在第一电压总线和第一反相器的输入端之间；第一电阻连接在第一反相器的输入端和第二电压总线之间；第一反相器的输出端连接PMOS放电晶体管的栅极；NMOS触发晶体管的栅极连接第一反相器的输入端，源极连接第二电压总线，漏极连接PMOS缓冲晶体管的栅极。
5.根据权利要求3所述的静电放电保护电路，其特征在于，所述第二触发单元包括：第二电阻、第二电容、第二反相器和PMOS触发晶体管，其中，第二电阻连接在第一电压总线和第二反相器的输入端之间；第二电容连接在第一反相器的输入端和第二电压总线之间；第二反相器的输出端连接NMOS放电晶体管的栅极；PMOS触发晶体管的栅极连接第二反相器的输入端，源极连接第一电压总线，漏极连接NMOS缓冲晶体管的栅极。
6.一种静电放电保护方法，其特征在于，在静电放电事件发生时，触发与输入/输出垫相连的静电放电单元和驱动所述输入/输出垫的输出缓冲单元进行放电。
7.根据权利要求6所述的静电放电保护方法，其特征在于，
所述输出缓冲单元包括：源极连接第一电压总线、漏极连接输入/输出垫的PMOS缓冲晶体管和源极连接第二电压总线、漏极连接输入/输出垫的NMOS缓冲晶体管，
所述静电放电事件包括：输入/输出垫有负电压脉冲，第一电压总线接地和输入/输出垫有正电压脉冲，第二电压总线接地。
8.根据权利要求7所述的静电放电保护方法，其特征在于，
所述静电放电单元包括：源极连接第一电压总线、漏极连接输入/输出垫的PMOS放电晶体管和源极连接第二电压总线、漏极连接输入/输出垫的NMOS放电晶体管，
所述在静电放电事件发生时，触发与输入/输出垫相连的静电放电单元和驱动所述输入/输出垫的输出缓冲单元进行放电包括：
在输入/输出垫有负电压脉冲，第一电压总线接地时，触发所述静电放电单元的PMOS放电晶体管和输出缓冲单元的PMOS缓冲晶体管进行放电；
在输入/输出垫有正电压脉冲，第二电压总线接地时，触发所述静电放电单元的NMOS放电晶体管和输出缓冲单元的NMOS缓冲晶体管进行放电。
CN 200910195568 2009-09-07 2009-09-07 静电放电保护电路和方法 Active CN102013674B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910195568 CN102013674B (zh) 2009-09-07 2009-09-07 静电放电保护电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910195568 CN102013674B (zh) 2009-09-07 2009-09-07 静电放电保护电路和方法

Publications (2)

Publication Number Publication Date
CN102013674A true CN102013674A (zh) 2011-04-13
CN102013674B CN102013674B (zh) 2013-05-15

Family

ID=43843741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910195568 Active CN102013674B (zh) 2009-09-07 2009-09-07 静电放电保护电路和方法

Country Status (1)

Country Link
CN (1) CN102013674B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102662426A (zh) * 2012-05-07 2012-09-12 中国航天科技集团公司第九研究院第七七一研究所 一种具有自我esd保护功能的输出驱动电路
CN103036220A (zh) * 2012-04-28 2013-04-10 上海华虹Nec电子有限公司 一种esd电路保护结构
CN106998062A (zh) * 2016-01-25 2017-08-01 敦泰电子股份有限公司 电路系统
CN108933589A (zh) * 2017-05-24 2018-12-04 爱思开海力士有限公司 输出驱动电路
TWI715720B (zh) * 2016-03-18 2021-01-11 美商英特爾智財公司 省面積且強健的靜電放電電路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140489A1 (en) * 2001-03-28 2002-10-03 Maloney Timothy J. Method and apparatus for electro-static discharge protection
CN1414678A (zh) * 2001-10-23 2003-04-30 联华电子股份有限公司 使用基体触发硅控整流器的静电放电防护电路
CN101442869A (zh) * 2007-11-23 2009-05-27 上海华虹Nec电子有限公司 动态侦测静电保护电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140489A1 (en) * 2001-03-28 2002-10-03 Maloney Timothy J. Method and apparatus for electro-static discharge protection
CN1414678A (zh) * 2001-10-23 2003-04-30 联华电子股份有限公司 使用基体触发硅控整流器的静电放电防护电路
CN101442869A (zh) * 2007-11-23 2009-05-27 上海华虹Nec电子有限公司 动态侦测静电保护电路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103036220A (zh) * 2012-04-28 2013-04-10 上海华虹Nec电子有限公司 一种esd电路保护结构
CN103036220B (zh) * 2012-04-28 2015-04-08 上海华虹宏力半导体制造有限公司 一种esd电路保护结构
CN102662426A (zh) * 2012-05-07 2012-09-12 中国航天科技集团公司第九研究院第七七一研究所 一种具有自我esd保护功能的输出驱动电路
CN102662426B (zh) * 2012-05-07 2013-11-27 中国航天科技集团公司第九研究院第七七一研究所 一种具有自我esd保护功能的输出驱动电路
CN106998062A (zh) * 2016-01-25 2017-08-01 敦泰电子股份有限公司 电路系统
CN106998062B (zh) * 2016-01-25 2018-11-16 敦泰电子股份有限公司 电路系统
TWI715720B (zh) * 2016-03-18 2021-01-11 美商英特爾智財公司 省面積且強健的靜電放電電路
CN108933589A (zh) * 2017-05-24 2018-12-04 爱思开海力士有限公司 输出驱动电路
CN108933589B (zh) * 2017-05-24 2022-04-01 爱思开海力士有限公司 输出驱动电路

Also Published As

Publication number Publication date
CN102013674B (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
CN101800424B (zh) 使用电容性耦合钳位电路用于保护低电压核心晶体管免受高电压输出的esd保护
KR101110942B1 (ko) 정전기 방전 보호 회로 및 동작 방법
CN102611087B (zh) 静电放电保护电路
CN104051453B (zh) 有源esd保护电路
US8369054B2 (en) NMOS-based feedback power-clamp for on-chip ESD protection
CN102013674B (zh) 静电放电保护电路和方法
CN101626154B (zh) 集成电路esd全芯片防护电路
US7821752B2 (en) Device to protect a semiconductor device from electrostatic discharge by efficiently discharging a micro current
US6552583B1 (en) ESD-protection device with active R-C coupling to gate of large output transistor
US9679891B2 (en) Optimized ESD clamp circuitry
CN103378587A (zh) 一种静电释放保护电路和方法、驱动电路、集成电路
CN104392989B (zh) 一种基于可控硅的静电放电保护电路
CN101882616A (zh) 集成电路
CN112186726B (zh) Esd保护电路、电源及芯片
KR20090056040A (ko) 정전기 방전 회로
CN1979856A (zh) 静电放电防护装置以及显示装置以及电子系统
JP2017037949A (ja) 半導体装置
JP2017011069A (ja) 半導体装置
CN102662426A (zh) 一种具有自我esd保护功能的输出驱动电路
CN101682326A (zh) 具有三伏辅助的能耐受五伏的集成电路信号垫
CN103268133B (zh) 一种多工作电压输入输出管脚单元电路
US20220320069A1 (en) Electrostatic discharge protection circuit
TWI559492B (zh) 靜電放電保護電路與積體電路
JP4102277B2 (ja) 半導体集積回路装置
CN112448378A (zh) 静电保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20131128

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131128

Address after: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech Park No. 1399

Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai