CN1979856A - 静电放电防护装置以及显示装置以及电子系统 - Google Patents

静电放电防护装置以及显示装置以及电子系统 Download PDF

Info

Publication number
CN1979856A
CN1979856A CNA2006100787633A CN200610078763A CN1979856A CN 1979856 A CN1979856 A CN 1979856A CN A2006100787633 A CNA2006100787633 A CN A2006100787633A CN 200610078763 A CN200610078763 A CN 200610078763A CN 1979856 A CN1979856 A CN 1979856A
Authority
CN
China
Prior art keywords
power line
electrostatic discharge
coupled
grid
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100787633A
Other languages
English (en)
Inventor
杨胜捷
石安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Displays Corp
Original Assignee
Toppoly Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppoly Optoelectronics Corp filed Critical Toppoly Optoelectronics Corp
Publication of CN1979856A publication Critical patent/CN1979856A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

静电放电防护装置,包括第一PMOS晶体管、第二PMOS晶体管、静电放电检测电路、以及放电组件。第一PMOS晶体管的源极以与栅极耦接第一电源线,其漏极耦接输出入接合焊点。第二PMOS晶体管的源极以与栅极耦接输出入接合焊点,其漏极耦接第二电源线。静电放电检测电路耦接于第一电源线及第二电源线之间。当第一电源线发生静电放电事件时,则静电放电检测电路输出启用信号。当放电组件接收到启用信号时,则提供静电放电事件放电路径。

Description

静电放电防护装置以及显示装置以及电子系统
技术领域
本发明有关于一种防护装置,特别是有关于一种具有静电放电防护的防护装置。
背景技术
随着半导体制造过程的进化,静电放电所造成的组件损害对集成电路产品来说已经成为最主要的可靠度问题之一。一般利用许多种类的ESD测试来模仿ESD事件,比较为一般人熟悉的ESD测试有两种,机器放电模式(machinemodel,MM)以及人体放电模式(human body model,HBM)。一般商业用的集成电路都必须具备一定程度的HBM以及MM的耐受度,才可以销售。
ESD保护为集成电路所不可或缺功能。尤其是随着尺寸不断地缩小至深次微米的程度,金氧半导体的栅极氧化层也越来越薄,集成电路更容易因静电放电现象而遭受破坏。在一般的工业标准中,集成电路产品的输出入接脚(I/O pin)必需能够通过2000伏特以上的人体模式静电放电测试以及200伏特以上的机械模式静电放电测试。因此,在集成电路产品中,静电放电防护装置必需设置在所有输出入焊点(pad)附近,以保护内部的核心电路(corecircuit)不受静电放电电流的侵害。
图1表示公知静电放电防护装置的示意图。公知静电放电防护装置1包括PMOS晶体管13以及NMOS晶体管14。
PMOS晶体管13的栅极与源极耦接电源线11,其漏极耦接输出入接合焊点16以及内部电路18。NMOS晶体管14的栅极与源极耦接电源线12,其漏极耦接输出入接合焊点16、以及内部电路18。
当电源线12接地,并且一足以导通NMOS晶体管14的正电压静电放电事件发生于输出入接合焊点16时,静电电流将由输出入接合焊点16开始,经过NMOS晶体管14,到电源线12而释放。
然而,在图1中的静电放电防护装置具有两种类型的晶体管,若将其作为显示面板的静电放电防护装置时,将会增加掩模及制造过程的步骤。
发明内容
有鉴于此,本发明提供一种静电放电防护装置,包括第一PMOS晶体管、第二PMOS晶体管、静电放电检测电路、以及放电组件。第一PMOS晶体管的源极以与栅极耦接第一电源线,其漏极耦接输出入接合焊点。第二PMOS晶体管的源极以与栅极耦接输出入接合焊点,其漏极耦接第二电源线。静电放电检测电路耦接于第一电源线及第二电源线之间。当第一电源线发生静电放电事件时,则静电放电检测电路输出启用信号。当放电组件接收到启用信号时,则在第一及第二电源线之间提供一放电路径。
另外,本发明提供一种显示装置,包括栅极驱动器、数据驱动器、像素区、以及静电放电防护装置。栅极驱动器用以送出扫描信号至栅极电极。数据驱动器用以送出视频信号至数据电极。像素区包含多个显示单元,分别连接对应的数据电极和栅极电极。静电放电防护装置,包括第一PMOS晶体管、第二PMOS晶体管、静电放电检测电路、以及放电组件。第一PMOS晶体管的源极以与栅极耦接第一电源线,其漏极耦接输出入接合焊点。第二PMOS晶体管的源极以与栅极耦接输出入接合焊点,其漏极耦接第二电源线。静电放电检测电路耦接于第一电源线及第二电源线之间。当第一电源线发生静电放电事件时,则静电放电检测电路输出启用信号。当放电组件接收到启用信号时,则在第一及第二电源线之间提供一放电路径。
本发明还提供一种电子系统,包括一显示装置以及一转换器。转换器用以驱动显示装置。显示装置包括,一栅极驱动器、一数据驱动器、一像素区、一静电放电防护装置以及一控制器。控制器用以控制栅极驱动器以及数据驱动器。栅极驱动器提供扫描信号至多个栅极电极。数据驱动器提供视频信号至多个数据电极。像素区包含多个显示单元,分别连接对应的数据电极和栅极电极。静电放电防护装置,包括第一PMOS晶体管、第二PMOS晶体管、静电放电检测电路、以及放电组件。第一PMOS晶体管的源极以与栅极耦接第一电源线,其漏极耦接输出入接合焊点。第二PMOS晶体管的源极以与栅极耦接输出入接合焊点,其漏极耦接第二电源线。静电放电检测电路耦接于第一电源线及第二电源线之间。当第一电源线发生静电放电事件时,则静电放电检测电路输出启用信号。当放电组件接收到启用信号时,则在第一及第二电源线之间提供一放电路径。
为让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举出较佳实施例,并配合附图,详细说明如下:
附图说明
图1表示公知静电放电防护装置的示意图。
图2a为本发明的电子系统的示意图。如
图2b为本发明的显示装置的一可能实施例。
图3表示本发明的静电放电防护装置的一可能实施例。
图4表示本发明的静电放电防护装置的另一可能实施例。
主要组件符号说明
11、12:电源线;            13、31、32:PMOS晶体管;
351、346:P型薄膜晶体管;   14:NMOS晶体管;
16、20:输出入接合焊点;    18、33:内部电路;
2:显示面板;               22:栅极驱动器;
24:数据驱动器;            26:像素区;
28:静电放电防护装置;      G1-Gn:栅极电极;
D1-Dm:数据电极;           P11-Pnm:显示单元;
34:静电放电检测电路;      341:电阻;
342:电容装置;             35:放电组件;
50:电子系统;              52:转换器;
54:显示装置;              542:控制器。
具体实施方式
图2a为本发明的电子系统的示意图。如图所示,电子系统50可为一个人数字助理、一笔记型计算机、一桌上型计算机或是一蜂窝式电话,并包括一转换器52以及显示装置54。转换器52提供电源以驱动显示装置54。显示装置54具有一控制器542以及一显示面板2。控制器542用以控制显示面板2,使其显示画面。控制器542可为时序控制器(timing controller)。
图2b为显示装置的一可能实施例。如图所示,显示面板2包括,栅极驱动器22、数据驱动器24、像素区26、以及静电放电防护装置28。控制器542提供控制信号Sc1予栅极驱动器22,并提供控制信号Sc2予数据驱动器24。
栅极驱动器22根据控制信号Sc1,提供扫描信号至栅极电极G1-Gn。数据驱动器24根据控制信号Sc2,提供视频信号至数据电极D1-Dm。像素区26具有显示单元P11-Pnm,分别连接对应的数据电极和栅极电极,显示单元P11-Pnm的晶体管为低温多晶硅(LTPS)晶体管。静电放电防护装置28耦接输出入接合焊点20,并耦接于电源线11及12之间。
图3表示本发明的静电放电防护装置的一可能实施例。静电放电防护装置28包括,PMOS晶体管31、32、静电放电检测电路34、以及放电组件35。
PMOS晶体管31的源极以与栅极耦接电源线11,其漏极耦接输出入接合焊点20以及内部电路33。PMOS晶体管32的源极以与栅极耦接输出入接合焊点20以及内部电路33,其漏极耦接电源线12。
PMOS晶体管31、32防护来自输出入接合焊点20的静电放电电流,以避免内部电路33受到损坏。当电源线12接地,并且一足以导通PMOS晶体管32的正电压静电放电事件发生于输出入接合焊点20时,电流将由输出入接合焊点20开始,经过PMOS晶体管32,到电源线12而释放。
静电放电检测电路34耦接于电源线11及12之间。当电源线11发生静电放电事件时,则静电放电检测电路34输出启用信号。放电组件35的控制端CTR耦接静电放电检测电路34,其电极E1耦接电源线11,其电极E2耦接电源线12。当放电组件35接收到静电放电检测电路34所输出的启用信号时,则提供静电放电事件放电路径。
静电放电检测电路34以及放电组件35用以避免核心电路33遭受来自电源线11的静电放电脉冲。当静电放电脉冲施加于电源线11,而电源线12为相对接地端时,则静电放电电流可经由放电组件35而释放到地(ground)。
图3中的静电放电检测电路34包括,电阻341、电容装置342。电阻341的第一端耦接至电源线11,电容装置342的第一端耦接至第二电源线12。电阻341的第二端耦接至电容装置342的第二端。电阻341、电容装置342定义一延迟系数。本实施例的RC电路所决定的延迟常数,大于静电放电脉冲时间并且小于电源线11上信号的初始上升时间。
而放电组件35可为一P型薄膜晶体管351,其栅极耦接电阻341的第二端,其源极耦接电源线11,其漏极耦接电源线12。
当静电放电脉冲施加于电源线11,而电源线12为相对接地端时,此时由于RC电路具有较静电放电脉冲上升时间长的延迟时间常数,所以节点Vx维持在低电压电平,进而导通PMOS晶体管351,使得主要的静电放电电流可以通过PMOS晶体管351,从电源线11流到电源线12。
由于RC电路的延迟常数小于电源线11上信号的初始上升时间,因此,当显示面板2在正常工作时,Vx端的电压几乎同步等于电源线11上信号上升的电压,使得PMOS晶体管351被截止。
图4表示本发明的静电放电防护装置的另一可能实施例。图4与图3不同之处在于,图4中的电容装置342由P型薄膜晶体管346构成,其栅极耦接电阻341,其漏极与源极均耦接电源线12。
本发明虽以优选实施例公开如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围的情况下,可进行更动与修改,因此本发明的保护范围以所提出的权利要求所限定的范围为准。

Claims (15)

1.一种静电放电防护装置,包括:
一第一PMOS晶体管,具有一第一漏极、一第一源极、以及一第一栅极,该第一源极以及该第一栅极耦接一第一电源线,该第一漏极耦接一输出入接合焊点;
一第二PMOS晶体管,具有一第二漏极、一第二源极、以及一第二栅极,该第二源极以及该第二栅极耦接该输出入接合焊点,该第二漏极耦接一第二电源线;
一静电放电检测电路,耦接于该第一电源线及第二电源线之间,当该第一电源线发生一静电放电事件时,则输出一启用信号;以及
一放电组件,当该放电组件接收到该启用信号时,则在该第一及第二电源线之间提供一放电路径。
2.如权利要求1所述的静电放电防护装置,其中该放电组件为一P型薄膜晶体管,其栅极接收该启用信号,其源极耦接该第一电源线,其漏极耦接该第二电源线。
3.如权利要求1所述的静电放电防护装置,其中该静电放电检测电路,包括:
一电阻,其第一端耦接至该第一电源线;以及
一电容装置,其第一端耦接至该第二电源线,其第二端耦接至该电阻的第二端。
4.如权利要求3所述的静电放电防护装置,其中,该放电组件为P型薄膜晶体管,其栅极耦接该电阻的第二端,其源极耦接至该第一电源线,其漏极耦接至该第二电源线。
5.如权利要求4所述的静电放电防护装置,其中该电容装置为一第二P型薄膜晶体管,其栅极耦接至该电阻的第二端,其源极及漏极耦接至该第二电源线。
6.一种显示装置,包括:
一栅极驱动器,用以送出扫描信号至多个栅极电极;
一数据驱动器,用以送出视频信号至多个数据电极;
一像素区,包含多个显示单元,分别连接对应的该多个数据电极和该多个栅极电极;以及
一静电放电防护装置,包括:
一第一PMOS晶体管,具有一第一漏极、一第一源极、以及一第一栅极,该第一源极以及该第一栅极耦接一第一电源线,该第一漏极耦接一输出入接合焊点;
一第二PMOS晶体管,具有一第二漏极、一第二源极、以及一第二栅极,该第二源极以及该第二栅极耦接该输出入接合焊点,该第二漏极耦接一第二电源线;
一静电放电检测电路,耦接于该第一电源线及第二电源线之间,当该第一电源线发生一静电放电事件时,则输出一启用信号;以及
一放电组件,当该放电组件接收到该启用信号时,则在该第一及第二电源线之间提供一放电路径。
7.如权利要求6所述的显示装置,其中该放电组件为一P型薄膜晶体管,其栅极接收该启用信号,其源极耦接该第一电源线,其漏极耦接该第二电源线。
8.如权利要求6所述的显示装置,其中该静电放电检测电路,包括:
一电阻,其第一端耦接至该第一电源线;以及
一电容装置,其第一端耦接至该第二电源线,其第二端耦接至该电阻的第二端。
9.如权利要求8所述的显示装置,其中该放电组件为一P型薄膜晶体管,其栅极耦接该电阻的第二端,其源极耦接至该第一电源线,其漏极耦接至该第二电源线。
10.如权利要求9所述的显示装置,其中该电容装置为一第二P型薄膜晶体管,其栅极耦接至该电阻的第二端,源极及漏极耦接至该第二电源线。
11.如权利要求6所述的显示装置,其中该像素区系由低温多晶硅晶体管所组成。
12.如权利要求6所述的显示装置,还包括一控制器,用以控制该栅极驱动器以及该数据驱动器。
13.如权利要求12所述的显示装置,其中该控制器为一时序控制器。
14.一种电子系统,包括:
一显示装置,包括:
一栅极驱动器,用以送出扫描信号至多个栅极电极;
一数据驱动器,用以送出视频信号至多个数据电极;
一像素区,包含多个显示单元,分别连接对应的该多个数据电极和该多个栅极电极;以及
一静电放电防护装置,包括:
一第一PMOS晶体管,具有一第一漏极、一第一源极、以及一第一栅极,该第一源极以及该第一栅极耦接一第一电源线,该第一漏极耦接一输出入接合焊点;
一第二PMOS晶体管,具有一第二漏极、一第二源极、以及一第二栅极,该第二源极以及该第二栅极耦接该输出入接合焊点,该第二漏极耦接一第二电源线;
一静电放电检测电路,耦接于该第一电源线及第二电源线之间,当该第一电源线发生一静电放电事件时,则输出一启用信号;以及
一放电组件,当该放电组件接收到该启用信号时,则在该第一及第二电源线之间提供一放电路径;以及
一控制器,用以控制该栅极驱动器以及该数据驱动器;以及
一转换器,用以驱动该显示装置。
15.如权利要求14所述的电子系统,其中该电子系统为一个人数字助理、一笔记型计算机、一桌上型计算机或是一蜂窝式电话。
CNA2006100787633A 2005-12-09 2006-05-11 静电放电防护装置以及显示装置以及电子系统 Pending CN1979856A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/298,908 2005-12-09
US11/298,908 US20060119998A1 (en) 2004-05-07 2005-12-09 Electrostatic discharge protection circuit, display panel, and electronic system utilizing the same

Publications (1)

Publication Number Publication Date
CN1979856A true CN1979856A (zh) 2007-06-13

Family

ID=38130950

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100787633A Pending CN1979856A (zh) 2005-12-09 2006-05-11 静电放电防护装置以及显示装置以及电子系统

Country Status (2)

Country Link
US (1) US20060119998A1 (zh)
CN (1) CN1979856A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545180A (zh) * 2010-12-07 2012-07-04 上海华虹Nec电子有限公司 应用于锗硅工艺中多电源间的静电保护结构
CN109375399A (zh) * 2014-08-30 2019-02-22 乐金显示有限公司 显示装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090128469A1 (en) * 2005-11-10 2009-05-21 Sharp Kabushiki Kaisha Display Device and Electronic Device Provided with Same
TWI382290B (zh) * 2008-08-14 2013-01-11 Realtek Semiconductor Corp 靜電保護電路
KR101780748B1 (ko) * 2010-02-19 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복조회로 및 복조회로를 이용한 rfid 태그
CN103515941B (zh) * 2012-06-21 2015-12-02 京东方科技集团股份有限公司 静电放电保护电路、阵列基板和显示装置
US10026729B2 (en) 2014-03-12 2018-07-17 Mediatek Inc. Surge-protection circuit and surge-protection method
KR102519744B1 (ko) * 2018-02-23 2023-04-10 삼성전자주식회사 보호 회로를 포함하는 디스플레이 구동 회로
CN113675183B (zh) * 2020-05-15 2024-01-30 敦泰电子股份有限公司 显示驱动电路的系统级静电放电保护电路与方法
KR20230102030A (ko) * 2021-12-29 2023-07-07 삼성디스플레이 주식회사 정전기 방전 회로 및 이를 포함하는 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870671A (en) * 1995-11-13 1999-02-09 Martinez; Andy Time control system for a cellular telephone
TW322591B (zh) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk
US5744842A (en) * 1996-08-15 1998-04-28 Industrial Technology Research Institute Area-efficient VDD-to-VSS ESD protection circuit
GB2335076B (en) * 1998-03-04 2003-07-16 Fujitsu Ltd Electrostatic discharge protection in semiconductor devices
JP3631384B2 (ja) * 1998-11-17 2005-03-23 富士通ディスプレイテクノロジーズ株式会社 液晶表示装置及び液晶表示装置の基板製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545180A (zh) * 2010-12-07 2012-07-04 上海华虹Nec电子有限公司 应用于锗硅工艺中多电源间的静电保护结构
CN102545180B (zh) * 2010-12-07 2014-05-21 上海华虹宏力半导体制造有限公司 应用于锗硅工艺中多电源间的静电保护结构
CN109375399A (zh) * 2014-08-30 2019-02-22 乐金显示有限公司 显示装置
CN109375399B (zh) * 2014-08-30 2022-03-11 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
US20060119998A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
CN1979856A (zh) 静电放电防护装置以及显示装置以及电子系统
US11296125B2 (en) Array substrate and display panel
US7839613B2 (en) Electrostatic discharge protection circuit protecting thin gate insulation layers in a semiconductor device
US8189308B2 (en) Integrated circuit
US20030007298A1 (en) Electrostatic discharge protective circuit
CN100550380C (zh) 静电放电防护电路以及半导体结构
US9190840B2 (en) Electrostatic discharge protection circuit
JPH11135723A (ja) 混合電圧チップ用カスコード接続mos esd保護回路
CN105895629B (zh) 采用栅极浮置方案的esd保护系统及其控制电路
JP4698996B2 (ja) 半導体装置
CN211238251U (zh) 一种静电保护电路
KR20090056040A (ko) 정전기 방전 회로
US6236236B1 (en) 2.5 volt input/output buffer circuit tolerant to 3.3 and 5 volts
CN102122816B (zh) 半导体器件
US7826187B2 (en) Transient detection circuit
KR100808604B1 (ko) 반도체 장치용 정전기 보호 장치
US6765772B2 (en) Electrostatic discharge protection device
CN100481440C (zh) 半导体器件
KR101016951B1 (ko) 정전기 보호 회로
US6757147B1 (en) Pin-to-pin ESD-protection structure having cross-pin activation
CN100444377C (zh) 用于提供半导体电路的静电放电防护电路以及方法
CN103580016A (zh) 保护元件、半导体装置及电子系统
CN101378191B (zh) 静电放电保护电路及使用其的电子产品
US7200764B2 (en) Current limiting device and a PDA utilizing the current limiting device
EP1550217B1 (en) Method and apparatus to actively sink current in an integrated circuit with a floating i/o supply voltage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication