CN105895629B - 采用栅极浮置方案的esd保护系统及其控制电路 - Google Patents

Abstract

本发明公开一种用于内部电路的ESD保护系统。该ESD保护系统包括：连接在第一域的第一焊盘与第二焊盘之间的ESD钳位器件；预驱动器，该预驱动器的输出端连接至ESD钳位器件的栅极；连接在预驱动器与内部电路之间的ESD控制电路；以及连接至ESD控制电路的瞬变检测单元，该瞬变检测单元被配置为从第一域的第一焊盘检测ESD瞬变。瞬变检测单元在检测到ESD瞬变时向控制电路输出第一信号。作为响应，控制电路使预驱动器在ESD钳位器件的栅极处输出高阻态，从而浮置该ESD钳位器件的栅极。

Description

采用栅极浮置方案的ESD保护系统及其控制电路

技术领域

本发明总体涉及集成电路(IC)设计，更具体地，涉及采用栅极浮置方案的ESD保护电路。

背景技术

静电保护对于集成电路的保护是一个重要的问题。由于静电电荷具有相对较高的电压(可能为几千伏)，所以需要静电放电(ESD)保护电路来保护半导体器件免受静电电荷的损害。

发明内容

根据本发明的一个方面，提供了一种用于内部电路的ESD保护系统，包括：ESD钳位器件，连接在第一域的第一焊盘与第二焊盘之间；预驱动器，该预驱动器的输出端连接至ESD钳位器件的栅极；ESD控制电路，连接在预驱动器与内部电路之间；以及瞬变检测单元，连接至ESD控制电路，瞬变检测单元被配置为从第一域的第一焊盘检测ESD瞬变；其中，瞬变检测单元在检测到ESD瞬变时向ESD控制电路输出第一信号，并且ESD控制电路使预驱动器在ESD钳位器件的栅极处输出高阻态，从而浮置ESD钳位器件的栅极。

优选地，瞬变检测单元被布置为与第一域的第一焊盘容性耦合。

优选地，ESD钳位器件是MOSFET器件。

优选地，预驱动器连接在第二域的焊盘与接地端之间。

优选地，预驱动器包括第一开关器件和第二开关器件。

优选地，瞬变检测单元包括第一瞬变检测电路和第二瞬变检测电路，其中，第一瞬变检测电路连接在ESD钳位器件的栅极与第二域的接地端之间，并且第二瞬变检测电路连接在第二域的焊盘与接地端之间。

优选地，瞬变检测电路的每一个都包括阻性元件和容性元件。

优选地，ESD控制电路包括第一逻辑或门，第一逻辑或门的第一输入端和第二输入端分别连接至第一瞬变检测电路和第二瞬变检测电路，以接收第一瞬变检测电路和第二瞬变检测电路生成的输出信号。

优选地，ESD控制电路还包括逻辑非门，逻辑非门的输入端连接至第一逻辑或门的输出端。

优选地，ESD控制电路还包括逻辑与门和第二逻辑或门，逻辑与门和第二逻辑或门的输出端连接至预驱动器；其中，第二逻辑或门的第一输入端和第二输入端分别连接至内部电路的输出端和逻辑非门的输出端；其中，逻辑与门分别连接至内部电路的输出端和第一逻辑或门的输出端。

根据本发明的另一方面，提供了一种用于内部电路的ESD保护电路，内部电路通过连接在第二域中的预驱动器连接至连接在第一域中的ESD钳位器件，ESD保护电路包括：瞬变检测单元，瞬变检测单元在检测到ESD瞬变时输出第一信号；以及ESD控制电路，连接在内部电路与预驱动器之间，其中，ESD控制电路被配置为接收瞬变检测单元的输出；其中，响应于第一信号，ESD控制电路使预驱动器进入高阻态，从而使ESD钳位器件与第二电源域断开。

优选地，瞬变检测单元与第一域的焊盘容性耦合。

优选地，瞬变检测单元包括：焊盘；第一瞬变检测电路，连接在ESD钳位器件的栅极与第二域的接地端之间；以及第二瞬变检测电路，连接在第二域的焊盘与接地端之间。

优选地，瞬变检测电路的每一个都包括阻性元件和容性元件。

优选地，ESD控制电路包括第一逻辑或门，第一逻辑或门的输入端连接至第一瞬变检测电路和第二瞬变检测电路，以接收第一瞬变检测电路和第二瞬变检测电路生成的输出信号。

优选地，ESD控制电路还包括逻辑非门，逻辑非门的输入端连接至第一逻辑或门的输出端。

优选地，ESD控制电路还包括逻辑与门和第二逻辑或门，逻辑与门和第二逻辑或门的输出端分别连接至预驱动器；其中，第二逻辑或门的输入端分别连接至内部电路的输出端和逻辑非门的输出端；以及其中，逻辑与门的输入端分别连接至内部电路的输出端和第一逻辑或门的输出端。

根据本发明的又一方面，提供了一种ESD保护系统，包括：第一域，包括焊盘和接地端；第二域，包括焊盘和接地端；上拉器件，连接在第一域的焊盘与第二域的焊盘之间；第一预驱动器，第一预驱动器的输出端连接至上拉器件的栅极；第一ESD控制电路，连接至第一预驱动器并且被配置为接收来自第一内部电路的信号；第一瞬变检测单元，连接至第一ESD控制电路，第一瞬变检测单元被配置为从第一域的焊盘检测ESD瞬变；ESD钳位器件，连接在第一域的焊盘与第一域的接地端之间；第二预驱动器，第二预驱动器的输出端连接至ESD钳位器件的栅极；第二ESD控制电路，连接至第二预驱动器并且被配置为接收来自第二内部电路的信号；以及第二瞬变检测单元，连接至第二ESD控制电路并且被配置为从第一域的焊盘检测ESD瞬变；其中，第一瞬变检测单元和第二瞬变检测单元在检测到ESD瞬变时分别向第一ESD控制电路和第二ESD控制电路输出信号；和其中，第一ESD控制电路和第二ESD控制电路分别使第一预驱动器和第二预驱动器在上拉器件和ESD钳位器件的栅极处输出高阻态，从而浮置上拉器件的栅极和ESD钳位器件的栅极。

优选地，上拉器件是MOSFET器件。

优选地，第二瞬变检测单元与第一域的焊盘容性耦合。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1示出了根据本发明的实施例的利用ESD保护电路的集成电路器件的一部分的框图。

图2是示出了根据本发明的实施例的利用ESD保护电路的集成电路器件的一部分的原理图。

图3是示出了根据本发明的实施例的在正常操作条件期间利用ESD保护电路的集成电路器件的一部分的原理图。

图4是示出了根据本发明的实施例的在ESD应力下利用ESD保护电路的集成电路器件的一部分的原理图。

图5是示出了根据本发明的实施例的利用ESD保护方案的集成电路器件的一部分的原理图。

图6是示出了根据本发明的实施例的利用ESD保护方案的集成电路器件的一部分的原理图。

图7是示出了利用栅极耦合ESD保护方案的集成电路器件的原理图。

图8是示出了利用栅极耦合ESD保护方案的集成电路器件的原理图。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附件部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字母。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述可同样地作相应的解释。

在半导体芯片封装的处理中，静电放电(ESD)可导致对芯片上的半导体器件的损害。片上(on-chip)保护电路用于提供安全的放电路径。保护电路基本上就是开关，该开关在正常的电路工作期间断开而在芯片的管脚处存在高压时的ESD事件期间闭合。

实际上，诸如多指结构的地-栅极(ground-gate)n型MOS器件(GGnMOS)的金属氧化物半导体(MOS)器件已经用作ESD保护器件。然而，栅极接地的方案在某些应用中并不是最好的选择。例如，栅极接地的方案通常利用栅极耦合技术来升高ESD钳位器件(如，nMOS)的栅极电压，其中，ESD钳位器件的栅极通过栅极耦合电路而耦合至本地VDD焊盘。然而，这种栅极升压技术不适用于缺少上拉路径的电路(如，开漏输出电路)，其中，缺少上拉路径导致不能生成足够的电压来驱动ESD钳位器件的栅极。另外，在跨电源域(cross power domain)电路中，栅极接地的方案有时不能如预期一样工作。特别地，在ESD条件下，ESD用作一个或多个随机选择的焊盘的暂态(brief)电源，而剩余的焊盘保持浮置或接地。在这种随机条件下，复杂电路器件中的组件之间的交织式交互会以不期望的方式影响ESD保护模块的操作。

图7是示出了利用栅极耦合ESD保护方案的集成电路器件的原理图。具体地，示例性器件包括跨电源域电路部分，该跨电源域电路部分包括布置在电源焊盘SW与多个接地焊盘(如，G1、G2、G3)和二极管串(如，D1、D2)之间的ESD开关器件750。触发电路720连接在SW和G1焊盘之间，并且连接至ESD开关器件750的栅极，以升高栅极电压。通常，根据SW和G1焊盘之间的电势差来选择触发电路720的触发电压。即，当在G1与SW焊盘之间发生ESD事件时，相关的瞬变电压足以激活触发电路720，即，升高ESD开关器件750的栅极电压，因此触发开关器件750的沟道导通，以消耗相关的ESD能量。然而，当在G3(或者甚至是G2)与SW焊盘之间发生ESD事件时，通过二极管串(如，D1/D2)产生的分压会导致没有足够的电压使触发电路720来执行适当的栅极升压操作。

图8是示出了利用栅极耦合ESD保护方案的集成电路器件的原理图。具体地，示例性器件包括跨电源域电路部分，该跨电源域电路部分包括布置在电源焊盘SW(如，属于第一电源域)与接地焊盘G2之间的ESD开关器件850。接地焊盘G2还通过二极管串(如，D1、D2)与接地焊盘G3连接。ESD开关器件850的栅极通过接地焊盘G1和电路820而连接至VDD电源线(如，属于局部电源域)。另外，在VDD电源线与接地焊盘G3之间局部设有有源ESD钳位电路852。在ESD事件期间，有效的局部ESD器件(诸如有源ESD钳位电路852)有可能产生分压，从而使ESD电压低于触发电路820的预期的触发阈值，因此妨碍触发电路820的操作。

相比之下，栅极浮置的ESD方案在某些应用中胜过栅极接地方案。例如，在一些情况下，使用栅极接地方案的ESD保护器件会需要更高的电压(如，Vgs)。相比之下，驱动开关器件(如，NMOS器件)的栅极开路(如，至高阻态)会比将其栅极电压升高至足以触发沟道导通的高电平更容易实现。当开关器件的栅极浮离于电路的其余部分时，该开关器件沟道动作主要取决于ESD感应的电容(如，Cgd)电压，因此将开关的栅极触发至导电状态，以利于消耗相关的ESD能量。

图1示出了根据本发明的一些实施例的利用ESD保护电路的集成电路器件的一部分的框图。特别地，示例性集成电路器件包括：内部电路110，其输出端连接至ESD控制电路120；连接至ESD控制电路120的瞬变检测单元130；连接至ESD保护电路120的输出端的预驱动器140；以及连接至预驱动器140的输出端的ESD钳位器件150。

内部电路110通常包括尤其容易受到ESD损害且作为主要ESD保护目标的复杂电路元件。ESD钳位器件150可以是具有足够的电流传导能力的开关器件。ESD钳位器件150可以设置在第一电源域的接合焊盘(如，全局电源域的pad 1)与第一电源域的接地端(如，第一域的pad 2)之间。在一些实施例中，ESD钳位器件150可以是具有合适的沟道类型的金属氧化物半导体场效应晶体管(MOSFET)器件。ESD MOSFET器件通常包括固有地与其并联的寄生双极结型晶体管(BJT)，并且可用于在ESD电应力(stress)下为ESD瞬变提供安全的放电路径。在一些实施例中，将ESD钳位器件150设置为多指结构的n型MOSFET的形式。多指ESDMOSFET器件中的各多指结构之间的延伸区域有助于分散由ESD瞬变而突然产生的电应力，因此增加ESD保护机制的总体鲁棒性。

预驱动器140可以是连接至ESD钳位器件150并被配置为对钳位器件150提供控制的输出驱动器。例如，预驱动器140可以连接至ESD钳位器件150的栅极。特别地，预驱动器140被配置为在正常操作期间接收来自内部电路110的输出信号，并因此控制ESD钳位器件150(如，I/O晶体管)的操作，以使能去向/来自pad 1的信号。如图1所示，预驱动器140通常连接在第二电源域(如，局部电源域)的VDD焊盘与VSS焊盘之间。在一些实施例中，预驱动器140可以实施为具有相反的沟道类型的一对MOSFET器件，这对器件的漏极节点相互连接并形成连接至ESD钳位器件150的栅极的输出端。

将瞬变检测单元130与pad 1配置为容性耦合。特别地，虽然瞬变检测单元130可以不与pad 1直接物理连接，但它以这种方式配置：一旦在pad 1上发生ESD事件时，ESD瞬变电压的高幅值将引起pad 1与瞬变检测单元130之间的容性耦合。因此，瞬变检测单元130对正常操作条件下的电路的总体操作产生最小的影响。然而，在ESD应力下，ESD瞬变电压用作隔离IC中的一个或多个焊盘的暂态电源，而其他焊盘保持浮置或接地。由于其他焊盘接地，所以当ESD用作电源(通常在随机选择的焊盘处)时，保护机制以与其在正常操作期间不同的方式而动作。特别地，当发生ESD事件时，与pad 1的容性耦合能够向瞬变检测单元130提供感应电压，反过来，该感应电压又为ESD保护机制的操作供电。一旦检测到ESD瞬变，瞬变检测单元130向控制电路120输出指示信号，以触发ESD保护机制的后续操作。

ESD控制电路120连接在内部IC 110与预驱动器140之间。控制电路120还被配置为接收来自瞬变检测单元130的输出。ESD控制电路120可包括被配置为使预驱动器140在ESD钳位器件150的栅极处输出高阻态的电路，其中，当检测到ESD应力条件时，响应于瞬变检测单元130的输出，上述预驱动器140才在ESD钳位器件150的栅极处输出高阻态，从而将ESD钳位器件150的栅极与电路的剩余部分断开(浮置)(如，将ESD钳位器件150的栅极与局部电源域的VDD/VSS焊盘断开)。根据模拟，栅极浮置ESD方案在某些应用中，尤其对于全硅化大开关NMOS器件来说优于栅极接地方案。例如，在一些情况下，对于使用栅极接地方案的ESD保护器件来说，需要大于3V的电压Vgs。相反，在本发明中，驱动开关器件(如，NMOS器件)的栅极开路(如，高阻态)比将其栅极电压升高至足以触发沟道导通的高电平更容易实现。当开关器件的栅极浮离于电路的剩余部分时，该开关器件的沟道动作主要取决于ESD感应的电容(如，Cgd)电压，从而将开关器件的栅极触发至导通状态，以利于相关的ESD能量的消耗。

图2是示出了根据本发明的实施例的利用ESD保护电路的集成电路器件的一部分的原理图。特别地，示例性集成电路器件包括：内部电路210，其输出端连接至ESD控制电路220的输入端；连接至ESD控制电路220的另一输入端的瞬变检测单元230；预驱动器240，其输入端连接至ESD控制电路220的输出端；以及ESD钳位器件250，其输入端连接至预驱动器240的输出端。

内部电路210通常包括特别容易受到ESD损害且作为主要ESD保护目标的复杂电路元件。ESD钳位器件250设置在第一电源域(如，全局电源域)的接合焊盘(如，pad 1，通过节点n3)与接地焊盘(如，pad 2)之间。ESD钳位器件250可以是具有足够的电流传导能力的开关器件。在一些实施例中，ESD钳位器件250是具有合适的沟道类型的金属氧化物半导体场效应晶体管(MOSFET)器件。ESD MOSFET器件通常包括固有地与其并联的寄生双极结型晶体管(BJT)，并且可用于在ESD应力下为ESD瞬变提供安全的放电路径。在一些实施例中，ESD钳位器件250设置为多指结构的n型MOSFET的形式。

预驱动器240可以是连接至ESD钳位器件250的栅极节点的输出驱动器。将预驱动器240配置为在正常操作期间接收来自内部电路210的输出信号，并因此控制ESD钳位器件250(如，I/O晶体管)的操作，以使能去向/来自pad 1的信号。特别地，预驱动器240包括连接在第二电源域(如，局部电源域)的VDD焊盘与VSS焊盘之间的第一开关器件242和第二开关器件244。在一些实施例中，第一和第二开关器件242/244可以实施为具有相反的沟道类型的一对MOSFET器件，该对器件的栅极分别连接至内部电路210和ESD控制电路220并通过内部电路210和ESD控制电路220来选择性地控制，而该对器件的漏极节点相互连接并形成至ESD钳位器件250的栅极的输出端。

瞬变检测单元230被布置为与pad 1容性耦合。本实例的瞬变检测单元230包括分别与第一电源域的pad 1容性耦合的第一瞬变检测电路232和第二瞬变电路234。物理地，第一瞬变检测电路232连接在ESD钳位器件250的栅极(如，通过节点n1)与第二电源域的VSS焊盘之间。另外，第一瞬变检测电路232提供至ESD控制电路220(如，至ESD控制电路220的第一逻辑或门222的第一输入端)的输出。另一方面，第二瞬变检测电路234连接在第二电源域的VDD(如，通过节点n2)与VSS焊盘之间，并且同样地被配置为提供至ESD控制电路220(如，至第一逻辑或门222的第二输入端)的输出。虽然瞬变检测电路232、234可以不与pad 1直接物理连接，但它以这种方式配置：当pad 1上发生ESD事件时，ESD瞬变的浪涌幅值将引起瞬变检测电路232、234与pad 1之间的容性耦合。因此，由于正常操作期间位于相应的接合焊盘(如，SW/COM、VDD/VSS)处的电压电平没有高到足以激活瞬变检测单元230，所以瞬变检测电路232/234在正常的操作条件下对电路的总体操作产生最小的影响。然而，在ESD应力下，与pad 1的容性耦合能够向瞬变检测电路232/234提供感应电压，该感应电压转而又对ESD保护机制的操作供电。当检测到ESD瞬变时，瞬变检测电路232/234分别向控制电路220输出指示信号，以触发ESD保护机制的后续操作。

控制电路220连接在内部电路210与预驱动器240之间。而且，将控制电路220配置为接收来自瞬变检测电路232/234的输出。ESD控制电路220包括被配置为控制预驱动器240在ESD钳位器件250的栅极处输出高阻态的电路，其中，当检测到ESD应力时，响应于瞬变检测单元230的输出，上述预驱动器240才在ESD钳位器件250的栅极处输出高阻态，从而使ESD钳位器件250的栅极浮离于电路的剩余部分(如，使ESD钳位器件250的栅极与局部电源域的VSS/VDD焊盘断开)。特别地，本实例的ESD控制电路220包括第一逻辑或门222，该第一逻辑或门222的输入端分别连接至第一和第二瞬变检测电路232、234，以接收第一和第二瞬变检测电路232、234所生成的输出信号。另外，逻辑非门224设置在ESD控制电路220中，逻辑非门224的输入端连接至第一逻辑或门222的输出端。控制电路220还包括第二逻辑或门226和逻辑与门228，第二逻辑或门226和逻辑与门228的输出端分别连接至预驱动器240。特别地，逻辑或门和逻辑与门226/228的输出端可分别连接至预驱动器240的第一和第二开关器件242、244的栅极。另一方面，第二逻辑或门226的输入端分别连接至内部电路210的输出端和逻辑非门224的输出端，而逻辑与门228的输入端分别连接至内部电路210的输出端和第一逻辑或门222的输出端。

图3是示出了根据本发明的实施例的在正常操作条件期间利用ESD保护电路的集成电路器件的一部分的原理图。本实例的总体布置基本类似于前述实施例，并且使用基本相同的标号来描述类似的元件。然而，如图3所示，本实例中的第一和第二瞬变检测电路232、234分别通过阻性元件R1/R2和容性元件C1/C2来实施。另外，预驱动器240通过连接在第二电源域的VDD与VSS焊盘之间的p沟道MOSFET器件PS1和n沟道MOSFET器件NS1来实施。特别地，第一瞬变检测电路232的输出端连接至第一逻辑或门222的一个输入端。类似地，第二瞬变检测电路234的输出端连接至第一逻辑或门222的另一个输入端。另一方面，p沟道MOSFET器件PS1的栅极连接至第二逻辑或门226的输出端，而n沟道MOSFET器件NS1的栅极连接至逻辑与门228的输出端。

在正常操作期间，将相应的接合焊盘(如，SW/COM、VDD/VSS)处的电压电平调节(moderate)在指定的工作范围内。集成电路器件工作的工作电压范围通常不足以高到激活瞬变检测电路232/234。例如，将示例性瞬变检测电路232/234配置为输出指示信号，该指示信号代表与输入信号的频率基本成反比的阻态(由于瞬变检测电路的阻抗通常符合关系式Z＝1/(iwC)，其中Z表示阻抗，w表示信号频率，以及C表示电容)。由于正常操作期间从VDD至第二瞬变检测电路234的信号通常包括低频率，所以第二瞬变检测电路234在正常操作条件下通常处于高阻态，因此向第一逻辑或门222的一个输入端输出高状态指示信号(如，表示值“1”的信号)。

向第一逻辑或门222输入高状态指示信号(如，值“1”)保证无论第一逻辑或门222的另一个输入端的值(如，来自第一瞬变检测电路232的输出端)如何，都从第一逻辑或门222输出高状态指示信号。将第一逻辑或门222的输出分别提供给逻辑非门224的输入端和逻辑与门228的输入端。因此，逻辑与门228的一个输入端接收高状态指示信号(如，值“1”)。另一方面，从第一逻辑或门222至逻辑非门224的高状态信号的输入产生向第二逻辑或门226的输入端输出低状态信号(如，值“0”)。

同时，将内部电路210的输出分别提供给第二逻辑或门226和逻辑与门228的第二输入端。由于第二逻辑或门226的一个输入端接收低状态信号(如，“0”)以及逻辑与门228的一个输入端接收高状态信号(如，“1”)，所以预驱动器240的p沟道和n沟道MOSFET器件PS1/NS1的开关动作因此主要通过内部电路210的输出来确定。例如，如果内部电路210输出高状态信号，则第二逻辑门226将在其一个输入端处接收来自逻辑非门224的低状态信号，而在其另一个输入端处接收来自内部电路210的高状态信号，从而为p沟道MOSFET器件PS1的栅极生成高状态信号。相反，如果内部电路210输出低状态信号，则第二逻辑门226将分别在每个输入端处接收低状态信号，从而根据内部电路210的输出生成低状态信号。类似地，以类似方式通过内部电路210的输出来控制逻辑与门228的输出。

因此，在正常操作模式中，通过内电路210的控制信号相应地指示ESD钳位器件250的动作。因此，实际上，在集成电路器件的正常操作期间，ESD控制电路停用并进入休眠模式，因此对总体电路工作产生最小的影响。

图4是示出了根据本发明的实施例的在ESD应力下利用ESD保护电路的集成电路器件的一部分的原理图。当在第一电源域的pad 1处发生ESD事件时，ESD瞬变的冲击幅值将引起节点n1与n3之间(pad 1与ESD钳位器件250的栅极之间)的容性耦合以及节点n2与n3之间(VDD焊盘与pad 1之间)的容性耦合。作为上述节点之间的容性耦合的结果，在上述节点之间生成耦合电压以驱动ESD保护电路的操作。

具体地，由于瞬变检测电路232/234的阻抗与输入信号的频率成反比，所以与ESD瞬变相关的高频信号将使得瞬变检测电路232/234分别向第一逻辑或门222的输入端输出低状态指示信号(如，表示值“0”的信号)。向第一逻辑或门222的输入端输入低状态指示信号使得在第一逻辑或门222的输出端处生成低状态信号(如，“0”)。将第一逻辑或门222的输出分别提供给逻辑非门224的输入端和逻辑与门228的输入端。因此，逻辑与门228在其一个输入端处接收低状态指示信号。另一方面，从第一逻辑或门222向逻辑非门224输入的低状态信号为第二逻辑或门226的输入端产生了高状态信号(如，“1”)的输出。

由于第二逻辑或门226的一个输入端接收高状态信号(如，“1”)以及逻辑与门228的一个输入端接收低状态信号(如，“0”)，所以p沟道和n沟道MOSFET器件PS1/NS1的开关动作将通过ESD控制电路来控制。例如，不管来自内部电路210的输出信号如何，第二逻辑或门226(在其一个输入端处接收来自逻辑非门224的高状态信号)的输出将向p沟道MOSFET器件PS1的栅极输出高状态信号。同样地，不管来自内部电路210的输出信号如何，逻辑与门228(其接收来自第一逻辑或门222的低状态信号)的输出将向n沟道NMOSFET器件NS1的栅极输出低状态信号。而且，可以在集成电路没有工作的同时发生上述ESD事件，因此在这种情况下，内部电路210的输出通常为低状态。

响应于来自第二逻辑或门226的高状态信号，p沟道MOSFET器件PS1的栅极截止(等效于PS1处断开开关)。类似地，响应于来自逻辑与门228的低状态信号，n沟道MOSFET器件NS1的栅极截止(等效于NS1处断开开关)。PS1和NS1开关的断开使得预驱动器240输出高阻态。因此，预驱动器240断开从VDD/VSS焊盘至ESD钳位器件250的栅极的电路连接，从而使ESD钳位器件浮离于电路的其余部分(如，浮离于第二电源域的VDD/VSS焊盘)。由于NMOS开关器件的栅极浮离于电路的其余部分，所以NMOS开关器件的沟道动作变得主要取决于感应的容性(如，Cgd)电压，因此将NMOS开关的栅极触发为导电状态，以利于相关的ESD能量的消耗，而不是通过VDD焊盘升高栅极电压。

图5是示出了根据本发明的一些实施例的利用ESD保护方案的集成电路器件的一部分的原理图。具体地，图5示出了在PMOS拉高方案中根据本发明实施现ESD保护电路的栅极浮置机制。

特别地，本实例的集成电路器件包括：第一电路部分501a，该第一电路部分设置有包括上拉器件(如，p型ESD钳位器件550a)的上拉路径；以及第二电路部分501b，该第二电路部分利用前述实例中讨论的容性耦合方案。具体地，第一电源域(如，全局域)的pad 1分别连接至p型ESD钳位器件550a和n型ESD钳位器件550b的漏极节点。p型ESD钳位器件550a的源极节点连接至第二电源域的VDD 1焊盘处的节点n2a(形成上拉路径)，并且p型ESD钳位器件550a的栅极节点连接至第一预驱动器540a的输出端。因此，在本示例性电路中，p型ESD钳位器件550a用作上拉器件。同样地，n型ESD钳位器件550b的源极节点连接至第一电源域的接地焊盘(如，pad 2)，而n型ESD钳位器件550b的栅极连接至第二预驱动器540b的输出端。

第一和第二预驱动器540a/540b的每一个都分别包括一对开关器件(如，开关器件542a/544a和542b/544b)。第一预驱动器540a的开关器件542a和544a连接在第二电源域的焊盘VSS 1与VDD 1之间，而第二预驱动器540b的开关器件542b和544b连接在第三电源域的焊盘VDD 2与VSS 2之间。根据应用，VDD 1/VSS 1焊盘和VDD 2/VSS 2焊盘可以属于相同或不同的电源域。开关器件542a/544a(以及542b/544b)可以是具有相反的导电类型的开关器件(如，n型MOSFET和p型MOSFET)。

第一瞬变检测单元530a设置在第一电路部分501a中。第一瞬变检测单元530a包括第一瞬变检测电路532a和第二瞬变检测电路534a。具体地，第一瞬变检测电路532a设置在第一ESD钳位器件550a的栅极与VSS 1焊盘之间。第二瞬变检测电路534a设置在VDD 1焊盘与VSS 1焊盘之间。将瞬变检测电路532a/534a的每一个都配置为例如通过连接至第一ESD控制电路520a的第一逻辑或门522a的输入端来为第一电路部分501a的ESD控制电路520a(称为第一ESD控制电路520a)提供输出。

类似地，第二瞬变检测单元530b设置在第二电路部分501b中。第二瞬变检测单元530b包括第三瞬变检测单元532b和第四瞬变检测单元534b。具体地，第三瞬变检测电路532b设置在第二ESD钳位器件550b的栅极与VSS 2焊盘之间，而第四瞬变检测电路534b设置在VDD 2与VSS 2焊盘之间。而且，将第三和第四瞬变检测电路532b、534b布置为与pad 1容性耦合。将瞬变检测电路532b/534b的每一个都配置为例如通过连接至第二ESD控制电路520b的第一逻辑或门522b的输入端来为第二电路部分501b的ESD控制电路520b(称为第二ESD控制电路520b)提供输出。如前述实例所述，瞬变检测电路532a/534a的每一个都可以包括阻性元件和容性元件。

第一ESD控制电路520a连接在第一内部电路510a与第一预驱动器540a之间，并被配置为接收来自瞬变检测电路532a/534a的输出信号。第一ESD控制电路520a包括被配置为使第一预驱动器540a在第一ESD钳位器件550a的栅极处输出高阻态的电路，其中，当检测到ESD应力时，响应于瞬变检测电路532a/534a的输出，上述第一预驱动器540a在第一ESD钳位器件550a的栅极处输出高阻态，从而浮置第一ESD钳位器件550a的栅极。具体地，第一ESD控制电路520a包括第一逻辑或门522a，该第一逻辑或门522a的输入端分别连接至第一和第二瞬变检测电路532a、534a，以接收从第一和第二瞬变检测电路532a、534a生成的输出信号。第一ESD控制电路520a还包括逻辑非门524a，该逻辑非门524a的输入端连接至第一逻辑或门522a的输出端。而且，以与前述实例所述类似的布置，逻辑与门528a和第二逻辑或门526a设置在第一ESD控制电路520a中，逻辑与门528a和第二逻辑或门526a的输出端分别连接至第一预驱动器540a。特别地，第二逻辑或门526a和逻辑与门528a的输出端分别连接至第一预驱动器540a的开关器件542a、544a的输入节点。另一方面，第二逻辑或门526a的输入端分别连接至第一内部电路510a的输出端和逻辑非门524a的输出端，而逻辑与门528a的输入端分别连接至第一内部电路510a的输出端和第一逻辑或门522a的输出端。

相比之下，第二ESD控制电路520b连接在第二内部电路510b与第二预驱动器540b之间，并被配置为接收来自瞬变检测电路532b/534b的输出信号。第二ESD控制电路520b包括被配置为使第二预驱动器540b在第二ESD钳位器件550b的栅极处输出高阻态的电路，其中，当检测到ESD应力时，响应于来自瞬变检测电路532b/534b的输出，上述第二预驱动器540b才在第二ESD钳位器件550b的栅极处输出高阻态，从而浮置第二ESD钳位器件550b的栅极。具体地，本实例的第二ESD控制电路520b使用与第一ESD控制电路520a相当的布置，并包括第一逻辑或门522b，该第一逻辑或门522b的输入端分别连接至第三和第四瞬变检测电路532b、534b。第二ESD控制电路520b还包括逻辑非门524b，该逻辑非门524b的输入端连接至第一逻辑或门522b的输出端。而且，以与上述布置类似的布置，逻辑与门528b和第二逻辑或门526b设置在第二ESD控制电路520b中，逻辑与门528b和第二逻辑或门526b的输出端分别连接至第二预驱动器540b。特别地，第二逻辑或门526b和逻辑与门528b的输出端分别连接至第二预驱动器540b的开关器件542b、544b的输入节点。另一方面，第二逻辑或门526b的输入端分别连接至第二内部电路510b的输出端和逻辑非门524b的输出端，而逻辑与门528b的输入端分别连接至第二内部电路510b的输出端和第一逻辑或门522b的输出端。

该示例性集成电路器件的操作基本类似于前述实例的栅极浮置ESD保护方案，因此为了本发明的简洁不再重复。

图6是示出了根据本发明的一些实施例的利用ESD保护方案的集成电路器件的一部分的原理图。具体地，图6示出了在NMOS拉高方案中根据本发明实现ESD保护电路的栅极浮置机制。

具体地，本实例的集成电路器件包括与前述实例(如，图5的)基本相同的布置，并且与前述实例的不同之处在于使用n型ESD钳位器件650a(如，n沟道MOSFET器件)来代替p型ESD钳位器件550a。由于剩余的组件布置基本与前述实例相当，所以为了本发明的简洁而省略对应细节的重复描述。

因此，本发明的一个方面提供了一种用于内部电路的ESD保护系统。该ESD保护系统包括：连接在第一域的焊盘与地之间的ESD钳位器件；预驱动器，该预驱动器的输出端连接至ESD钳位器件的栅极；连接在预驱动器与内部电路之间的ESD控制电路；以及连接至ESD控制电路的瞬变检测单元，该瞬变检测单元被配置为从第一域的焊盘检测ESD瞬变。瞬变检测单元在检测到ESD瞬变时向控制电路输出第一信号。作为响应，控制电路使预驱动器在ESD钳位器件的栅极处输出高阻态，从而浮置该ESD钳位器件的栅极。

因此，本发明的另一方面提供了一种用于内部电路的ESD保护电路，内部电路通过连接在第二域中的预驱动器连接至连接在第一域中的ESD钳位器件。该保护电路包括：瞬变检测单元；以及连接在内部电路与预驱动器之间的ESD控制电路，该ESD控制电路被配置为接收瞬变检测单元的输出。瞬变检测单元在检测到ESD瞬变时输出第一信号。响应于第一信号，ESD控制电路使预驱动器进入高阻态，从而使ESD钳位器件与第二电源域断开。

因此，本发明的一个方面提供了一种ESD保护系统。该ESD保护系统包括：连接在第一域的焊盘与第二域的焊盘之间的上拉器件；第一预驱动器，其输出端连接至上拉器件的栅极；连接至第一预驱动器的第一ESD控制电路，该第一ESD控制电路被配置为接收来自第一内部电路的信号；连接至第一ESD控制电路的第一瞬变检测单元，该第一瞬变检测单元被配置为从第一域的焊盘检测ESD瞬变；连接在第一域的焊盘与第一域的地之间的ESD钳位器件；第二预驱动器，其输出端连接至ESD钳位器件的栅极；连接至第二预驱动器的第二ESD控制电路，该第二ESD控制电路被配置为接收来自第二内部电路的信号；以及连接至第二ESD控制电路的第二瞬变检测单元，该第二瞬变检测单元被配置为从第一域的焊盘检测ESD瞬变。第一和第二瞬变检测单元在检测到ESD瞬变时分别向第一和第二ESD控制电路输出信号。作为响应，第一和第二ESD控制电路分别使第一和第二预驱动器在上拉器件和ESD钳位器件的栅极处输出高阻态，从而浮置上拉器件和ESD钳位器件的栅极。

上面论述了多个实施例的特征使得本领域技术人员能够更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以容易地以本公开为基础设计或修改用于执行与本文所述实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员还应该意识到，这些等效结构不背离本发明的精神和范围，并且可以在不背离本发明的精神和范围的情况下做出各种变化、替换和改变。

Claims (20)

1.一种用于内部电路的ESD保护系统，包括：

ESD钳位器件，连接在第一域的第一焊盘与第二焊盘之间；

预驱动器，所述预驱动器的输出端连接至所述ESD钳位器件的栅极；

ESD控制电路，连接在所述预驱动器与所述内部电路之间；以及

瞬变检测单元，连接至所述ESD控制电路，所述瞬变检测单元被配置为从所述第一域的第一焊盘检测ESD瞬变；

其中，所述瞬变检测单元在检测到ESD瞬变时向所述ESD控制电路输出第一信号，并且所述ESD控制电路使所述预驱动器在所述ESD钳位器件的栅极处输出高阻态，从而浮置所述ESD钳位器件的栅极。

2.根据权利要求1所述的ESD保护系统，其中，所述瞬变检测单元被布置为与所述第一域的第一焊盘容性耦合。

3.根据权利要求1所述的ESD保护系统，其中，所述ESD钳位器件是MOSFET器件。

4.根据权利要求1所述的ESD保护系统，其中，所述预驱动器连接在第二域的焊盘与接地端之间。

5.根据权利要求1所述的ESD保护系统，其中，所述预驱动器包括第一开关器件和第二开关器件。

6.根据权利要求1所述的ESD保护系统，其中，所述瞬变检测单元包括第一瞬变检测电路和第二瞬变检测电路，其中，所述第一瞬变检测电路连接在所述ESD钳位器件的栅极与第二域的接地端之间，并且所述第二瞬变检测电路连接在所述第二域的焊盘与接地端之间。

7.根据权利要求6所述的ESD保护系统，其中，所述瞬变检测电路的每一个都包括阻性元件和容性元件。

8.根据权利要求6所述的ESD保护系统，其中，所述ESD控制电路包括第一逻辑或门，所述第一逻辑或门的第一输入端和第二输入端分别连接至所述第一瞬变检测电路和所述第二瞬变检测电路，以接收所述第一瞬变检测电路和所述第二瞬变检测电路生成的输出信号。

9.根据权利要求8所述的ESD保护系统，其中，所述ESD控制电路还包括逻辑非门，所述逻辑非门的输入端连接至所述第一逻辑或门的输出端。

10.根据权利要求9所述的ESD保护系统，其中，所述ESD控制电路还包括逻辑与门和第二逻辑或门，所述逻辑与门和所述第二逻辑或门的输出端连接至所述预驱动器；

其中，所述第二逻辑或门的第一输入端和第二输入端分别连接至所述内部电路的输出端和所述逻辑非门的输出端；

其中，所述逻辑与门分别连接至所述内部电路的输出端和所述第一逻辑或门的输出端。

11.一种用于内部电路的ESD保护电路，所述内部电路通过连接在第二域中的预驱动器连接至连接在第一域中的ESD钳位器件，所述ESD保护电路包括：

瞬变检测单元，所述瞬变检测单元在检测到ESD瞬变时输出第一信号；以及

ESD控制电路，连接在所述内部电路与所述预驱动器之间，其中，所述ESD控制电路被配置为接收所述瞬变检测单元的输出；

其中，响应于所述第一信号，所述ESD控制电路使所述预驱动器进入高阻态，从而使所述ESD钳位器件与第二电源域断开。

12.根据权利要求11所述的ESD保护电路，其中，所述瞬变检测单元与所述第一域的第一焊盘容性耦合。

13.根据权利要求11所述的ESD保护电路，其中，所述瞬变检测单元包括：

焊盘；

第一瞬变检测电路，连接在所述ESD钳位器件的栅极与所述第二域的接地端之间；以及

第二瞬变检测电路，连接在所述第二域的焊盘与接地端之间。

14.根据权利要求13所述的ESD保护电路，其中，所述瞬变检测电路的每一个都包括阻性元件和容性元件。

15.根据权利要求13所述的ESD保护电路，其中，所述ESD控制电路包括第一逻辑或门，所述第一逻辑或门的输入端连接至所述第一瞬变检测电路和所述第二瞬变检测电路，以接收所述第一瞬变检测电路和所述第二瞬变检测电路生成的输出信号。

16.根据权利要求15所述的ESD保护电路，其中，所述ESD控制电路还包括逻辑非门，所述逻辑非门的输入端连接至所述第一逻辑或门的输出端。

17.根据权利要求16所述的ESD保护电路，其中，所述ESD控制电路还包括逻辑与门和第二逻辑或门，所述逻辑与门和所述第二逻辑或门的输出端分别连接至所述预驱动器；

其中，所述第二逻辑或门的输入端分别连接至所述内部电路的输出端和所述逻辑非门的输出端；以及

其中，所述逻辑与门的输入端分别连接至所述内部电路的输出端和所述第一逻辑或门的输出端。

18.一种ESD保护系统，包括：

第一域，包括焊盘和接地端；

第二域，包括焊盘和接地端；

上拉器件，连接在所述第一域的焊盘与所述第二域的焊盘之间；

第一预驱动器，所述第一预驱动器的输出端连接至所述上拉器件的栅极；

第一ESD控制电路，连接至所述第一预驱动器并且被配置为接收来自第一内部电路的信号；

第一瞬变检测单元，连接至所述第一ESD控制电路，所述第一瞬变检测单元被配置为从所述第一域的焊盘检测ESD瞬变；

ESD钳位器件，连接在所述第一域的焊盘与所述第一域的接地端之间；

第二预驱动器，所述第二预驱动器的输出端连接至所述ESD钳位器件的栅极；

第二ESD控制电路，连接至所述第二预驱动器并且被配置为接收来自第二内部电路的信号；以及

第二瞬变检测单元，连接至所述第二ESD控制电路并且被配置为从所述第一域的焊盘检测ESD瞬变；

其中，所述第一瞬变检测单元和所述第二瞬变检测单元在检测到ESD瞬变时分别向所述第一ESD控制电路和所述第二ESD控制电路输出信号；和

其中，所述第一ESD控制电路和所述第二ESD控制电路分别使所述第一预驱动器和所述第二预驱动器在所述上拉器件和所述ESD钳位器件的栅极处输出高阻态，从而浮置所述上拉器件的栅极和所述ESD钳位器件的栅极。

19.根据权利要求18所述的ESD保护系统，其中，所述上拉器件是MOSFET器件。

20.根据权利要求18所述的ESD保护系统，其中，所述第二瞬变检测单元与所述第一域的焊盘容性耦合。