CN100481440C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN100481440C
CN100481440C CNB2005100717015A CN200510071701A CN100481440C CN 100481440 C CN100481440 C CN 100481440C CN B2005100717015 A CNB2005100717015 A CN B2005100717015A CN 200510071701 A CN200510071701 A CN 200510071701A CN 100481440 C CN100481440 C CN 100481440C
Authority
CN
China
Prior art keywords
voltage
terminal part
semiconductor device
circuit
break
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100717015A
Other languages
English (en)
Other versions
CN1677672A (zh
Inventor
茂业敏彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1677672A publication Critical patent/CN1677672A/zh
Application granted granted Critical
Publication of CN100481440C publication Critical patent/CN100481440C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

一种半导体器件，包括：包括晶体管的第一电路；用于连接第一电路和施加有预定电压的第二电路的端子部分；在端子部分和正电源之间串联的多个第一保护部件；和在端子部分和负电源之间串联的多个第二保护部件。

Description

半导体器件
技术领域
本发明涉及一种包括保护电路的半导体器件。
背景技术
该非临时的申请根据35U.S.C &119(a)要求在2004年3月31日在日本的专利申请No.2004-108022的优先权，这里引入其整个内容作为参考。
在形成半导体集成电路的半导体器件中，为了保护内部电路从外部施加到半导体器件的电压、或者流入/来自与半导体器件的连接的电路的电流的影响，保护电路被连接到内部电路的输出端子OUT。
例如，在MOS LSI中，输出端子部分通常被连接到互补MOS晶体管的漏极。由于内部电路的阻抗较高，当它被安装到电路板之前存储MOS LSI时、或者当它被装配时，由于施加到输出端子部分的冲击电压，包括在MOS LSI中的晶体管就会不合需要地被毁坏，并且会导致不能恢复的失效。为了提高晶体管的耐电压，可以考虑延伸晶体管的栅极长度的方法。然而，当使用这样的方法时，不得不增加半导体器件的面积。因此，这种方法并不是很实际。
因此，将具有静电放电(ESD)保护功能的保护电路连接到这样的输出端子部分(见日本平公开号Nos.4-354158和3-120751)。图5示出了包括这样的保护电路的半导体器件500。
在半导体器件500中，输出电路501和输出端子部分OUT通过保护电阻R相互连接。在输出端子部分OUT和电源VDD之间，提供有PN结二极管D51。在输出端子部分OUT和地GND之间，提供有PN结二极管D52。这里，当大于电源VDD电压的正电压(正电势噪声)施加到输出端子部分OUT上时，二极管D51导通且正电势噪声被吸收到电源VDD中(即放电)。当具有绝对值大于在地GND电压的绝对值的负电压(负电势噪声)施加到输出端子部分OUT上时，二极管D52导电并且负电势噪声被地GND吸收。以这样的一种方式，二极管D51和D52起到保护电路的作用。
图6示出了半导体器件600作为包括保护电路的半导体器件的示例。输出电路601和输出端子部分OUT通过保护电阻R相互连接。在输出端子部分OUT和地GND之间，提供有穿通器件P61。在电源VDD和地GND之间，提供有穿通器件P62。穿通器件P61和P62起到保护电路的作用。
图7示出了穿通器件P61和P62的等效电路图。图8示出了穿通器件P61和P62的截面图。如图8中所示，穿通器件P61和P62包括：P衬底81，P+区82，和N+区83和84。栅极氧化物电容Csub添加在集电区C和基区B之间。P扩散电阻Rsub添加在基区B和发射区E之间。
当大于电源VDD电压的正电压(正电势噪声)施加到输出端子部分OUT上时，正电势噪声就被施加到穿通器件P61的正极85，并且穿通现象就在集电区C和基区B之间产生。正电势噪声到达穿通器件P61的负极86(GND)，然后通过处于正向偏置状态的穿通器件P62被吸收到电源VDD。当具有绝对值大于地GND电压的绝对值的负电压(负电势噪声)施加到输出端子部分OUT上时，负电势噪声就通过处于正向偏置状态的穿通器件P61被吸收到地GND。
半导体器件也可以包括通过从外部施加等于或高于内部晶体管耐压的电源电压而启动(actuate)的输出缓冲电路(见日本专利公开No.2000-278112)。
通常，在图5和6中所示出的保护电路中，在二极管D51和D52的反向耐压BVceo和穿通器件P61和P62之间的关系，电源VDD的电压必须满足下面的表达式(1)：
电源电压≤BVceo.............(1)
然而，在通过从外部施加等于或高于内部晶体管的耐压(等于BVceo的电压)的电源电压而启动(actuate)的输出缓冲电路中，输出端子部分OUT就会根据外部电源电压而摆动。因此，当在这样的输出缓冲电路中提供保护电路时，保护电路的耐压必须等于或者高于外部电源电压。
发明内容
根据本发明的一个方面，提供一种半导体器件，该半导体器件包括：第一电路，其是包括晶体管的输出缓冲电路；用于连接第一电路和施加有预定电压的第二电路的端子部分；在端子部分和正电源之间并以从端子部分到正电源的正向串联连接的多个第一保护部件；和多个在端子部分和负电源之间并以从负电源到端子部分的正向串联连接的第二保护部分，其中多个第一保护部件和多个第二保护部件分别是二极管。
在本发明的一个实施例中，预定电压是这样的电压，当它施加到晶体管时，在晶体管的一末端处的电势和在另一末端处的电势之间的电势差变得大于晶体管的耐压。
在本发明的一个实施例中，多个第一保护部件和多个第二保护部件的耐压等于或者高于晶体管的耐压。
在本发明的另一个方面，提供一种半导体器件，该半导体器件包括：包括晶体管的第一电路；用于连接第一电路和施加了预定电压的第二电路的端子部分；在正电源和负电源之一和施加有第一电压的电压应用部件之间串联的多个第一保护部件；和在电压应用部件和端子部分之间串联的多个第二保护部件，其中，多个第一保护部件和多个第二保护部件分别是穿通器件。
在本发明的一个实施例中，电压应用部件是正电源和负电源中的另一个。
在本发明的一个实施例中，预定电压是这样的电压，当它施加到晶体管上时，在晶体管的一个末端处的电势和另一个末端处的电势的电势差变得比晶体管的耐压更大。
在本发明的一个实施例中，多个第一保护部件和多个第二保护部件的耐压等于或高于晶体管的耐压。
在本发明的一个实施例中，第一电路是输出缓冲电路。
根据本发明的半导体器件包括：多个在端子部分和正电源之间串联的第一保护部件；和在端子部分和负电源之间串联的多个第二保护部件。即使当从外部施加等于或者高于晶体管的耐压的电压时，此特性使得在电路中的晶体管受到保护。由于串联连接多个第一保护部件，并且也串联连接多个第二保护部件，即使当等于或高于一个保护部件的耐压的电压施加到端子部分时，保护部件仍具有足够的保护功能。
并且，根据本发明的半导体器件包括：在正电源和负电源之一和施加有第一电压的电压应用部件之间串联的多个第一保护部件；和在电压应用部件和端子部分之间串联的多个第二保护部件。即使当等于或者大于晶体管的耐压的电压从外部施加时，此特性使得在电路中的晶体管仍会受到保护。由于串联连接多个第一保护部件，也串联连接多个第二保护部件，即使当等于或者高于一个保护部件的耐压的电压施加到端子部分时，保护部件仍然具有足够的保护功能。
因此，即使当从外部施加等于或者高于晶体管的耐压的电压时，在此描述的本发明具有就能够提供包含可保护晶体管的保护电路的半导体器件的优点。
对于本领域的技术人员，在阅读和理解下面的参考附图的详细描述后，将会更加清楚本发明的这些和其它优点。
附图说明
图1示出了根据本发明的实施例1的半导体器件。
图2示出了本发明的实施例1中的输出缓冲电路。
图3A示出了将输入到输入端子部分IN的信号的电压。
图3B示出了从输出端子部分OUT输出的信号的电压。
图4示出了根据本发明的实施例2的半导体器件。
图5示出了包括保护电路的半导体器件。
图6示出了包括保护电路的半导体器件的另一例子。
图7示出了穿通器件的等效电路图。
图8示出了穿通器件的截面图。
具体实施方式
(实施例1)
图1示出了根据本发明的实施例1的半导体器件100。
半导体器件100包括：输出缓冲电路200，输入端子部分IN，输出端子部分OUT，和多个二极管D1-D4。
输出缓冲电路200通过保护电阻R和输出端子部分OUT被连接到外部电路250。二极管D1和D2串联，并正向(forward direction)连接在输出端子部分OUT和正电源VGH之间。二极管D3和D4串联并正向连接在负电源VGL和输出端子部分OUT之间。
例如二极管D1—D4是PN结二极管，并起到用于保护晶体管不受正电势噪声和负电势噪声的影响。在这个实施例中，多个保护部件集体称作保护电路。
外部电路250通过施加预定电压被激活。在这个例子中，预定电压是这样的电压，当预定电压施加到在输出缓冲电路200中包含的晶体管(例如，晶体管NM1或PM2)上时，在晶体管一个末端(例如源电极)的电势和在另一末端(例如漏电极)的电势之间的电势差变得比晶体管的耐压更高。如本节中所述，等于或者高于晶体管的耐压的电压指这样一种电压，当电压施加到晶体管上时，在晶体管的一端和另一端的电势差变得比晶体管的耐压更高。
二极管D1的阳极连接到输出端子部分OUT。二极管D1的阴极连接到二极管D2的阳极。二极管D2的阴极连接到正电源VGH。二极管D3的阳极连接到负电源VGL。二极管D3的阴极连接到二极管D4的阳极。二极管D4的阴极连接到输出端子部分OUT。
图2示出了输出缓冲电路200。输出缓冲电路200通过从外部施加等于或高于内部晶体管的耐压的电源电压激活。输出缓冲电路200包括：反相器201和202，电平移相器203和204，N型晶体管NM1至NM3，和P型晶体管PM1至PM3。在这个例子中，逻辑电源VDD的电压是3V，正电源VGH的电压是+15V，负电源VGL的电压是-15V，且GND电压是0V。
图3A示出了将输入到输入端子部分IN的信号的电压。图3B示出了从输出端子部分OUT输出的信号的电压。对于输入端子部分IN，将具有如图3A中所示的放大的3V的信号从前级逻辑电路(未示出)输入。
当在输入端子部分IN处的电压是GND电压(OV)时，在节点2和4处的电压变为3V，在节点3处的电压变为+15V，和在节点5处的电压变为3V。在这样的状态下，晶体管PM1，PM2和PMM3都不导通。晶体管NM1，NM2和NM3导通。从外部端子部分OUT输出如图3B所示指示-15V的信号。
当在输入端子部分IN处的电压为3V时，在节点2、3和4处的电压变成GND电压(0V)，在节点5处的电压变成—15V。在这样的状态下，晶体管NM1，NM2和NM3不导通。晶体管PM1，PM2和PM3导通。从外部端子部分OUT输出如图3B中所示指示+15V的信号。
现在，串联的晶体管NM1和NM2被认为是一个组。当在输出端子部分OUT的电压是+15V时，30V的最大电压(即，电源电压VGH—电源VGL电压)可以施加到串连晶体管的两个末端。这样，如果晶体管PM1和PM2具有相同的晶体管尺寸，晶体管NM2和NM2具有相同的晶体管尺寸，那么一个晶体管所需要的耐受电压就变为(VGH-VGL)/2＝15V。
例如，假定正电源VGH电压为+15V，负电源VGL的电压为-15V，并且在如图1所示的半导体器件100中，所有的二极管D1至D4的耐压都为20V。当输出端子部分OUT的电压为+15V时，就将最大值30V的电压施加到串连连接的二极管D3和D4上。然而，横跨一个二极管的电压为15V。这满足了上述的表达式(1)。当输出端子部分OUT的电压为-15V时，将最大值30V的电压施加到串联连接的二极管D1和D2。在这种情况下，横跨一个二极管的电压也是15V。这样也满足表达式(1)，因此就不会存在问题。当正电压(正电势噪声)的涌动电势施加到外部端子部分OUT时，二极管D1和D2就导通，且正电势噪声被吸收到电源VGH。当负电压(负电势噪声)的涌动电势施加到输出端子部分OUT时，二极管D3和D4导通，且负电势噪声被吸收到电源VGL。二极管D1至D4可以分别具有等于或者高于在输出缓冲电路200中的晶体管耐压的耐压，所以它们能耐受更强的噪声。
如上所述，根据本发明的实施例1的半导体器件100包括：在输出端子部分OUT和正电源VGH之间串联的多个二极管D1和D2；和在输出端子部分OUT和负电源VGL之间串联的多个二极管D3和D4。即使当等于或者高于在输出缓冲电路200中的晶体管的耐压的电压从外部施加到输出端子部分OUT时，这个特征使得在输出缓冲电路200中的晶体管受到保护而不受电压的影响。由于二极管D1和D2串联连接，并且D3和D4也串联连接，，因此即使当等于或者高于一个二极管的耐压的电压从外部施加到输出端子部分OUT时，二极管能充分地起到保护部分的作用。
【实施例2】
图4示出了根据本发明的实施例2的半导体器件400。
半导体器件400包括输出缓冲电路200，输入端子部分IN，输出端子部分OUT，和穿通器件P1至P4。与在图1中所示的半导体器件100中包含的部件相同的在半导体器件400中包含的部件用相同的参考数字表示，并省略它的描述。
在本发明的实施例2中，输出缓冲电路200也通过保护电阻R和输出端子部分OUT连接到外部电路250(图1)。
在正电源VGH和负电源VGL之间的穿通器件P1和P2串联连接。在负电源VGL和输出端子部分OUT之间的穿通器件P3和P4串联连接。负电源VGL用作其上施加有负电压的电压应用部件(voltage application section)。穿通器件P1至P4的结构与图8中所示的穿通器件P61和P62的结构类似。
穿通器件P1至P4用作用于保护晶体管不受正电势噪声和负电势噪声影响的保护部件。在这个实施例中，多个保护部件集中称作保护电路。
要施加到外部电路250的预定电压是这样的电压，当预定电压施加到包括在外部缓冲电路200中的晶体管(例如，晶体管NM1或PM2)上时，在晶体管的一个末端(例如源电极)处的电势和在另一末端(例如漏电极)处的电势之间的电势差变得比晶体管的耐压更大。
穿通器件P1的正极连接到正电源VGH，穿通器件P1的负极连接到地GND(第一中点电势)。穿通器件P2的正极连接到地GND，穿通器件P2的负极连接到负电源VGL。穿通器件P3的正极连接到输出端子部分OUT，穿通器件P3的负极连接到穿通器件P4的正极和节点1(第二中点电势)。穿通器件P4的负极连接到负电源VGL。
例如，假定正电源VGH为+15V，负电源VGL的电压为-15V，地GND的电压为0V，以及所有穿通器件P1至P4的耐压为20V。在这个实施例中，横跨穿通器件P1至P4的电压恒定并且为15V。当输出端子部分OUT的电压为+15V时，最大值30V的电压就被施加到串联连接的穿通器件P3和P4，但是横跨在一个穿通器件上的电压为15V。这样就满足上述表达式(1)。当高于正电源VGH的电压的正电压(正电势噪声)施加到外部输出部分OUT时，正电势噪声穿过发生穿通现象的穿通器件P3和P4并到达负电源VGL。然后，正电势噪声穿过在正向偏压状态的穿通器件P2和P1，并且被吸收到电源VGH。可选择地，正电势噪声从发生穿通现象的穿通器件P3，穿过晶体管NM1，PM2和PM1，并被吸收到正电源VGH。
当具有大于负电源VGL的电压绝对值的绝对值的负电压(负电势噪声)施加到输出端子部分OUT时，负电势噪声就穿过在正偏状态下的穿通器件P4和P3，并被吸收到电源VGL。穿通器件P1至P4可以分别具有等于或者高于在输出缓冲电路200中的晶体管的耐压的耐压，以使得它们能承受更强的噪声。
如上所述，根据本发明的实施例2的半导体器件400包括：在正电源VGH和电源应用部件(在这个实施例中，施加有负电压的负电源VGL)之间串联的多个穿通器件P1和P2；和在电压应用部件和输出端子部分OUT之间串联的多个穿通器件P3和P4。这个特征使得即使当等于或高于在输出缓冲电路200中的晶体管的耐压的电压从外部施加到输出端子部件OUT时，在输出缓冲电路200中的晶体管被保护而不受电压的影响。由于穿通器件P1和P2串联连接，且穿通器件P3和P4也是串联连接，因此即使当等于和高于一个穿通器件的耐压的电压从外部施加到输出端子部件OUT时，穿通器件能充分的作为保护部件工作。
在本发明的实施例2中，将正电源VGH和负电源VGL连接到穿通器件P1和P2，并且P4可以被替换。在这样的情况下，穿通器件的性能(例如，在穿通器件中包含的区的类型(P型，N型)，电极的极性，等等)可以适当地调整以符合电源中的变化。
在本发明中，保护部件的电路并不局限于输出缓冲电路，也可以是另一种电路。
并且，在本发明中，附加保护部件可以按需要连接到输入端子部分。
此外，本发明的半导体器件可以被移植到一个半导体芯片上，或者可以在多个半导体芯片上进行分离并进行移植。
根据本发明的半导体器件包括：在端子部分和正电源之间串联的多个第一保护部件；和在端子部分和负电源之间串联的多个第二保护部件。即使当等于或者高于晶体管的耐压的电压从外部施加时，这个性能也会使在电路中的晶体管受到保护。由于多个第一保护部件串联连接，且多个第二保护部件也串联连接，因此即使当等于或者高于一个保护部件的耐压的电压施加到端子部分时，保护部件具有足够的保护功能。
并且，根据本发明的半导体器件包括：在正电源和负电源之一和施加有第一电压的电压应用部件之间串联的多个第一保护部件；和在电压应用部件和端子部分之间串联的多个第二保护部件。即使当等于或者高于晶体管的耐压的电压从外部施加时，这个性能能够使在电路中的晶体管受到保护。由于多个第一保护部件串联连接且多个第二保护部件也串联连接，因此即使当等于或者高于一个保护部件的耐压的电压施加到端子部分时，保护部件也会具有足够的保护功能。
如上所述，本发明在包括保护部件的半导体器件领域中尤其有用。
在不脱离本发明的范围和精神的情况下，多种其它修改对于本领域的技术人员是显而易见的。因此，并不表示附加的权利要求的范围局限于在此提出的描述，而应当宽泛地解释权利要求。

Claims (5)

1.一种半导体器件，包括：
包括晶体管的第一电路；
用于连接第一电路和施加有预定电压的第二电路的端子部分；
在正电源和负电源之一和施加有第一电压的电压应用部件之间串联的多个第一保护部件；和
在电压应用部件和端子部分之间串联的多个第二保护部件，
其中，多个第一保护部件和多个第二保护部件分别是穿通器件，并且
连接所述串联的多个第一保护部件中的两个的节点被连接到地。
2.根据权利要求1的半导体器件，其中电压应用部件是正电源和负电源中的另一个。
3.根据权利要求1的半导体器件，其中预定电压是这样的电压，当它施加到晶体管时，在晶体管的一个末端处的电势和另一个末端的电势之间的电势差变得比晶体管的耐压更大。
4.根据权利要求1的半导体器件，其中多个第一保护部件和多个第二保护部件的耐压等于或者高于晶体管的耐压。
5.根据权利要求1的半导体器件，其中第一电路是输出缓冲电路。
CNB2005100717015A 2004-03-31 2005-03-31 半导体器件 Expired - Fee Related CN100481440C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004108022A JP4114751B2 (ja) 2004-03-31 2004-03-31 半導体装置
JP108022/2004 2004-03-31
JP108022/04 2004-03-31

Publications (2)

Publication Number Publication Date
CN1677672A CN1677672A (zh) 2005-10-05
CN100481440C true CN100481440C (zh) 2009-04-22

Family

ID=35050076

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100717015A Expired - Fee Related CN100481440C (zh) 2004-03-31 2005-03-31 半导体器件

Country Status (5)

Country Link
US (1) US20050219778A1 (zh)
JP (1) JP4114751B2 (zh)
KR (1) KR100713749B1 (zh)
CN (1) CN100481440C (zh)
TW (1) TWI266390B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4987292B2 (ja) * 2005-12-20 2012-07-25 ティーピーオー、ホンコン、ホールディング、リミテッド 回路装置
DE602007012341D1 (de) * 2006-04-12 2011-03-17 Nxp Bv Elektronische schaltung
KR101036208B1 (ko) * 2008-12-24 2011-05-20 매그나칩 반도체 유한회사 정전기 방전 보호회로
EP2278712A1 (fr) * 2009-07-01 2011-01-26 STMicroelectronics (Rousset) SAS Circuit intégré comprenant un circuit tampon haute tension large bande
US8941958B2 (en) * 2011-04-22 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11799482B2 (en) * 2020-06-29 2023-10-24 SK Hynix Inc. Interface circuit and semiconductor output circuit device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721658A (en) * 1996-04-01 1998-02-24 Micron Technology, Inc. Input/output electrostatic discharge protection for devices with multiple individual power groups
TW463362B (en) * 1999-01-19 2001-11-11 Seiko Epson Corp Electrostatic protection circuit and semiconductor integrated circuit using the same
US6400541B1 (en) * 1999-10-27 2002-06-04 Analog Devices, Inc. Circuit for protection of differential inputs against electrostatic discharge
JP4037029B2 (ja) * 2000-02-21 2008-01-23 株式会社ルネサステクノロジ 半導体集積回路装置
US6671153B1 (en) * 2000-09-11 2003-12-30 Taiwan Semiconductor Manufacturing Company Low-leakage diode string for use in the power-rail ESD clamp circuits
JP3956612B2 (ja) * 2000-11-24 2007-08-08 住友電装株式会社 電界効果トランジスタの保護回路
EP1217662A1 (en) * 2000-12-21 2002-06-26 Universite Catholique De Louvain Ultra-low power basic blocks and their uses
KR100390155B1 (ko) * 2000-12-30 2003-07-04 주식회사 하이닉스반도체 Ｅｓｄ 보호회로
US6894324B2 (en) * 2001-02-15 2005-05-17 United Microelectronics Corp. Silicon-on-insulator diodes and ESD protection circuits
JP2003023084A (ja) 2001-07-05 2003-01-24 Matsushita Electric Ind Co Ltd Ｅｓｄ保護回路
US6693780B2 (en) * 2001-08-02 2004-02-17 Koninklijke Philips Electronics N.V. ESD protection devices for a differential pair of transistors
US6580308B1 (en) * 2002-06-27 2003-06-17 Texas Instruments Incorporated VDS protection for high voltage swing applications
US7027276B2 (en) * 2004-04-21 2006-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage ESD protection circuit with low voltage transistors

Also Published As

Publication number Publication date
KR20060045372A (ko) 2006-05-17
CN1677672A (zh) 2005-10-05
TW200603351A (en) 2006-01-16
KR100713749B1 (ko) 2007-05-04
US20050219778A1 (en) 2005-10-06
JP4114751B2 (ja) 2008-07-09
TWI266390B (en) 2006-11-11
JP2005294560A (ja) 2005-10-20

Similar Documents

Publication Publication Date Title
CN101039027B (zh) 改进的静电放电保护电路
CN100468724C (zh) 静电保护电路及使用它的半导体集成电路器件
CN100481440C (zh) 半导体器件
US9054517B1 (en) Smart diagnosis and protection circuits for ASIC wiring fault conditions
JPH03116316A (ja) 低電圧ｃｍｏｓ出力バッファ
CN100547926C (zh) 接高及接低电路、系统及相关的半导体装置
CN103430448A (zh) 电荷泵静电放电保护
US7049663B2 (en) ESD protection device with high voltage and negative voltage tolerance
JP4698996B2 (ja) 半導体装置
US6333661B1 (en) Insulated-gate transistor signal input device
US20100264958A1 (en) Output circuit and multi-output circuit
KR20050123037A (ko) 정전기 방전 방지가능 레벨 시프터들
JP2017037949A (ja) 半導体装置
US20080030910A1 (en) Self protecting output stage
US7417837B2 (en) ESD protection system for multi-power domain circuitry
US20090207539A1 (en) I/o circuit
US20220294213A1 (en) Esd protection circuit
CN100399665C (zh) 一种电压源的静电放电保护电路
US6433407B2 (en) Semiconductor integrated circuit
EP0822660A1 (en) Low noise output buffer for semiconductor electronic circuits
US20090284287A1 (en) Output buffer circuit and integrated circuit
KR100631961B1 (ko) 정전기 방전 보호 회로
CN107817378B (zh) 使用在io上的电压检测电路
JP5719126B2 (ja) 内部回路と静電保護回路を具備する半導体集積回路
CN112165318B (zh) 一种高边信号转低边的电路、电子设备和机动车

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20160331