KR101036208B1 - 정전기 방전 보호회로 - Google Patents

정전기 방전 보호회로 Download PDF

Info

Publication number
KR101036208B1
KR101036208B1 KR1020080133879A KR20080133879A KR101036208B1 KR 101036208 B1 KR101036208 B1 KR 101036208B1 KR 1020080133879 A KR1020080133879 A KR 1020080133879A KR 20080133879 A KR20080133879 A KR 20080133879A KR 101036208 B1 KR101036208 B1 KR 101036208B1
Authority
KR
South Korea
Prior art keywords
voltage
diode
electrostatic discharge
discharge protection
power line
Prior art date
Application number
KR1020080133879A
Other languages
English (en)
Other versions
KR20100075237A (ko
Inventor
김상경
강태경
김형규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020080133879A priority Critical patent/KR101036208B1/ko
Priority to TW098114238A priority patent/TWI397166B/zh
Priority to US12/500,258 priority patent/US8139331B2/en
Priority to CN2009101655457A priority patent/CN101764397B/zh
Priority to JP2009193485A priority patent/JP5586188B2/ja
Publication of KR20100075237A publication Critical patent/KR20100075237A/ko
Application granted granted Critical
Publication of KR101036208B1 publication Critical patent/KR101036208B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 도트 반전(dot inversion)방식을 지원하는 액정표시장치의 구동 집적회로(integrated circuit) 칩의 소스 드라이버에 적용할 수 있는 새로운 구조의 정전기 방전 보호회로를 제공하기 위한 것으로, 이를 위해 본 발명은 제1 전원라인과 접지라인 사이에 연결된 제1 클램프와, 상기 접지라인과 제2 전원라인 사이에 연결된 제2 클램프와, 상기 제1 전원라인과 상기 접지라인 사이에 연결되어 입출력패드로 제1 동작전압을 제공하는 제1 출력버퍼와, 상기 접지라인과 상기 제2 전원라인 사이에 연결되어 상기 입출력패드로 제2 동작전압을 제공하는 제2 출력버퍼와, 상기 제1 전원라인과 상기 입출력패드 사이에 한 개 또는 복수 개의 다이오드가 직렬 연결된 제1 전달부와, 상기 입출력패드와 상기 제2 전원라인 사이에 한 개 또는 복수 개의 다이오드가 직렬 연결된 제2 전달부를 구비하는 정전기 방전 보호회로를 제공한다.
액정표시장치, 도트 반전, ESD

Description

정전기 방전 보호회로{ELECTROSTATIC DISCHARGE PROTECTION DEVICE}
본 발명은 정전기 방전 보호회로에 관한 것으로서, 특히 도트 반전방식(dot inversion scheme)을 지원하는 표시장치의 구동 집적회로 칩의 정전기 방전 보호회로에 관한 것이다.
일반적으로 정전기 방전(ElectroStatic Discharge, ESD) 보호회로는 반도체 장치 설계시 정전기로 인한 제품의 파괴와 열화를 방지하기 위해 반도체 내부 회로와 외부 입출력 핀이 연결되는 패드(이하, '입출력패드'라 함) 사이에 설치되는 회로를 말한다.
대전된 인체나 기계에 반도체 회로가 접촉되면, 인체나 기계에 대전된 정전기가 반도체 회로의 외부 핀을 통해 입출력 패드를 거쳐 반도체 내부회로로 방전되면서 큰 에너지를 가진 과도전류가 내부회로에 흘러 반도체 회로에 큰 손상을 줄 수 있다. 또한, 반도체 내부회로에 대전된 정전기가 기계의 접촉에 의해 기계를 통해 외부로 방전되면서, 과도전류가 반도체 내부회로에 흘러 반도체 회로를 손상시킬 수도 있다.
따라서, 대부분의 반도체 집적회로에서는 정전기 방전에 기인한 손상을 방지하기 위하여 입출력패드와 반도체 내부회로 사이에 정전기 방전 보호회로를 설치한다.
도 1은 일반적인 액정표시장치의 구동 집적회로(Integrated Circuit, IC) 칩의 소스 드라이버의 출력단자에 구비된 정전기 방전 보호회로를 도시한 회로도이다.
도 1을 참조하면, 종래기술에 따른 정전기 방전 보호회로는 실질적으로 한 채널당 할당된 영역의 폭이 좁기 때문에 각 패드에서 자체적으로 정전기 스트레스를 감당할 수 있는 클램프(clamp)를 집적하기에는 면적이 부족하여 대부분의 경우 도 1과 같이 다이오드(MPD, MND)를 통해 전류를 방전한다. 대부분의 소스 드라이버의 출력은 접지전압(즉, 0V)에서 소정의 포지티브(positive)(+) 동작전압 사이의 값을 가지며, 따라서, 이를 구동하는 회로도 포지티브 동작전압을 갖는 소자를 이용하여 회로를 구성하고, 정전기 방전 보호회로 역시 상기 동작전압에 최적화하여 제작된다.
구체적으로, 입출력패드(I/O)와, 소스 전압을 입출력패드(I/O)로 전달하는 출력버퍼(106)와, 입출력패드(I/O)를 통해 유입되는 정전기를 다양한 경로로 전달하여 내부회로를 보호하는 전달부(108)와, 전원라인(102)과 접지라인(104) 간의 전압차를 일정 전압으로 유지시키는 클램프(110)를 구비한다. 또한, 출력버퍼(106)로 전달되는 신호를 입출력패드(I/O)로 전달하는 스위칭부(112)와 저항(114)을 구비한다.
전달부(108)는 서로 순방향으로 직렬 연결된 두 개의 다이오드(MPD, MND)로 이루어진다. 다이오드(MPD)는 전원라인(102)과 입출력패드(I/O) 사이에 연결된다. 다이오드(MND)는 입출력패드(I/O)와 접지라인(104) 사이에 연결된다. 그리고, 다이오드(MPD)의 캐소드 단자는 전원라인(102)과 연결되고, 애노드 단자는 입출력패드(I/O)와 연결된다. 다이오드(MND)의 캐소드 단자는 입출력패드(I/O)와 연결되고, 애노드 단자는 접지라인(104)과 연결된다.
이러한 구성을 갖는 정전기 방전 보호회로는 정상동작시 전달부(108)의 다이오드(MPD, MND)가 모두 역방향 바이어스 상태가 되어 동작하지 않아 회로 동작에 영향을 주지 않는다. 반면, 입출력패드(I/O)와 전원전압(VPP) 패드 또는 접지전압(VSS) 패드 간에 정전기가 발생할 경우, 다이오드(MPD, MND) 중 어느 하나가 동작되어 정전기 방전경로를 제공하여 정전기가 내부회로로 유입되어 내부회로를 파괴하는 것을 방지한다.
이러한 종래기술에 따른 정전기 방전 보호회로는 프레임 반전(frame inversion)이나 라인 반전(line inversion)에서와 같이 접지전압에서 포지티브 동작전압을 갖는 액정표시장치에 적용할 수는 있다. 하지만, 도트 반전방식을 지원하는 액정표시장치에서는 프레임 반전이나 라인 반전과 다르게 네가티브(negative)(-) 동작전압에서 포티지브 동작전압까지 필요하다. 즉, 네가티브 동작전압에서 접지전압, 그리고 접지전압에서 포지티브 동작전압이 요구되기 때문에 도 1에 도시된 종래기술에 따른 정전기 방전 보호회로로는 적용할 수 없는 문제가 발생된다.
따라서, 본 발명은 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 도트 반전방식을 지원하는 액정표시장치의 구동 집적회로 칩의 소스 드라이버에 적용할 수 있는 새로운 구조의 정전기 방전 보호회로를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은 제1 전원라인과 접지라인 사이에 연결된 제1 클램프와, 상기 접지라인과 제2 전원라인 사이에 연결된 제2 클램프와, 상기 제1 전원라인과 상기 접지라인 사이에 연결되어 입출력패드로 제1 동작전압을 제공하는 제1 출력버퍼와, 상기 접지라인과 상기 제2 전원라인 사이에 연결되어 상기 입출력패드로 제2 동작전압을 제공하는 제2 출력버퍼와, 상기 제1 전원라인과 상기 입출력패드 사이에 한 개 또는 복수 개의 다이오드가 직렬 연결된 제1 전달부와, 상기 입출력패드와 상기 제2 전원라인 사이에 한 개 또는 복수 개의 다이오드가 직렬 연결된 제2 전달부를 구비하는 정전기 방전 보호회로를 제공한다.
상기한 구성을 포함하는 본 발명에 의하면, 네가티브에서 포지티브 동작전압 까지의 동작범위가 요구되는 도트 반전방식을 지원하는 하는 액정표시장치의 구동 집적회로 칩의 소스 드라이버의 내부회로를 정전기 방전으로부터 안전하게 보호할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 명세서 전체에 걸쳐서 동일한 도면부호(또는, 참조부호)로 표기된 부분은 동일한 요소를 나타낸다.
명세서 전체 기재에 있어서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 사이에 다른 소자를 사이에 두고 '전기적으로 연결'되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 구비(또는 포함)한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
실시예1
도 2는 본 발명의 실시예1에 따른 정전기 방전 보호회로를 설명하기 위해 도시한 회로도이다.
도 2를 참조하면, 본 발명의 실시예1에 따른 정전기 방전 보호회로는 도트 반전방식을 지원하기 위해 도 1에 도시된 정전기 방전 보호회로와 다르게 2개의 출력버퍼를 구비한다. 제1 출력버퍼(206A)는 포지티브 전원라인(202)(이하, 제1 전원라인이라 함)과 접지라인(203) 사이에 연결되어 접지전압(VSS)에서 포지티브 전원전압(VPP)(이하, 제1 전원전압이라 함)을 출력한다. 제2 출력버퍼(206B)는 접지라인(203)과 네가티브 전원라인(204)(이하, 제2 전원라인이라 함) 사이에 연결되어 네가티브 전원전압(VNN)(이하, 제2 전원전압이라 함)에서 접지전압(VSS)까지 출력한다.
또한, 본 발명의 실시예1에 따른 정전기 방전 보호회로는 제1 및 제2 출력버퍼(206A, 206B)에 따라 2개의 클램프를 구비한다. 제1 클램프(210A)는 제1 전원라인(202)과 접지라인(203) 사이에 연결되어 제1 전원라인(202)과 접지라인(203) 사이를 일정 전압으로 유지시킨다. 제2 클램프(210B)는 접지라인(203)과 제2 전원라인(204) 사이에 연결되어 접지라인(203)과 제2 전원라인(204) 사이를 일정 전압으로 유지시킨다.
또한, 본 발명의 실시예1에 따른 정전기 방전 보호회로는 2개의 전달부를 구비한다. 제1 전달부(208A)와 제2 전달부(208B)는 각각 한 개의 다이오드(MPD, MND)로 이루어진다. 제1 전달부(208A)는 제1 전원라인(202)과 입출력패드(I/O) 사이에 연결된다. 제2 전달부(208B)는 입출력패드(I/O)와 제2 전원라인(204) 사이에 연결된다.
제1 전달부(208A)의 다이오드(MPD)와 제2 전달부(208B)의 다이오드(MND)는 순방향 연결된다. 다이오드(MPD)는 웰(well)을 기준으로 다이오드(MND)와 서로 다 른 도전형(P형 또는 N형)으로 형성된다. 예컨대, 다이오드(MPD)는 웰이 N형으로 이루어지고, 다이오드(MND)는 웰이 P형으로 이루어진다. 다이오드(MPD, MND)는 서로 동일한 크기의 항복전압을 갖는다. 여기서, 항복전압이라 함은 다이오드(MPD, MND)의 양단에 걸리는 역방향 전압에서 다이오드(MPD, MND)가 파괴되지 않고 견딜 수 있는 최대 전압을 의미한다. 또한, 다이오드(MPD)는 제1 출력버퍼(206A)의 제1 동작전압보다 높은 항복전압을 가지고, 다이오드(MND)는 제2 출력버퍼(206B)의 제2 동작전압보다 높은 항복전압을 갖는다. 여기서, 제1 및 제2 동작전압은 입출력패드(I/O)를 통해 내부회로, 즉 소스 드라이버에 구성된 소자를 동작시키는 전압을 말한다.
또한, 본 발명의 실시예1에 따른 정전기 방전 보호회로는 제1 출력버퍼(206A)로부터 출력되는 제1 동작전압을 입출력패드(I/O)로 전달하는 제1 스위칭부(212A)와, 제2 출력버퍼(206B)로부터 출력되는 제2 동작전압을 입출력패드(I/O)로 전달하는 제2 스위칭부(212B)를 더 구비한다. 제1 및 제2 스위칭부(212A, 212B)는 각각 PMOS 트랜지스터와 NMOS 트랜지스터가 병렬 접속된 전송 게이트로 이루어진다.
전술한 바와 같이 도 2에 도시된 본 발명의 실시예1에 따른 정전기 방전 보호회로는 도트 반전방식을 지원하는 액정표시장치의 구동 IC칩의 소스 드라이버에 적용할 수 있다.
예를 들어, 제1 전원전압(VPP)이 5V, 접지전압(VSS)이 0V, 제2 전원전압(VNN)이 -5V이면, 제1 출력버퍼(206A)는 0~5V의 전압레벨을 갖는 제1 동작전압을 출력하고, 제2 출력버퍼(206B)는 -5~0V의 전압레벨을 갖는 제2 동작전압을 출력한다. 이에 따라, 입출력패드(I/O)로 출력되는 동작전압은 -5~5V의 전압레벨을 가지게 되므로, 제1 및 제2 스위칭부(212A, 212B)는 대략 30V의 고전압 스위치를 사용한다. 이러한 고전압 스위치는 원-칩 구동 IC칩에서 게이트 구동을 위해 사용되는 소자와 동일하다.
실시예2
도 3은 본 발명의 실시예2에 따른 정전기 방전 보호회로를 설명하기 위해 도시한 회로도이다.
도 3을 참조하면, 본 발명의 실시예2에 따른 정전기 방전 보호회로는 도 2에 도시된 실시예1에 따른 정전기 방전 보호회로와 유사한 구성을 갖는다. 다만, 제1 전달부(308A)와 제2 전달부(308B)를 구성하는 다이오드에 있어서 서로 큰 차이를 보이고 있다.
도 2에 도시된 본 발명의 실시예1에 따른 정전기 방전 보호회로의 동작특성을 설명한다.
접지전압(VSS) 모드 포지티브 방전의 경우, 방전경로는 제1 전원라인(202)을 통해 형성된다. 이때, 다이오드(MND)에 걸리는 역방향 전압(VRMND)은 하기 수학식 1과 같다.
VRMND = VMPD + 2VC
상기 수학식 1에서 'VMPD'는 다이오드(MPD)의 순방향 전압, 'VC'는 클램프 전압이다.
상기 수학식 1에서와 같이 다이오드(MND)의 역방향 전압(VRMND)이 다이오드(MPD)의 순방향 전압(VMPD)과 클램프 전압(VC)에 의해 다이오드(MND)의 항복전압을 넘을 수 있다.
제1 전원전압(VPP) 모드 네거티브 방전의 경우, 방전경로는 제2 전원라인(204)을 통해 형성된다. 이때, 다이오드(MPD)에 걸리는 역방향 전압(VRMPD)은 하기 수학식 2와 같다.
VRMPD = VMND + 2VC
상기 수학식 2에서 'VMND'는 다이오드(MND)의 순방향 전압, 'VC'는 클램프 전압이다.
상기 수학식 2에서와 같이 다이오드(MPD)의 역방향 전압(VRMPD)이 다이오드(MND)의 순방향 전압(VMND)과 클램프 전압(VC)에 의해 다이오드(MPD)의 항복전압을 넘을 수 있다.
한편, 제1 전원전압(VPP) 모드 또는 접지전압(VSS) 모드와 관련이 없는 CDM(Charged Device Model) 방전의 경우에도 동일한 경로의 방전이 일어날 수 있다.
이와 같이, 본 발명의 실시예1에 따른 정전기 방전 보호회로를 도트 반전을 지원하는 구동 IC칩에 적용하면 정전기 방전 보호회로의 다이오드가 파괴될 수 있 다. 이를 방지하기 위해서는 제1 및 제2 전달부(208A, 208B)의 다이오드(MPD, MND)의 항복전압을 높여야 한다.
따라서, 도 3에 도시된 바와 같이 본 발명의 실시예2에 따른 정전기 방전 보호회로에서는 제1 전달부(308A)는 항복전압이 높은 한 개의 고전압 다이오드(HPD)로 구현하고, 제2 전달부(308B)는 항복전압이 중간전압인 2개의 중전압 다이오드(MND1, MND2)를 직렬 연결하여 구현한다. 이와 같이 구현하게 되면, 고전압 다이오드(HPD)는 상기 수학식 2의 역방향 전압(VRMPD)을 견딜 수 있고, 직렬 연결된 중전압 다이오드(MND1, MND2)는 상기 수학식 1의 역방향 전압(VRMND)을 견딜 수 있다.
도 7은 도 3에 도시된 제1 및 제2 전달부(308A, 308B)의 구성을 도시한 단면도이다.
도 7을 참조하면, 도 3에서 제1 전달부(308A)의 고전압 다이오드(HPD)는 반도체 기판(100) 내에 형성된 고전압 N-웰(High-voltage N-well, HNW)과, 고전압 N-웰 내에 형성된 고전압 P-도핑영역(HP+)으로 이루어진다. 고전압 다이오드(HPD)를 구성하는 고전압 P-도핑영역(HP+)은 입출력패드(I/O)와 연결되고, 고전압 N-웰(HNW)은 공통적으로 제1 전원전압(VPP)이 인가되는 제1 전원라인(202)과 연결된다.
제2 전달부(308B)의 중전압 다이오드(MND1, MND2)는 각각 고전압 N-웰(HNW) 내에 형성된 중전압 P-웰(Midium-voltage P-well, MPW)과, 중전압 P-웰(MPW) 내에 형성된 중전압 N-도핑영역(MN+)으로 이루어진다. 중전압 다이오드(MND1)의 중전압 P-웰(MPW)은 제2 전원전압(VNN)이 인가되는 제2 전원라인(204)과 연결되고, 중전압 N-도핑영역(MN+)은 중전압 다이오드(MND2)의 중전압 P-웰(MPW)과 연결된다. 중전압 다이오드(MND2)의 중전압 N-도핑영역(MN+)은 고전압 다이오드(HPD)의 고전압 P-도핑영역(HP+)과 연결된다.
도 7에 도시된 바와 같이, 제1 전달부(308A)의 고전압 다이오드(HPD)에 있어서, 고전압 N웰(HNW)은 공통적으로 제1 전원전압(VPP)이 인가되는 제1 전원라인(202)과 연결된다. 이에 따라, 중전압 다이오드(MND2)의 중전압 P-웰(MPW)과 고전압 다이오드(HPD)의 고전압 P-도핑영역(HP+) 사이의 간격만 유지하면 좁은 채널영역에 고전압 다이오드(HPD)를 구현하는 것이 가능하다. 또한, 중전압 다이오드(MND1, MND2)에 있어서도, 이들(MND1, MND2)의 중전압 P-웰(MPW) 사이의 간격만 유지하면 좁은 채널영역에 2개의 중전압 다이오드(MND1, MND2)를 구현하는 것 또한 가능하다.
실시예3
도 4는 본 발명의 실시예3에 따른 정전기 방전 보호회로를 설명하기 위해 도시한 회로도이다. 도 8은 도 4에 도시된 제1 및 제2 전달부(408A, 408B)의 단면도이다.
도 4를 참조하면, 본 발명의 실시예3에 따른 정전기 방전 보호회로는 도 3에 도시된 실시예2에 따른 정전기 방전 보호회로와 다르게 제1 전달부(408A)를 2개의 중전압 다이오드(MPD1, MPD2)로 구성하고, 제2 전달부(408B)를 1개의 고전압 다이 오드(MND)로 구성한다. 제1 및 제2 전달부(408A, 408B)외의 구성들은 도 3과 동일하다.
도 8에서와 같이, 본 발명의 실시예3에서는 도 7에 도시된 실시예2와 반대로 고전압 P-웰(HPW)을 사용한다. 고전압 P-웰(HPW)은 제2 전원전압(VNN)이 인가되는 제2 전원라인(204)과 연결된다. 그리고, 고전압 P-웰(HPW) 내에는 제1 전달부(408A)의 중전압 다이오드(MPD1, MPD2)를 각각 형성하기 위해 중전압 N-웰(MNW)이 각각 형성된다. 또한, 제2 전달부(408B)의 고전압 다이오드(HND)를 형성하기 위해 고전압 P-웰(HPW) 내에는 고전압 N-도핑영역(HN+)이 형성된다. 제2 전달부(408B)의 고전압 다이오드(HND)는 제2 출력버퍼(206B)의 제2 동작전압보다 높은 항복전압을 갖는다. 그리고, 제1 전달부(408A)의 중전압 다이오드(MPD1, MPD2) 각각은 제1 출력버퍼(206A)의 제1 동작전압과 동일한 항복전압을 갖거나 더 높은 항복전압을 갖는다. 물론, 고전압 다이오드(HND)는 중전압 다이오드(MPD1, MPD2)보다 높은 항복전압을 갖는다. 예컨대, 소스 동작전압이 -5~5V에서 스윙하는 경우 고전압 다이오드(HND)는 30V, 중전압 다이오드(MPD1, MPD2)는 5V의 항복전압을 갖도록 제조된다.
실시예4
도 5는 본 발명의 실시예4에 따른 정전기 방전 보호회로를 설명하기 위해 도시한 회로도이다. 도 9는 도 5에 도시된 제1 및 제2 및 전달부(508A, 508B)의 단면도이다.
도 5를 참조하면, 본 발명의 실시예4에 따른 정전기 방전 보호회로는 제1 및 제2 전달부(508A, 508B)가 각각 2개의 중전압 다이오드(MPD1, MPD2, MND1, MND2)로 구성된다.
도 9와 같이, 본 발명의 실시예4에 따른 정전기 방전 보호회로는 고전압 N-웰(HNW) 또는 고전압 P-웰(HPW) 내에 중전압 N-웰(MNW)과 중전압 P-웰(MPW)이 형성되고, 중전압 N-웰(MNW) 내에는 중전압 P-도핑영역(MP+)이 형성되고, 중전압 P-웰(MPW) 내에는 중전압 N-도핑영역(MN+)이 형성된다. 중전압 다이오드(MPD1)의 중전압 N-웰(MNW)은 제1 전원전압(VPP)이 인가되는 제1 전원라인(202)과 연결되고, 중전압 다이오드(MND1)의 중전압 P-웰(MPW)은 제2 전원전압(VNN)이 인가되는 제2 전원라인(204)과 연결된다.
실시예5
도 6은 본 발명의 실시예5에 따른 정전기 방전 보호회로를 설명하기 위해 도시한 회로도이다. 도 10은 도 6에 도시된 제1 및 제2 및 전달부(608A, 608B)의 단면도이다.
도 6을 참조하면, 본 발명의 실시예5에 따른 정전기 방전 보호회로는 실시예3 및 4와 달리 제1 및 제2 전달부(608A, 608B)가 각각 1개의 고전압 다이오드(HPD, HND)로 구성된다.
도 10에서와 같이, 본 발명의 실시예5에서는 제1 및 제2 전달부(608A, 608B)를 각각 고전압 다이오드(HPD, HND)로 구성한다. 고전압 다이오드(HPD, HND)는 제1 및 제2 출력버퍼(206A, 206B)의 제1 및 제2 동작전압보다 높은 항복전압, 바람직하게는 소스 동작전압이 -5~5V에서 스윙하는 경우 30V의 항복전압을 갖는 소자로 제조한다.
이상에서 설명한 바와 같이, 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 특히, 도트 반전방식을 지원하는 액정표시장치의 구동 IC칩의 소스 드라이버의 출력단(입출력패드)에 구비되는 정전기 방전 보호회로에 대해 설명하였으나, 이는 일례로서, 동작전압이 네가티브에서 포지티브까지 요구되는 소자에는 모두 적용할 수 있다. 이렇듯, 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 정전기 방전 보호회로를 도시한 회로도.
도 2는 본 발명의 실시예1에 따른 정전기 방전 보호회로를 도시한 회로도.
도 3은 본 발명의 실시예2에 따른 정전기 방전 보호회로를 도시한 회로도.
도 4는 본 발명의 실시예3에 따른 정전기 방전 보호회로를 도시한 회로도.
도 5는 본 발명의 실시예4에 따른 정전기 방전 보호회로를 도시한 회로도.
도 6은 본 발명의 실시예5에 따른 정전기 방전 보호회로를 도시한 회로도.
도 7은 도 3에 도시된 제1 및 제2 전달부(308A, 308B)를 도시한 단면도.
도 8은 도 4에 도시된 제1 및 제2 전달부(408A, 408B)를 도시한 단면도.
도 9는 도 5에 도시된 제1 및 제2 전달부(508A, 508B)를 도시한 단면도.
도 10은 도 6에 도시된 제1 및 제2 전달부(608A, 608B)를 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
102 : 전원라인 104 : 접지라인
106 : 출력버퍼 108 : 전달부
110 : 클램프 112 : 스위칭부
114, 214 : 저항 202 : 제1 전원라인
203 : 접지라인 204 : 제2 전원라인
206A : 제1 출력퍼버 206B : 제2 출력버퍼
208A, 308A, 408A, 508A, 608A : 제1 전달부
208B, 308B, 408B, 508B, 608B : 제2 전달부
210A : 제1 클램프 210B : 제2 클램프
212A : 제1 스위칭부 212B : 제2 스위칭부

Claims (14)

  1. 제1 전원라인과 접지라인 사이에 연결된 제1 클램프;
    상기 접지라인과 제2 전원라인 사이에 연결된 제2 클램프;
    상기 제1 전원라인과 상기 접지라인 사이에 연결되어 입출력패드로 제1 동작전압을 제공하는 제1 출력버퍼;
    상기 접지라인과 상기 제2 전원라인 사이에 연결되어 상기 입출력패드로 제2 동작전압을 제공하는 제2 출력버퍼;
    상기 제1 전원라인과 상기 입출력패드 사이에 한 개 또는 복수 개의 다이오드가 직렬 연결된 제1 전달부; 및
    상기 입출력패드와 상기 제2 전원라인 사이에 한 개 또는 복수 개의 다이오드가 직렬 연결된 제2 전달부
    를 구비하는 정전기 방전 보호회로.
  2. 제 1 항에 있어서,
    상기 제1 전달부의 다이오드는 상기 제2 전달부의 다이오드보다 높은 항복전압을 갖는 정전기 방전 보호회로.
  3. 제 1 항에 있어서,
    상기 제2 전달부의 다이오드는 상기 제1 전달부의 다이오드보다 높은 항복전압을 갖는 정전기 방전 보호회로.
  4. 제 1 항에 있어서,
    상기 제1 전달부의 다이오드는 상기 제2 전달부의 다이오드와 동일한 항복전압을 갖는 정전기 방전 보호회로.
  5. 제 1 항에 있어서,
    상기 제1 전달부의 다이오드는 상기 제1 출력버퍼의 제1 동작전압과 동일한 항복전압을 갖는 정전기 방전 보호회로.
  6. 제 1 항에 있어서,
    상기 제1 전달부의 다이오드는 상기 제1 출력버퍼의 제1 동작전압보다 높은 항복전압을 갖는 정전기 방전 보호회로.
  7. 제 1 항에 있어서,
    상기 제2 전달부의 다이오드는 상기 제2 출력버퍼의 제2 동작전압과 동일한 항복전압을 갖는 정전기 방전 보호회로.
  8. 제 1 항에 있어서,
    상기 제2 전달부의 다이오드는 상기 제2 출력버퍼의 제2 동작전압보다 높은 항복전압을 갖는 정전기 방전 보호회로.
  9. 제 1 항에 있어서,
    상기 제1 전달부의 다이오드는,
    기판 내에 형성된 고전압 N-웰; 및
    상기 고전압 N-웰 내에 형성된 고전압 P-도핑영역
    을 포함하는 정전기 방전 보호회로.
  10. 제 1 항에 있어서,
    상기 제2 전달부의 다이오드는,
    기판 내에 형성된 고전압 P-웰; 및
    상기 고전압 P-웰 내에 형성된 고전압 N-도핑영역
    을 포함하는 정전기 방전 보호회로.
  11. 제 1 항에 있어서,
    상기 제1 전달부의 다이오드는,
    기판 내에 형성된 고전압 P-웰;
    상기 고전압 P-웰 내에 형성된 중전압 N-웰; 및
    상기 중전압 N-웰 내에 형성된 중전압 P-도핑영역
    을 포함하는 정전기 방전 보호회로.
  12. 제 1 항에 있어서,
    상기 제2 전달부의 다이오드는,
    기판 내에 형성된 고전압 N-웰;
    상기 고전압 P-웰 내에 형성된 중전압 P-웰; 및
    상기 중전압 N-웰 내에 형성된 중전압 N-도핑영역
    을 포함하는 정전기 방전 보호회로.
  13. 제 1 항에 있어서,
    상기 제1 전달부의 다이오드와 상기 제2 전달부의 다이오드는 순방향 연결된 정전기 방전 보호회로.
  14. 제 1 항에 있어서,
    상기 제1 동작전압을 상기 입출력패드로 전달하는 제1 스위칭부; 및
    상기 제2 동작전압을 상기 입출력패드로 전달하는 제2 스위칭부
    를 더 구비하는 정전기 방전 보호회로.
KR1020080133879A 2008-12-24 2008-12-24 정전기 방전 보호회로 KR101036208B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080133879A KR101036208B1 (ko) 2008-12-24 2008-12-24 정전기 방전 보호회로
TW098114238A TWI397166B (zh) 2008-12-24 2009-04-29 靜電放電保護電路
US12/500,258 US8139331B2 (en) 2008-12-24 2009-07-09 Electrostatic discharge protection circuit
CN2009101655457A CN101764397B (zh) 2008-12-24 2009-07-30 静电放电保护电路
JP2009193485A JP5586188B2 (ja) 2008-12-24 2009-08-24 静電気放電保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133879A KR101036208B1 (ko) 2008-12-24 2008-12-24 정전기 방전 보호회로

Publications (2)

Publication Number Publication Date
KR20100075237A KR20100075237A (ko) 2010-07-02
KR101036208B1 true KR101036208B1 (ko) 2011-05-20

Family

ID=42265708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133879A KR101036208B1 (ko) 2008-12-24 2008-12-24 정전기 방전 보호회로

Country Status (5)

Country Link
US (1) US8139331B2 (ko)
JP (1) JP5586188B2 (ko)
KR (1) KR101036208B1 (ko)
CN (1) CN101764397B (ko)
TW (1) TWI397166B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101805246B1 (ko) * 2012-01-10 2017-12-05 자일링크스 인코포레이티드 출력 신호를 발생시키는 구동 회로 및 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111675B1 (en) 2010-04-07 2015-08-18 Xilinx, Inc. Stacked inductor structure
TWI409937B (zh) * 2010-09-07 2013-09-21 System General Corp 半導體結構
JP5614242B2 (ja) * 2010-10-29 2014-10-29 セイコーエプソン株式会社 画素回路、電気光学装置及び電子機器
TWI467728B (zh) * 2011-08-24 2015-01-01 Himax Tech Ltd 靜電放電保護元件及其電路
JP5896682B2 (ja) * 2011-10-18 2016-03-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CN102662426B (zh) * 2012-05-07 2013-11-27 中国航天科技集团公司第九研究院第七七一研究所 一种具有自我esd保护功能的输出驱动电路
CN103117051B (zh) * 2013-03-12 2015-05-20 上海贝岭股份有限公司 一种用于智能电网的液晶驱动电路
US9054517B1 (en) * 2013-03-14 2015-06-09 S3C, Inc. Smart diagnosis and protection circuits for ASIC wiring fault conditions
US9048017B2 (en) 2013-03-14 2015-06-02 Xilinx, Inc. Circuits for and methods of implementing a gain stage in an integrated circuit
CN103295530A (zh) * 2013-06-28 2013-09-11 深圳市华星光电技术有限公司 具有静电保护功能的显示面板及电子装置
CN104979814B (zh) * 2014-04-02 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种静电放电保护电路
US9887188B2 (en) * 2015-01-20 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electro-static discharge structure, circuit including the same and method of using the same
CN107342280B (zh) * 2016-05-03 2020-03-20 联咏科技股份有限公司 具有静电放电保护功能的输出电路
US10637235B2 (en) * 2016-05-03 2020-04-28 Novatek Microelectronics Corp. Output circuit with ESD protection
JP2017216325A (ja) * 2016-05-31 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置
CN106783843B (zh) * 2017-01-06 2019-03-19 中国科学院高能物理研究所 静电防护电路、静电防护装置及芯片筛选方法
CN107147098A (zh) * 2017-07-12 2017-09-08 深圳市航顺芯片技术研发有限公司 一种用于高压焊点密度集成电路的esd保护结构
CN109254435B (zh) 2018-11-09 2020-06-12 惠科股份有限公司 一种静电防护结构及显示装置
US20210296306A1 (en) * 2020-03-18 2021-09-23 Mavagail Technology, LLC Esd protection for integrated circuit devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980058494A (ko) * 1996-12-30 1998-10-07 김영환 반도체 소자의 출력 버퍼
KR20030058253A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 정전기 특성이 향상된 반도체 장치
KR20060091387A (ko) * 2005-02-14 2006-08-21 삼성전자주식회사 정전기 전압에 대해서도 안정적인 고전압 내성을 갖는 입출력 회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000134068A (ja) * 1998-10-22 2000-05-12 Nec Ic Microcomput Syst Ltd 出力バッファ回路
US6400541B1 (en) * 1999-10-27 2002-06-04 Analog Devices, Inc. Circuit for protection of differential inputs against electrostatic discharge
TW511268B (en) * 2000-04-21 2002-11-21 Winbond Electronics Corp Output buffer with excellent electrostatic discharge protection effect
JP2003023084A (ja) * 2001-07-05 2003-01-24 Matsushita Electric Ind Co Ltd Ｅｓｄ保護回路
JP4114751B2 (ja) * 2004-03-31 2008-07-09 シャープ株式会社 半導体装置
US7277263B2 (en) * 2004-09-08 2007-10-02 Texas Instruments Incorporated Local ESD protection for low-capacitance applications
CN100414801C (zh) * 2004-12-10 2008-08-27 上海宏力半导体制造有限公司 静电放电保护装置
JP4586739B2 (ja) * 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
US7652466B2 (en) * 2007-07-29 2010-01-26 Advantest Corporation Buffer circuit, amplifier circuit, and test apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980058494A (ko) * 1996-12-30 1998-10-07 김영환 반도체 소자의 출력 버퍼
KR20030058253A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 정전기 특성이 향상된 반도체 장치
KR20060091387A (ko) * 2005-02-14 2006-08-21 삼성전자주식회사 정전기 전압에 대해서도 안정적인 고전압 내성을 갖는 입출력 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101805246B1 (ko) * 2012-01-10 2017-12-05 자일링크스 인코포레이티드 출력 신호를 발생시키는 구동 회로 및 방법

Also Published As

Publication number Publication date
US20100157494A1 (en) 2010-06-24
CN101764397B (zh) 2013-06-05
KR20100075237A (ko) 2010-07-02
TW201025549A (en) 2010-07-01
US8139331B2 (en) 2012-03-20
TWI397166B (zh) 2013-05-21
JP5586188B2 (ja) 2014-09-10
CN101764397A (zh) 2010-06-30
JP2010153779A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
KR101036208B1 (ko) 정전기 방전 보호회로
US6753836B2 (en) Liquid crystal device driver circuit for electrostatic discharge protection
KR101950943B1 (ko) 정전 보호 회로를 가지는 표시 장치 및 그것의 제조 방법
KR100725361B1 (ko) 이에스디 보호 소자 및 파워 클램프를 구비하는 멀티 파워블록형 집적 회로 장치
CN1822501B (zh) 没有静电放电电压的耐高输入电压的输入/输出电路
US7821752B2 (en) Device to protect a semiconductor device from electrostatic discharge by efficiently discharging a micro current
KR101034614B1 (ko) 정전기 보호 회로
US7643258B2 (en) Methods and apparatus for electrostatic discharge protection in a semiconductor circuit
EP1428064A2 (en) Electrostatic discharge protection for pixellated electronic device
US7796367B2 (en) Electrostatic discharge circuit
KR20130012565A (ko) 반도체 집적 회로
US7038898B1 (en) ESD protection circuit that can tolerate a negative input voltage during normal (non-ESD) operation
US8345395B2 (en) Electrostatic discharge protection circuit having a reduced size and enhanced discharge
US20070177317A1 (en) ESD protection circuit
JP5241109B2 (ja) 半導体集積回路装置
US7929264B2 (en) Electro-static discharge protection device having a low trigger voltage and reduced size
US6433407B2 (en) Semiconductor integrated circuit
KR101279186B1 (ko) 반도체 장치
Chatty et al. Investigation of ESD performance of silicide-blocked stacked NMOSFETs in a 45nm bulk CMOS technology
KR100861310B1 (ko) 정전기 방전 장치
KR20090066490A (ko) 정전기 방전 회로
Van der Borght et al. Protection of a 3.3 V domain and switchable 1.8 V/3.3 VI/O in a 40nm pure 1.8 V process
EP1550217B1 (en) Method and apparatus to actively sink current in an integrated circuit with a floating i/o supply voltage
KR20120015873A (ko) 반도체 장치
KR20010010439A (ko) 정전기 보호기능을 갖는 데이타 입/출력 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 9