CN103268133B - 一种多工作电压输入输出管脚单元电路 - Google Patents

Abstract

本发明涉及集成电路的输入输出管脚，特别涉及一种低功耗的多工作电压下的输入输出管脚单元电路。该电路包括电源管脚、接地管脚，前置驱动电路、输出级驱动电路和输入级驱动电路，前置驱动电路，其连接与所述电源管脚及接地管脚之间，用于将使能信号OE和待输出信号Dout转换为后续输出；输出级驱动电路，其输入端与所述前置驱动电路输出端相连，用于根据所述前置驱动电路的输出，驱动PAD；输入级驱动电路，其输入端与PAD相连，用于根据PAD信号驱动Din。本发明提供的多工作电压输入输出管脚单元电路，可有效保护晶体管，提高电路的可靠性。同时，本发明通过在此单元用作输出时，关断输入驱动级电路，从而有效的降低功耗。

Description

一种多工作电压输入输出管脚单元电路

技术领域

本发明涉及集成电路的输入输出管脚，特别涉及一种低功耗的多工作电压下的输入输出管脚单元电路。

背景技术

输入输出单元电路是集成电路内部的常用单元，一般情况下，输入输出单元工作电压相同，但随着器件集成度的增长，面对速度、功耗等方面的问题，要求内部电路工作电压不断下降，因此，输入输出单元电路需要内部和外部有不同工作电压，例如，在CMOS工艺下的一种典型情况下，输入电压在0V到2.5V，输出电压在0V到1.2V。

图1所示为一种现有技术的输入输出管脚单元电路，其工作原理如下：

当OE（Output Enable，使能信号）为高电平时，此单元用作输出，此时，前置驱动单元输出的Up-out和Low-out都跟随Dout（Data Out，待输出信号）电平，再通过后面的NMOS和PMOS驱动输出单元外部端口（PAD）；

当OE为低电平时，此单元用作输入，此时，前置驱动单元输出的Up-out为高电平，Low-out为低电平，从而关断后面的NMOS和PMOS，PAD端通过输入级反相器驱动Din（Data in，输入信号端口）。

如图1所示的现有技术问题在于：当此输入输出管脚单元工作在不同的电压时，例如，输出时Dout端工作电压为0至1.2V，输入时PAD端工作电压为0至2.5V。一种典型情况下，OE为低电平，PAD输入高电平2.5V，此时，导致的问题有：输出驱动级PMOS导通，同时输出驱动级PMOS的寄生PN节正向导通，二者均引起从PAD端到VDD端的漏电，从而影响电路的正常工作，另外输出驱动级NMOS的源漏电压过大，和输入驱动级反相器栅压过大，均可能导致晶体管的击穿和失效。

发明内容

（一）要解决的技术问题

本发明的目的是提供一种低功率、高可靠性的多工作电压输入输出管脚单元电路。

（二）技术方案

为解决上述问题，本发明提供一种低功耗的多工作电压输入输出管脚单元电路，包括：

电源管脚、接地管脚、前置驱动电路、输出级驱动电路和输入级驱动电路，其中：

电源管脚，用于连接电源，以提供电源电压；

接地管脚，用于提供低电平；

前置驱动电路，其连接与所述电源管脚及接地管脚之间，用于将使能信号和待输出信号转换为后续输出；

输出级驱动电路，其输入端与所述前置驱动电路输出端相连，用于根据所述前置驱动电路的输出，驱动外部端口；

输入级驱动电路，其输入端与外部端口相连，用于根据外部端口信号驱动输入信号端口。

优选地，所述输出级驱动电路包括：

第一P型MOS晶体管，其漏极连接至所述电源管脚；

第二P型MOS晶体管，其漏极连接至外部端口，其源极连接至所述第一P型MOS晶体管的源极，其栅极连接至所述前置驱动电路的Up-out；

第三P型MOS晶体管，其栅极连接至所述电源管脚，其漏极连接至所述第一P型MOS晶体管的栅极，其源极连接至所述第一P型MOS晶体管的源极；

第一N型MOS晶体管，其漏极连接至外部端口，其栅极连接至所述电源管脚；

第二N型MOS晶体管，其漏极连接至所述第一N型MOS晶体管的源极，其源极连接至所述接地管脚，其栅极连接至所述前置驱动电路的Low-out。

优选地，所述输入级驱动电路包括：

第三N型MOS晶体管，其源极连接至外部端口；

第四P型MOS晶体管，其源极连接至所述电源管脚，其漏极连接至所述第三N型MOS晶体管的漏极；

第五P型MOS晶体管，其源极连接至所述电源管脚，其漏极连接至所述第四P型MOS晶体管的栅极，其栅极连接至所述第三N型MOS晶体管的漏极；

第四N型MOS晶体管，其源极连接至所述接地管脚，其漏极连接至所述第四P型MOS晶体管的栅极，其栅极连接至所述第三N型MOS晶体管的漏极。

优选地，还包括：

输出级保护电路，其输入端与使能信号相连，用于在此管脚单元用作输入时，保护输出级驱动电路；

输入级保护电路，其输入端与使能信号相连，用于在此管脚单元用作输入时，保护输入级驱动电路。

优选地，所述输出级保护电路包括：

第五N型MOS晶体管，其漏极连接至所述输出驱动级中第三P型MOS晶体管的漏极，其栅极连接至所述电源管脚；

第六N型MOS晶体管，其漏极连接至所述第五N型MOS晶体管的源极，其源极连接至所述接地管脚，其栅极连接至使能信号。

优选地，所述输入级保护电路包括：

第六P型MOS晶体管，其源极连接至所述电源管脚，其栅极连接至使能信号，其漏极连接至所述输入驱动级中第三N型MOS晶体管的漏极；

第七N型MOS晶体管，其源极连接至所述接地管脚，其漏极连接至所述第六P型MOS晶体管的漏极，其栅极连接至使能信号；

第七P型MOS晶体管，其源极连接至所述电源管脚，栅极连接至第六P型MOS晶体管的漏极，其漏极连接至所述输入级驱动电路中的第三N型MOS晶体管的漏极。

（三）有益效果

本发明提供的低功耗的多工作电压输入输出管脚单元电路，可有效保护晶体管，提高电路的可靠性。同时，本发明通过在此单元用作输出时，关断输入驱动级电路，从而有效的降低功耗。

附图说明

图1为现有技术中的输入输出管脚单元电路图；

图2为本发明一实施例中输入输出管脚单元电路图；

图3为图2中输入输出管脚单元电路用作输出时的仿真结果示意图；

图4为图2中输入输出管脚单元电路用作输入时的仿真结果示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

如图2所示，本发明所提出的多工作电压输入输出管脚单元电路，包括有电源管脚VDD、接地管脚VSS、前置驱动电路310，输出级驱动电路320，输出级保护电路330，输入级驱动电路340及输入级保护电路350；其中：

电源管脚VDD，用于连接电源，以提供电源电压；

接地管脚VSS，用于提供低电平；

前置驱动电路310，其连接与所述电源管脚及接地管脚之间，用于将使能信号OE和待输出信号Dout转换为后续输出；

输出级驱动电路320，其输入端与所述前置驱动电路310输出端相连，用于根据所述前置驱动电路310的输出，驱动PAD；

输出级保护电路330，其输入端与OE相连，用于在此管脚单元用作输入时，保护输出级驱动电路320；

输入级驱动电路340，其输入端与PAD相连，用于根据PAD信号驱动Din。

输入级保护电路350，其输入端与OE相连，用于在此管脚单元用作输入时，保护输入级驱动电路340。

其中，如图2所示，输出级驱动电路320进一步包括：

第一P型MOS晶体管321，其漏极连接至所述电源管脚；

第二P型MOS晶体管322，其漏极连接至PAD，其源极连接至所述第一P型MOS晶体管的源极，其栅极连接至前置驱动电路（Pre-driver）的Up-out；

第三P型MOS晶体管，其栅极连接至所述电源管脚，其漏极连接至所述第一P型MOS晶体管的栅极，其源极连接至所述第一P型MOS晶体管的源极；

第一N型MOS晶体管324，其漏极连接至PAD，其栅极连接至所述电源管脚；

第二N型MOS晶体管325，其漏极连接至所述第一N型MOS晶体管的源极，其源极连接至所述接地管脚，其栅极连接至所述Pre-driver的Low-out；

其中，输出级保护电路330进一步包括：

第五N型MOS晶体管331，其漏极连接至所述输出驱动级320中第三P型MOS晶体管的漏极，其栅极连接至所述电源管脚；

第六N型MOS晶体管332，其漏极连接至所述第五N型MOS晶体管的源极，其源极连接至所述接地管脚，其栅极连接至OE；

其中，所述输入级驱动电路340进一步包括：

第三N型MOS晶体管341，其源极连接至PAD；

第四P型MOS晶体管342，其源极连接至所述电源管脚，其漏极连接至所述第三N型MOS晶体管的漏极；

第五P型MOS晶体管343，其源极连接至所述电源管脚，其漏极连接至所述第四P型MOS晶体管的栅极，其栅极连接至所述第三N型MOS晶体管大的漏极；

第四N型MOS晶体管344，其源极连接至所述接地管脚，其漏极连接至所述第四P型MOS晶体管的栅极，其栅极连接至所述第三N型MOS晶体管大的漏极。

其中，输入级保护电路350进一步包括：

第六P型MOS晶体管351，其源极连接至所述电源管脚，其栅极连接至OE，其漏极连接至所述输入驱动级中第三N型MOS晶体管的漏极；

第七N型MOS晶体管352，其源极连接至所述接地管脚，其漏极连接至所述第六P型MOS晶体管的漏极，其栅极连接至OE；

第七P型MOS晶体管353，其源极连接至所述电源管脚，栅极连接至第六P型MOS晶体管的漏极，其漏极连接至所述输入级驱动电路340中的第三N型MOS晶体管的漏极；

下面针对多工作电压输入输出管脚单元电路的工作原理进行详细描述，其包括在此单元用作输出时和用作输入时的工作原理：

当此单元用作输入时，即OE为低电平，对输出级而言，输出级保护电路330驱动N1节点为高阻状态，此时，N1节点电压跟随PAD电压变化，一种典型情况，PAD端为高电平2.5V，N1节点电压也为2.5V，于是输出级驱动电路320中的第一P型MOS晶体管321关断，阻止了从PAD端到VDD端可能的电流泄放路径；另外，输出级驱动电路320中的第一N型MOS晶体管324和第二N型MOS晶体管325各承担一部分PAD端到VSS端的压降，保证这两个MOS晶体管的源漏电压不会过大；

对输入级而言，输入级保护电路350驱动N2节点为高电平1.2V，驱动N3节点为高阻状态，此时，输入级驱动电路340中第一N型MOS晶体管341处于打开状态，PAD端信号通过第三N型MOS晶体管341传递到N3节点，再通过反相器传递到Din端，一种典型情况，PAD端为高电平2.0V，则N3节点电压为1.2V，即第三N型MOS晶体管341承担一部分PAD端到VSS端的压降，保证第五P型MOS晶体管343和第四N型MOS晶体管344的栅压不会过大。

当此单元用作输出时，即OE为高电平，对输出级而言，输出级保护电路330驱动N1节点为低电平0V，此时，输出级驱动电路320中的第一P型MOS晶体管321始终保持打开，并和第二P型MOS晶体管322、第一N型MOS晶体管324、第二N型MOS晶体管325共同构成一等效反相器，Dout端信号通过前置驱动电路到Up-out端和Low-out端，再通过等效反相器传递到PAD端，；

对输入级而言，输入级保护电路350驱动N2节点为低电平0V，驱动N3节点为高电平1.2V，此时，输入级驱动电路340中第三N型MOS晶体管341处于关断状态，PAD端信号变化不会传递到N3节点，从而避免了后续电路来回充放电的动态功耗以及VDD端到VSS端可能的动态短路功耗，依此有效的降低总功耗。

下面，将利用电路仿真工具HSPICE对图2中的输入输出管脚单元电路进行仿真，本次仿真基于标准CMOS130nm工艺库。

图3是图2中的输入输出管脚单元电路用作输出时的仿真结果；设置OE为高电平1.2V，Dout端电压是峰值为1.2V，上升、下降时间均为1ps，周期20ns的方波；可以看出，PAD端能很好的跟随Dout端的信号，同时，N3节点维持为高电平，阻断PAD端对Din端的影响。

图4是图2中的输入输出管脚单元电路用作输入时的仿真结果；设置OE为低电平0V，PAD端电压是峰值为2.5V，上升、下降时间均为1ps，周期20ns的方波；可以看出，Din端能很好的跟随Dout端的信号，同时，在PAD端为高电平2.5V时，N1节点也保持为高电平2.5V，从而阻断PAD端到VDD端可能的泄放路径。

本发明提供的低功耗的多工作电压输入输出管脚单元电路，该电路能在OE为低电平，PAD端输入高电平时，将输出驱动级中的第一P型MOS晶体管的栅极以及第二P型MOS晶体管的栅极电压抬高为PAD端的高电平，从而阻断PAD端到VDD端的漏电，并且避免输出驱动级NMOS的源漏电压过大和输入驱动级反相器栅压过大，从而有效保护晶体管，提高电路的可靠性。同时，本发明通过在此单元用作输出时，关断输入驱动级电路，从而有效的降低功耗。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (1)

1.一种低功耗的多工作电压输入输出管脚单元电路，其特征在于，包括：

电源管脚、接地管脚、前置驱动电路(310)、输出级驱动电路(320)和输入级驱动电路(340)，其中：

电源管脚，用于连接电源，以提供电源电压；

接地管脚，用于提供低电平；

前置驱动电路(310)，其连接于所述电源管脚及接地管脚之间，用于将使能信号和待输出信号转换为后续输出；

输出级驱动电路(320)，其输入端与所述前置驱动电路(310)输出端相连，用于根据所述前置驱动电路(310)的输出，驱动外部端口；

输入级驱动电路(340)，其输入端与外部端口相连，用于根据外部端口信号驱动输入信号端口；

其中，所述输出级驱动电路(320)包括：

第一P型MOS晶体管(321)，其源极连接至所述电源管脚；

第二P型MOS晶体管(322)，其漏极连接至外部端口，其源极连接至所述第一P型MOS晶体管的漏极，其栅极连接至所述前置驱动电路的Up-out；

第三P型MOS晶体管(323)，其栅极连接至所述电源管脚，其漏极连接至所述第一P型MOS晶体管的栅极，其源极连接至所述第一P型MOS晶体管的漏极；

第一N型MOS晶体管(324)，其漏极连接至外部端口，其栅极连接至所述电源管脚；

第二N型MOS晶体管(325)，其漏极连接至所述第一N型MOS晶体管的源极，其源极连接至所述接地管脚，其栅极连接至所述前置驱动电路的Low-out；

所述输入级驱动电路(340)包括：

第三N型MOS晶体管(341)，其漏极连接至外部端口；

第四P型MOS晶体管(342)，其源极连接至所述电源管脚，其漏极连接至所述第三N型MOS晶体管(341)的源极；

第五P型MOS晶体管(343)，其源极连接至所述电源管脚，其漏极连接至所述第四P型MOS晶体管的栅极，其栅极连接至所述第三N型MOS晶体管(341)的源极；

第四N型MOS晶体管(344)，其源极连接至所述接地管脚，其漏极连接至所述第四P型MOS晶体管的栅极，其栅极连接至所述第三N型MOS晶体管的源极；

以及还包括：

输出级保护电路(330)，其输入端与使能信号相连，用于在此管脚单元用作输入时，保护输出级驱动电路(320)；

输入级保护电路(350)，其输入端与使能信号相连，用于在此管脚单元用作输入时，保护输入级驱动电路(340)；

且所述输出级保护电路(330)包括：

第五N型MOS晶体管(331)，其漏极连接至所述输出级驱动电路(320)中第三P型MOS晶体管的漏极，其栅极连接至所述电源管脚；

第六N型MOS晶体管(332)，其漏极连接至所述第五N型MOS晶体管的源极，其源极连接至所述接地管脚，其栅极连接至使能信号；

所述输入级保护电路(350)包括：

第六P型MOS晶体管(351)，其源极连接至所述电源管脚，其栅极连接至使能信号，其漏极连接至所述输入级驱动电路(340)中第三N型MOS晶体管(341)的栅极；

第七N型MOS晶体管(352)，其源极连接至所述接地管脚，其漏极连接至所述第六P型MOS晶体管(351)的漏极，其栅极连接至使能信号；

第七P型MOS晶体管(353)，其源极连接至所述电源管脚，栅极连接至第六P型MOS晶体管(351)的漏极，其漏极连接至所述输入级驱动电路(340)中的第三N型MOS晶体管(341)的源极。