CN105703761B - 输入/输出驱动电路 - Google Patents

输入/输出驱动电路 Download PDF

Info

Publication number
CN105703761B
CN105703761B CN201510814930.5A CN201510814930A CN105703761B CN 105703761 B CN105703761 B CN 105703761B CN 201510814930 A CN201510814930 A CN 201510814930A CN 105703761 B CN105703761 B CN 105703761B
Authority
CN
China
Prior art keywords
voltage
predrive
driving circuit
block
couple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510814930.5A
Other languages
English (en)
Other versions
CN105703761A (zh
Inventor
江振锋
李安修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN105703761A publication Critical patent/CN105703761A/zh
Application granted granted Critical
Publication of CN105703761B publication Critical patent/CN105703761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0021—Modifications of threshold
    • H03K19/0027—Modifications of threshold in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种输入输出(I/O)驱动电路，该I/O驱动电路包括后端驱动器，该后端驱动器包括第一开关器件和第一电压提供器件。第一开关器件包括第一端和第二端，该第一开关器件的第一端耦接到I/O电压，其中该第一开关器件在该第一开关器件的第二端处提供初始驱动电压；以及第一电压提供器件包括第一端和第二端，该第一电压提供器件的第一端耦接到该第一开关器件的第二端，其中该第一电压提供器件被配置为通过对该初始驱动电压提供压降，在该第一电压提供器件的第二端提供驱动电压。本发明提供的I/O驱动电路采用可以提供压降的第一电压提供器件，可输出I/O电压和接地电压之外的另一种电压。

Description

输入/输出驱动电路
技术领域
本发明涉及输入/输出(I/O)驱动电路，更具体地，涉及能够运行在宽工作电压范围之间的I/O驱动电路。
背景技术
I/O驱动电路用于提供驱动电压，以驱动耦接到I/O焊盘的电子设备。图1是例示传统I/O驱动电路的框图。如图1所示，I/O驱动电路100包括预驱动器(pre-driver)101和后端驱动器(post driver)103。预驱动器101提供预驱动功能，用于控制后端驱动器103。后端驱动器103被配置为生成驱动电压V_d至I/O焊盘105。
然而，预驱动器101只运行在单个电源域(power domain)，因此对于不同标准，I/O驱动电路100不能满足对不同操作电压的要求。并且，后端驱动器103总是包括用于提供驱动电压的多个PMOSFET(即，P型金属氧化物半导体场效应管)。然而，传统的后端驱动器总是使用包括薄氧化物的核心器件(core device)作为PMOSFET。在这种结构中，预驱动器101不能够运行在宽工作电压范围之内，或者晶体管可能被预驱动器生成的控制信号毁坏。
发明内容
有鉴于此，本发明提供一种I/O驱动电路以有效地解决上述问题。
依据本发明的一方面，提供了一种I/O驱动电路，该I/O驱动电路包括后端驱动器，该后端驱动器包括第一开关器件和第一电压提供器件。第一开关器件包括第一端和第二端，该第一开关器件的第一端耦接到I/O电压，其中该第一开关器件在该第一开关器件的第二端处提供初始驱动电压；以及第一电压提供器件包括第一端和第二端，该第一电压提供器件的第一端耦接到该第一开关器件的第二端，其中该第一电压提供器件被配置为通过对该初始驱动电压提供压降，在该第一电压提供器件的第二端提供驱动电压。
本发明提供的I/O驱动电路采用可以提供压降的第一电压提供器件，可输出I/O电压和接地电压之外的另一种电压。
在阅读各个附图中例示的优选实施例的如下详细描述之后，本发明的这些和其他目的对本领域技术人员来说无疑将变得显而易见。
附图说明
图1是例示传统I/O驱动电路的框图。
图2根据本申请的实施方式例示了后端驱动器的电路示意图。
图3根据本申请的另一实施方式例示了后端驱动器的电路示意图。
图4至图6为根据本申请的不同实施方式例示I/O电路的电路示意图。
图7为根据本申请的一个实施方式例示电压切换模块的电路示意图。
具体实施方式
图2根据本申请的实施方式例示了后端驱动器的电路示意图。如图2所示，后端驱动器200包括第一开关器件SW_1、第一电压提供器件D_vp1、第二开关器件SW_2和第二电压提供器件D_vp2。第一开关器件SW_1包括耦接到I/O电压VDDIO的第一端以及还包括第二端。并且，第一开关器件SW_1在该第一开关器件SW_1的第二端提供初始驱动电压V_di。第一电压提供器件D_vp1包括耦接到第一开关器件SW_1的第二端的第一端，以及还包括第二端。第一电压提供器件D_vp1被配置为通过对初始驱动电压V_di提供压降，以在该第一电压提供器件D_vp1的第二端提供驱动电压V_d。后端驱动器200进一步包括耦接到第一电压提供器件D_vp1的第二端和I/O焊盘201的输出端T_o。
在一个实施方式中，第一开关器件SW_1是I/O器件，第一电压提供器件D_vp1是核心器件。I/O器件的运行电压高于核心器件的运行电压。此外，I/O器件的氧化层比核心器件的氧化层厚，从而由I/O器件可以承受更高的电压。
在一个实施方式中，第一开关器件SW_1是PMOSFET，第一电压提供器件D_vp1是NMOSFET(即，N型金属氧化物半导体场效应管)。即，作为第一开关器件SW_1的PMOSFET包含的氧化层比作为第一电压提供器件D_vp1的NMOSFET的氧化层厚。
再次参考图2，后端驱动器200进一步包括第二开关器件SW_2和第二电压提供器件D_vp2。第二开关器件SW_2包括耦接到输出端T_o的第一端，以及并且包括第二端。第二电压提供器件D_vp2包括耦接到第二开关器件SW_2的第二端的第一端，以及耦接到接地电压的第二端。图2所示的实施方式中，第二开关器件SW_2和第二电压提供器件D_vp2为核心NMOSFET(即，作为核心器件的NMOSFET)，但并不限于此。
在图2所示的实施方式中，第一开关器件SW_1和第一电压提供器件D_vp1作为上拉电路(pull up circuit)，被配置为拉升驱动电压V_d。同时，第二开关器件SW_2和第二电压提供器件D_vp2作为下拉电路(pull down circuit)，被配置为拉低驱动电压V_d。然而，后端驱动器200并不限于包括第二开关器件SW_2和第二电压提供器件D_vp2。此外，第一开关器件SW_1和第一电压提供器件D_vp1并不仅限于作为上拉电路。
图3根据本申请的另一实施方式例示了后端驱动器的电路示意图。在这个实施方式中，后端驱动器300进一步包括第三开关器件SW_3和第三电压提供器件D_vp3。第三开关器件SW_3包括耦接到I/O电压VDDIO的第一端，并且还包括第二端。第三电压提供器件D_vp3包括耦接到第三开关器件SW_3的第二端的第一端，以及包括耦接到输出端T_o的第二端。
在图3的实施方式中，第三开关器件SW_3和第三电压提供器件D_vp3也作为上拉电路。并且在图3的实施方式中，第三开关器件SW_3和第三电压提供器件D_vp3都是PMOSFET器件。
图4至图6为根据本申请的不同实施方式例示I/O电路的电路示意图。在这些实施方式中，I/O电路还包括预驱动器。预驱动器被配置为生成控制信号，以控制上述开关器件和电压提供器件。预驱动器包括多个预驱动块，其中至少一个预驱动块运行在第一电源域(power domain)，以及至少一个预驱动块运行在第二电源域。
例如，至少一个预驱动块运行在上述I/O电压和偏置电压之间，以及至少一个预驱动块运行于I/O电压和接地电压之间，其中该偏置电压低于I/O电压并且高于接地电压。另一个示例，至少一个预驱动块运行在核心电压和接地电压之间，其中核心电压低于I/O电压。再一个示例，至少一个预驱动块还运行在核心电压和偏置电压之间，其中核心电压高于偏置电压。即，I/O电压或核心电压作为至少一个预驱动块的高电压电平，偏置电压或接地电压作为至少一个预驱动块的低电压电平。
在一个实施方式中，I/O电路还包括耦接到预驱动块的电压切换模块(voltageswitch module)。根据电压切换模块的模式，每个预驱动块运行在第一电源域或第二电源域中的一者。例如，电压切换模块接收I/O电压V_DDIO。在第一模式中，电压切换模块将I/O电压V_DDIO直接传递到预驱动块，从而预驱动块运行在I/O电压V_DDIO。在第二模式中，电压切换模块接收把I/O电压V_DDIO降低后生成的核心电压V_core，从而预驱动块运行在核心电压V_core。
请参考图7，图7为根据本申请的一个实施方式例示电压切换模块700的电路示意图。如图7所示，电压切换模块700包括开关器件SW，该开关器件SW可以控制端子T1和输出端OT导通/不导通，并且可以控制端子T2和输出端OT导通/不导通。在第一模式下，端子T1和输出端OT导通，从而电压切换模块700在输出端OT输出I/O电压V_DDIO。在第二模式下，端子T2和输出端OT导通，从而在输出端OT输出由I/O电压V_DDIO压降后形成的核心电压V_core。可以以本领域技术人员熟知的各种方法降低I/O电压V_DDIO来形成核心电压V_core。输出端OT耦接到图4至图6中的预驱动块。
如下将描述图4至图6中例示的I/O电路的细节。请参考图4，I/O电路包括预驱动器401和后端驱动器403。后端驱动器403的结构与图3所示的后端驱动器300的结构相同，简便起见，此处不再赘述。
预驱动器401包括第一预驱动块PDB_1、第二预驱动块PDB_2、第三预驱动块PDB_3和第四预驱动块PDB_4。预驱动块PDB_1、PDB_2、PDB_3和PDB_4包括能够提供预驱动器功能的电路，例如，逻辑电路、缓冲器或放大器。第一预驱动块PDB_1耦接到第三开关器件SW_3的控制端和第三电压提供器件D_vp3的控制端。第一预驱动块PDB_1运行在I/O电压V_DDIO和偏置电压V_bias之间，以生成用于控制第三开关器件SW_3的第三控制信号CS_3，并生成用于控制第三电压提供器件D_vp3的第四控制信号CS_4。第二预驱动块PDB_2耦接到第一开关器件SW_1的控制端，其中第二预驱动块PDB_2运行在I/O电压V_DDIO和接地电压之间，以生成用于控制第一开关器件SW_1的第一控制信号CS_1。请注意，因为第一个开关器件SW_1由于较厚的氧化层可以承受更高的电压，因而第二预驱动块PDB_2可以运行于宽运行电压范围(VDDIO和接地电压)。
第三预驱动块PDB_3耦接到第一电压提供器件D_vp1的控制端。第三预驱动块PDB_3运行在I/O电压V_DDIO和偏置电压V_bias之间，以生成控制第一电压提供器件D_vp1的第二控制信号CS_2。第四预驱动块PDB_4耦接到第二电压提供器件D_vp2的控制端，其中第四预驱动块PDB_4运行在核心电压V_core和接地电压之间，以生成输出至第二电压提供器件D_vp2的第五控制信号CS_5。第二开关器件SW_2包括接收核心电压V_core的控制端，该核心电压V_core比I/O电压V_DDIO低。偏置电压V_bias低于I/O电压V_DDIO并且高于接地电压。
请参考图5，I/O电路500包括预驱动器501和后端驱动器503。后端驱动器503的结构与图3所示的后端驱动器300的结构相同，因此简便起见，此处不再赘述。预驱动器501包括第一预驱动块PDB_1、第二预驱动块PDB_2、第三预驱动块PDB_3和第四预驱动块PDB_4。图5中第一预驱动块PDB_1、第二预驱动块PDB_2和第四预驱动块PDB_4的结构与图4中第一预驱动块PDB_1、第二预驱动块PDB_2和第四预驱动块PDB_4的结构相同，因此简便起见，此处不再赘述。
在图5中，第三预驱动块PDB_3耦接到第一电压提供器件D_vp1。第三D_vp1块PDB_3运行在核心电压V_core和偏置电压V_bias之间，以生成用于控制第一电压提供器件D_vp1的第二控制信号CS_2。
请参考图6，I/O电路600包括预驱动器601和后端驱动器603。后端驱动器603的结构与图3所示的后端驱动器300的结构相同，因此简便起见，此处不再赘述。预驱动器601包括第一预驱动块PDB_1、第二预驱动块PDB_2、第三预驱动块PDB_3和第四预驱动块PDB_4。图6中第一预驱动块PDB_1、第二预驱动块PDB_2和第三预驱动块PDB_3的结构与图4中第一预驱动块PDB_1、第二预驱动块PDB_2和第三预驱动块PDB_3的结构相同，因此简便起见，此处不再赘述。
在图6，第四预驱动块PDB_4耦接到第二电压提供器件D_vp2。第四预驱动块PDB_4运行在I/O电压V_DDIO和接地电压之间，以生成用于控制第二电压提供器件D_vp2的第五控制信号CS_5。在此实施方式中，第二开关器件SW_2的控制端耦接I/O电压V_DDIO。
具体地，由预驱动器中生成的控制信号(例如，控制信号CS_1至CS_5)来控制后端驱动器中的开关器件(例如，SW_1至SW_3)和电压提供器件(例如，D_vp1至D_vp3)的导通或关断，从而在输出端T_o输出不同的电压。
举例而言，通过控制信号CS_3和CS_4，使得第三开关器件SW_3或第三电压提供器件D_vp3关断，以及通过控制信号CS_1和CS_2，使得第一开关器件SW_1和第一电压提供器件D_vp1导通，同时通过控制信号CS_5，使得第二电压提供器件D_vp2关断，如此，使能第一开关器件SW_1和第一电压提供器件D_vp1作为上拉电路，从而在输出端T_o输出的驱动电压为I/O电压V_DDIO减去是NMOSFET的第一电压提供器件D_vp1的阈值电压Vth。
再例如，通过控制信号CS_3和CS_4，使得第三开关器件SW_3和第三电压提供器件D_vp3导通，以及通过控制信号CS_1和CS_2，使得第一开关器件SW_1或第一电压提供器件D_vp1关断，同时通过控制信号CS_5，使得第二电压提供器件D_vp2关断，如此，使能第三开关器件SW_3和第三电压提供器件D_vp3作为上拉电路，从而在输出端T_o输出的驱动电压为I/O电压V_DDIO。
还可以，通过控制信号CS_3和CS_4，使得第三开关器件SW_3或第三电压提供器件D_vp3关断，以及通过控制信号CS_1和CS_2，使得第一开关器件SW_1或第一电压提供器件D_vp1关断，同时通过控制信号CS_5，使得第二电压提供器件D_vp2导通，如此，使能第二开关器件SW_2和第二电压提供器件D_vp2作为下拉电路，从而在输出端T_o输出的驱动电压为接地电压。
基于上述实施方式，可以满足不同标准的要求。下面的表1提供了电压和控制信号的值的两组示例，但这并不构成对本申请的范围的限制。
表1
除了上述表1例示的情况外，在第一开关器件SW_1和第一电压提供器件D_vp1中至少一者关断、第三开关器件SW_3和第三电压提供器件D_vp3中至少一者关断以及第二电压提供器件D_vp2关断的情况下，该后端驱动器的输出端T_o处于高阻态。
将可以理解的是，本申请的范围并不仅限于图4至图6中描述的结构。例如，后端驱动器403、503和603可以只包括第一开关器件SW_1和第一电压提供器件D_vp1。对于这种结构，预驱动器401、501和601可以只包括第二预驱动块PDB_2和第三预驱动块PDB_3。并且，本申请提供的预驱动器并不仅限于适用于本申请提供的后端驱动器。对于这种情况，预驱动器可以视为包括多个控制信号生成模块的控制信号生成电路。
根据上述实施方式，预驱动器可以运行在不同的电源域从而可以匹配不同标准的要求。并且，由于后端驱动器包括I/O器件，预驱动器可以在宽工作电压范围内运行。此外，I/O驱动电路采用可以提供压降并且更稳定的NMOSFET作为上拉电路的一个器件，从而驱动电压更加稳定。
本领域技术人员将容易注意到，在保持本发明的教导的同时，可以对装置和方法做出大量修改和变化。因此，上述公开内容应当被理解为本发明的举例，本发明的保护范围应以权利要求为准。

Claims (13)

1.一种I/O驱动电路，其特征在于，该I/O驱动电路包括后端驱动器，该后端驱动器包括：
第一开关器件，包括第一端和第二端，该第一开关器件的第一端耦接到I/O电压，其中该第一开关器件在该第一开关器件的第二端处提供初始驱动电压；以及
第一电压提供器件，包括第一端和第二端，该第一电压提供器件的第一端耦接到该第一开关器件的第二端，其中该第一电压提供器件被配置为通过对该初始驱动电压提供压降，在该第一电压提供器件的第二端提供驱动电压，
该I/O驱动电路还包括预驱动器，该预驱动器包括多个预驱动块，
其中，其中一个预驱动块被配置为生成用于控制该第一开关器件的第一控制信号，并且被配置为运行在第一电源域；以及其中另一个预驱动块被配置为生成用于控制该第一电压提供器件的第二控制信号，并且被配置为运行在第二电源域，
其中该第一开关器件的氧化层比该第一电压提供器件的氧化层厚。
2.根据权利要求1所述的I/O驱动电路，其特征在于，该第一开关器件是I/O器件，该第一电压提供器件是核心器件。
3.根据权利要求2所述的I/O驱动电路，其特征在于，该第一开关器件是P型金属氧化物半导体场效应管，该第一电压提供器件是N型金属氧化物半导体场效应管。
4.根据权利要求1所述的I/O驱动电路，其特征在于，该I/O驱动电路还包括：
电压切换模块，耦接到该多个预驱动块，
其中根据该电压切换模块的模式，该多个预驱动块中的每一个运行在该第一电源域或该第二电源域中的一者。
5.根据权利要求1所述的I/O驱动电路，其特征在于，至少一个该预驱动块运行在该I/O电压和接地电压之间；或者
至少一个该预驱动块运行在该I/O电压和偏置电压之间；或者
至少一个该预驱动块运行在核心电压和接地电压之间；或者
至少一个该预驱动块运行在核心电压和偏置电压之间，
其中，该核心电压低于该I/O电压，以及该偏置电压低于该核心电压并且高于该接地电压。
6.根据权利要求1所述的I/O驱动电路，其特征在于，该其中一个预驱动块，耦接到该第一开关器件的控制端，其中该其中一个预驱动块运行在该I/O电压和接地电压之间，以生成用于控制该第一开关器件的该第一控制信号。
7.根据权利要求1所述的I/O驱动电路，其特征在于，该其中另一个预驱动块，耦接到该第一电压提供器件的控制端，其中该其中另一个预驱动块运行在该I/O电压和偏置电压之间或者运行在核心电压和偏置电压之间，以生成用于控制该第一电压提供器件的该第二控制信号，
其中该核心电压低于该I/O电压，以及该偏置电压低于该核心电压并且高于接地电压。
8.根据权利要求1所述的I/O驱动电路，其特征在于，该I/O驱动电路还包括输出端，其中该第一电压提供器件的第二端耦接到该输出端，其中该后端驱动器还包括：
第二开关器件，包括耦接到该输出端的第一端以及还包括第二端；以及
第二电压提供器件，包括耦接到该第二开关器件的第二端的第一端以及耦接到接地电压的第二端。
9.根据权利要求8所述的I/O驱动电路，其特征在于，该预驱动器还包括：
第四预驱动块，耦接到该第二电压提供器件的控制端，以生成用于控制该第二电压提供器件的第五控制信号，
其中该第四预驱动块运行在核心电压和该接地电压之间，该第二开关器件还包括接收该核心电压的控制端，或者，其中该第四预驱动块运行在该I/O电压和该接地电压之间，该第二开关器件还包括接收该I/O电压的控制端。
10.根据权利要求1所述的I/O驱动电路，其特征在于，该后端驱动器还包括：
第三开关器件，包括耦接到该I/O电压的第一端以及还包括第二端；以及
第三电压提供器件，包括耦接到该第三开关器件的第二端的第一端以及耦接到该I/O驱动电路的输出端的第二端。
11.根据权利要求10所述的I/O驱动电路，其特征在于，该预驱动器还包括：
第一预驱动块，耦接到该第三开关器件的控制端和该第三电压提供器件的控制端，其中该第一预驱动块运行在该I/O电压和偏置电压之间，以生成用于控制该第三开关器件的第三控制信号以及生成用于控制该第三电压提供器件的第四控制信号。
12.根据权利要求1所述的I/O驱动电路，其特征在于，该I/O驱动电路还包括控制信号生成电路以生成控制该后端驱动器的多个控制信号，该控制信号生成电路包括多个控制信号生成模块，其中至少一个该控制信号生成模块运行在第一电源域，以及至少一个该控制信号生成模块运行在第二电源域。
13.根据权利要求12所述的I/O驱动电路，其特征在于，至少一个该控制信号生成模块运行在I/O电压和接地电压之间，或者至少一个该控制信号生成模块运行在I/O电压和偏置电压之间，
其中该偏置电压低于该I/O电压并且高于该接地电压。
CN201510814930.5A 2014-12-12 2015-11-23 输入/输出驱动电路 Active CN105703761B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462090890P 2014-12-12 2014-12-12
US62/090,890 2014-12-12
US14/746,856 2015-06-23
US14/746,856 US10027321B2 (en) 2014-12-12 2015-06-23 I/O driving circuit and control signal generating circuit

Publications (2)

Publication Number Publication Date
CN105703761A CN105703761A (zh) 2016-06-22
CN105703761B true CN105703761B (zh) 2019-07-19

Family

ID=54695516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510814930.5A Active CN105703761B (zh) 2014-12-12 2015-11-23 输入/输出驱动电路

Country Status (3)

Country Link
US (1) US10027321B2 (zh)
EP (1) EP3041141B1 (zh)
CN (1) CN105703761B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541676B2 (en) * 2017-08-17 2020-01-21 Texas Instruments Incorporated Symmetrical dual voltage level input-output circuitry
CN109428576B (zh) * 2017-08-29 2022-02-11 珠海全志科技股份有限公司 一种多路ip复用pad的控制系统
CN114079452A (zh) * 2020-08-19 2022-02-22 澜起科技股份有限公司 非对称输入输出结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982211A (en) * 1997-03-31 1999-11-09 Texas Instruments Incorporated Hybrid dual threshold transistor registers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028449A (en) 1997-08-05 2000-02-22 Lsi Logic Corporation Integrated circuit I/O buffer having pull-up to voltages greater than transistor tolerance
JP2003133938A (ja) 2001-10-26 2003-05-09 Mitsubishi Electric Corp 出力回路
TWI254508B (en) 2002-12-11 2006-05-01 Ip First Llc Thin gate oxide output driver
US7068091B1 (en) * 2003-02-27 2006-06-27 Cypress Semiconductor Corporation Voltage translator circuit formed using low voltage transistors
US7154309B1 (en) * 2005-01-13 2006-12-26 Advanced Micro Devices, Inc. Dual-mode output driver configured for outputting a signal according to either a selected high voltage/low speed mode or a low voltage/high speed mode
US7863962B2 (en) * 2008-04-17 2011-01-04 National Semiconductor Corporation High voltage CMOS output buffer constructed from low voltage CMOS transistors
US8030964B1 (en) * 2008-05-15 2011-10-04 Altera Corporation Techniques for level shifting signals
US7999523B1 (en) * 2008-08-29 2011-08-16 Silicon Laboratories Inc. Driver with improved power supply rejection
US7936209B2 (en) 2009-04-23 2011-05-03 Lsi Corporation I/O buffer with low voltage semiconductor devices
US8310283B2 (en) 2009-10-29 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Over-drive circuit having stacked transistors
KR101989571B1 (ko) 2012-06-27 2019-06-14 삼성전자주식회사 고전압 및 와이드 랜지 전압 동작을 위한 출력 드라이버 및 그것을 사용한 데이터 출력 드라이빙 회로
TWI508096B (zh) * 2013-08-27 2015-11-11 Mstar Semiconductor Inc 輸出驅動裝置、輸出驅動器以及電位轉換系統

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982211A (en) * 1997-03-31 1999-11-09 Texas Instruments Incorporated Hybrid dual threshold transistor registers

Also Published As

Publication number Publication date
EP3041141B1 (en) 2017-07-12
US20160173085A1 (en) 2016-06-16
EP3041141A2 (en) 2016-07-06
CN105703761A (zh) 2016-06-22
EP3041141A3 (en) 2016-10-26
US10027321B2 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
CN104051453B (zh) 有源esd保护电路
KR101926607B1 (ko) 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법
CN108604898A (zh) 实施缓冲晶体管的动态栅极偏置的输入/输出（i/o）驱动器
US10355685B2 (en) Output circuit
CN105703761B (zh) 输入/输出驱动电路
CN107078733A (zh) 驱动电路
US10063233B2 (en) Method of operating a pull-up circuit
CN202372918U (zh) 一种故障隔离电路
CN112106298B (zh) 具有受控的转换速率的负载开关
CN204145445U (zh) 用于提供门控的电源的装置和系统
US6208178B1 (en) CMOS over voltage-tolerant output buffer without transmission gate
CN103269217A (zh) 输出缓冲器
CN1960173B (zh) D类功率输出级
KR20150105971A (ko) 싱글-엔드 고전압 입력-가능 비교기 회로
CN104270138A (zh) 多电压域的输入/输出缓冲器
TW200818898A (en) Row driver circuitry for imaging devices and related method of operation
JP2003324343A (ja) 集積回路
US8207755B1 (en) Low leakage power detection circuit
CN104836558A (zh) 隔离的高速开关
CN104638622A (zh) 静电放电保护电路
CN102570970A (zh) H桥马达驱动器及电机设备
Kaushal et al. Design and performance benchmarking of steep-slope tunnel transistors for low voltage digital and analog circuits enabling self-powered SOCs
TWI470398B (zh) 驅動電路及其中之電流控制電路
TW201042746A (en) Snap-back tolerant integrated circuits
CN102298408A (zh) 稳压电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant