CN105528322B - 一种防热插拔驱动可选的输出驱动电路 - Google Patents

一种防热插拔驱动可选的输出驱动电路 Download PDF

Info

Publication number
CN105528322B
CN105528322B CN201510555376.3A CN201510555376A CN105528322B CN 105528322 B CN105528322 B CN 105528322B CN 201510555376 A CN201510555376 A CN 201510555376A CN 105528322 B CN105528322 B CN 105528322B
Authority
CN
China
Prior art keywords
circuit
signal
control circuit
grid
stage drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510555376.3A
Other languages
English (en)
Other versions
CN105528322A (zh
Inventor
孙磊
李志国
余天宇
张诗娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201510555376.3A priority Critical patent/CN105528322B/zh
Publication of CN105528322A publication Critical patent/CN105528322A/zh
Application granted granted Critical
Publication of CN105528322B publication Critical patent/CN105528322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种防热插拔驱动可选的输出驱动电路，包括逻辑控制电路，第一级栅压控制电路，第二级栅压控制电路，第一级驱动电路，第二级驱动电路，驱动可选控制电路，ESD保护电路以及SUB和CTP信号产生电路采用本发明所述的电路，当I/O端口的信号电压高于I/O电源电压VCC时，I/O端口处的信号不会给I/O电源充电，造成内部电路功能混乱；此输出驱动电路的输出驱动能力可以根据内部电路控制信号配置，以达到驱动能力和I/O电源电压匹配。

Description

一种防热插拔驱动可选的输出驱动电路
技术领域
本发明涉及一种防热插拔驱动可选的输出驱动电路，适用于集成电路设计，尤其适用于对热插拔敏感的电路。
背景技术
I/O电路是芯片和外界通讯的关键电路，如图1所示是传统的输出驱动电路，MP1和MN1组成驱动电路，MP2和MN2组成ESD保护电路，此电路的功能为把片内信号的驱动能力变大或转换电压电平，驱动片外大负载，同时起到ESD防护的效果。其缺点是I/O端口到VCC间有寄生二极管的通路，当I/O电源没电，I/O端口有电时会有倒灌的现象，这个倒灌现象会导致芯片功能紊乱，甚至芯片损坏，如图2所示虚线为电流充电通路。
另外一个缺点是此输出驱动电路为一级驱动，在I/O电源变化时，I/O的驱动能力随着VCC电位变化较大，不利于I/O电路的实际应用，比如为了满足低压工作的性能，驱动能力较大，但是在高压时，同样的结构会造成功耗的浪费和地跳。
一些芯片产品要求I/O电路必须具有热插拔防护功能，因此如图1所示的电路就不适用了。在I/O设计方面解决热插拔的有效方法是去掉I/O端口到I/O电源VCC的通路。其方法是：1)去除I/O端口到I/O电源VCC的寄生二极管，2)在I/O电源没电，I/O端口有电时，使I/O端口到I/O电源的PMOS的栅端电位和VCC一样，关闭这个PMOS。
图3所示为传统的衬底电位控制电路，衬底电位(即SUB电位)与I/O和VCC中电位高的一致，此电路的缺点是，虽然去掉了驱动电路中PMOS的漏极到衬底的寄生二极管，ESD保护电路中PMOS的漏极到衬底的寄生二极管，但是，没有有效的I/O端口到I/O电源的PMOS栅端电压控制电路，在I/O电源没电，I/O端口有电时这个PMOS的栅端浮空，这个PMOS有开启的可能。
解决驱动能力随电源电压变化问题的方法是设计两级或多级驱动电路，根据I/O电源电位的变化，调节I/O电路中各级驱动电路的开或关，使得I/O电路的驱动能力和I/O电源电压匹配。
发明内容
为了解决上述问题，本发明将衬底控制电路和传输门PMOS栅端控制信号产生电路协同设计，即可以保证正常工作，又可以在I/O电源没电，I/O端口有电时，防止倒灌。同时，此I/O电路还有驱动可选的功能，在I/O电源变化时，I/O的驱动能力变化不大，并有ESD防护能力。
本发明主要由逻辑控制电路，栅压控制电路，驱动可选控制电路，驱动电路，静电放电ESD保护电路，衬底控制电路和传输门PMOS栅端控制信号产生电路组成。
控制信号2可以实现大、小驱动模式的切换。控制信号2有效时，输入信号可以通过MP6/MN4传输到I/O端口；控制信号2无效时，MP6/MN4关闭，输入信号只能通过MP3/MN3传输到I/O端口。
ESD保护电路(MP7/MN5)的功能为，当I/O端口出现正的静电电荷时，正电荷通过MP7泄放到VCC，当I/O端口出现负的静电电荷时，负电荷通过MN5泄放到VSS，保护内部电路。
栅压控制电路，衬底控制电路和传输门PMOS栅端控制信号产生电路共同完成I/O电路防热插拔的功能。当I/O电路正常工作时，衬底电位由I/O电源VCC和I/O端口中电位较高的控制，保证三个电路中的PMOS衬底(SUB)电位为高。控制信号3为高，CTP为低，使得传输门(MP1/MN1)或(MP4/MN2)开启。当I/O电路VCC没电，I/O端口有电时，MP9开启，CTP为高，关闭传输门(MP1/MN1)或(MP4/MN2)，防止I/O端口到逻辑控制电路的倒灌。
该I/O电路即可以防止热插拔带来的倒灌现象，又可以实现驱动可选，是一种防热插拔驱动可选的输出驱动电路。
附图说明
图1为传统输出驱动电路示意图；
图2为传统输出驱动电路在热插拔事件中的电流充电通路示意图；
图3为传统衬底电位控制电路；
图4为本发明所述防热插拔驱动可选的输出驱动电路结构示意图；
图5为本发明所述的SUB和CTP信号产生电路结构示意图；
具体实施方式
本发明所述是一种防热插拔驱动可选的输出驱动电路，如图4所示，该电路包含了逻辑控制电路401，第一级栅压控制电路402，第二级栅压控制电路403，第一级驱动电路404，第二级驱动电路405，驱动可选控制电路406，ESD保护电路407以及SUB和CTP信号产生电路408，其中第一级驱动电路404与第二级驱动电路405为结构完全相同的驱动电路，可以根据实际需要选择保留一级、两级或多级驱动电路；相应的，第一级栅压控制电路402和第二级栅压控制电路403随着驱动电路的级数，也保留相应的级数。
逻辑控制电路401，输出端与第一级栅压控制电路402、第一级驱动电路404以及驱动可选控制电路406相连，输入端与芯片内部相连，用于将输入信号的电平从内部电源的电平转换为I/O电源电平信号，根据控制信号1控制I/O端口的I/O电源电平信号输出；这里的输入信号为芯片内部的输出信号，所述转换是将输入信号的电压升到I/O端口所连接的外部芯片所需要的电压；所述控制电平信号输出为：控制信号为0或1信号，可选择0或1控制驱动电路的输出状态，例如：控制信号为1，即有效时，向第一级栅压控制电路402及第一级驱动电路404输出相同的电平信号，所述电平信号通过第一级栅压控制电路402控制第一级驱动电路404，从而使与所述第一级栅压控制电路402相连的第一级驱动电路404导通，本发明电路处于输出状态，将电平信号传输给I/O端口，控制信号为0，即无效时，向第一级栅压控制电路402输出高电平信号，向第一级驱动电路404输入低电平信号，第一级驱动电路404关闭，本发明所述电路进入三态模式；
驱动可选控制电路406，输入端与逻辑控制电路401相连，并通过控制信号2与芯片内部相连；输出端分别与第二级栅压控制电路403及第二级驱动电路405相连，用于控制第二级驱动电路405的导通和断开；具体的，当控制信号1无效，第二级驱动电路405关闭；当控制信号1有效，控制信号2无效，第二级驱动电路405关闭，I/O电路只通过第一级驱动电路404提供电平信号，工作在小驱动模式；当控制信号1有效，控制信号2有效时，第二级驱动电路405进入正常工作状态，电平信号输出到I/O端口，I/O电路经过第一级驱动电路404和第二级驱动电路405两级驱动提供电平信号，工作在大驱动模式。
第一级栅压控制电路402(MP1/MN1/MP2)分别与逻辑控制电路401、VCC、SUB和CTP产生电路及第一级驱动电路404相连，用于在VCC没电，I/O端口所连接的外部芯片有电情况下，出现漏电倒灌，这时MP2开启，使得MP3的栅端电位为高，防止MP3开启，I/O端口与I/O电源VCC的通路断开。
第二级栅压控制电路403(MP4/MN2/MP5)分别与VCC、驱动可以控制电路、第二级驱动电路405、SUB和CTP产生电路相连，用于在VCC没电，I/O端口所连接的外部芯片有电的情况下，MP5开启，使得MP6的栅端电位为高，防止MP6开启，I/O端口与I/O电源VCC的通路断开；
第一级栅压控制电路402及第二级栅压控制电路403的输入信号为逻辑控制电路401的输出信号和SUB和CTP信号产生电路408的输出信号，输出信号驱动第一级驱动电路404和第二级驱动电路405的PMOS。
第一级驱动电路404(MP3/MN3)第二级驱动电路405(MP6/MN4)的功能为驱动片外负载，第一级驱动电路404的输入为第一级栅压控制电路402的输出信号和逻辑控制电路401的输出信号，第二级驱动电路405的输入为第二级栅压控制电路403的输出信号和驱动可选控制电路406的输出信号。MP3和MP6的衬底电位都由衬底控制电路控制。第一级驱动电路404和第二级驱动电路405的输出都接到I/O端口，用于控制电平信号输出到I/O端口，打开时，为I/O端口输出电平信号。
SUB和CTP信号产生电路408，用于产生衬底电位和CTP信号，分别传输给第一级栅压控制电路402、第二级栅压控制电路403、第一级驱动电路404、第二级驱动电路405以及ESD保护电路407，控制其导通或断开。其中，如图4所示，衬底电位与第一级栅压控制电路中的MP1衬底和MP2衬底相连，与第二级栅压控制电路中的MP4衬底和MP5衬底相连，与第一级驱动电路中的MP3衬底相连，与第二级驱动电路中的MP6衬底相连，与ESD保护电路中的MP7衬底相连。所述CTP信号与第一级栅压控制电路中的MP1栅端相连，与第二级栅压控制电路中的MP4栅端相连。
ESD保护电路407(MP7/MN5)的功能为，当I/O端口出现静电电荷时，泄放静电电荷，保护内部电路。
其中，SUB和CTP信号产生电路408的具体结构如图5所示，其具体工作模式为，当电路处于输入正常工作时或VCC没电，I/O端口所连接的外部芯片有电时，产生衬底电位。当I/O电路正常工作时，控制信号3为高，MN6开启，使得MP10的栅端电位为低，MP10开启，进而使得衬底电位和VCC一致；控制信号3为低，MN7开启，使得CTP信号小于I/O端口VCC电位，MP10开启，进而使得衬底电位和VCC一致。I/O电源没电，I/O端口有电时，MP8/MP9开启，使得衬底电位和I/O端口电位一致，同时关闭MP10，关闭VCC到I/O端口的漏电通路。当I/O电路正常工作时，控制信号3为高，MN6开启，CTP信号为低，使得栅压控制电路中的传输门开启，输入信号传输到I/O端口。当I/O电源没电，I/O端口有电时，MP9开启，CTP信号为高，使得栅压控制电路中的传输门关闭，防止I/O端口电流倒灌到内部电路。SUB和CTP信号产生电路的输入信号为控制信号3，I/O电源VCC和I/O端口信号。输出CTP信号到第一级栅压控制电路、第二级栅压控制电路，输出衬底信号到第一级栅压控制电路、第二级栅压控制电路、第一级驱动电路、第二级驱动电路和ESD保护电路407。
本发明中，根据I/O电源电压的高低和对驱动能力的要求，栅压控制电路，驱动电路和驱动可选控制电路分为两级。根据实际的需要可以和为一级，或多级，以达到更好的效果。
注意，在本文件中使用的任何术语不应当被认为限制本发明的范围。本领域的技术人员将理解，本发明并不限于上述的实施例，并且不脱离由所附权利要求书定义的本发明的范围，可以做出很多修改和增加。

Claims (5)

1.一种防热插拔驱动可选的输出驱动电路，其特征在于，该电路包括逻辑控制电路，第一级栅压控制电路，第二级栅压控制电路，第一级驱动电路，第二级驱动电路，驱动可选控制电路，ESD保护电路以及SUB和CTP信号产生电路，其中：
逻辑控制电路，输出端与第一级栅压控制电路、第一级驱动电路以及驱动可选控制电路相连，输入端与芯片内部相连，用于将输入信号的电压升到I/O端口所连接的芯片所需要的电压，根据控制信号1有效或无效，控制第一级和第二级驱动电路的导通和断开；
驱动可选控制电路，输入端与逻辑控制电路相连，并通过控制信号2与芯片内部相连；输出端分别与第二级栅压控制电路及第二级驱动电路相连，用于控制第二级驱动电路的导通和断开；
第一级栅压控制电路包括晶体管MP1、晶体管MN1和晶体管MP2，逻辑控制电路的输出端与MP1的源极及MN1的源极相连，MP1的漏极与MN1的漏极连接，并与MP2的源极相连，电源电压VCC提供给MN1的栅极与MP2的栅极，MP2的漏极连接至I/O端口；
第二级栅压控制电路包括晶体管MP4、晶体管MN2和晶体管MP5，驱动可选控制电路的输出端与MP4的源极与MN2的源极相连，MP4的漏极与MN2的漏极连接，并与MP5的源极相连，电源电压VCC提供给MN2的栅极与MP5的栅极，MP5的漏极连接至I/O端口；
第一级驱动电路包括晶体管MP3和晶体管MN3，MP3的栅极与MP1的漏极、MN1的漏极及MP2的源极连接，MP3的源极连接至电源电压VCC，MP3的漏极与MN3的漏极连接，MN3的源极接地，MN3的栅极与逻辑控制电路输出端相连；
第二级驱动电路包括晶体管MP6和晶体管MN4，MP6的栅极与MP4的漏极、MN2的漏极及MP5的源极连接，MP6的源极连接至电源电压VCC，MP6的漏极与MP5的漏极、MN4的漏极连接，MN4的源极接地，MN4的栅极与驱动可选控制电路的输出端相连；
第一级栅压控制电路，用于在电源电压VCC没电，I/O端口所连接的外部芯片有电时，MP2开启，使得MP3的栅极电位为高，防止MP3开启，I/O端口与电源电压VCC的通路断开；
第二级栅压控制电路，分别与电源电压VCC、驱动可选控制电路、第二级驱动电路、SUB和CTP信号产生电路相连，用于在电源电压VCC没电，I/O端口所连接的外部芯片有电时，MP5开启，使得MP6的栅极电位为高，防止MP6开启，I/O端口与电源电压VCC的通路断开；
第一级驱动电路，输入为第一级栅压控制电路的输出信号和逻辑控制电路的输出信号，输出连接到I/O端口，第一级驱动电路导通时，将输入信号输出到I/O端口；
第二级驱动电路，输入为第二级栅压控制电路的输出信号和驱动可选控制电路的输出信号，输出连接到I/O端口，第二级驱动电路导通时，将输入信号输出到I/O端口；
SUB和CTP信号产生电路，用于产生衬底电位SUB和CTP信号，分别传输给第一级栅压控制电路、第二级栅压控制电路、第一级驱动电路、第二级驱动电路以及ESD保护电路，控制其导通或断开，其中：衬底电位与第一级栅压控制电路中的MP1衬底和MP2衬底相连，与第二级栅压控制电路中的MP4衬底和MP5衬底相连，与第一级驱动电路中的MP3衬底相连，与第二级驱动电路中的MP6衬底相连，与ESD保护电路中的晶体管MP7衬底及MP7栅极相连；CTP信号与第一级栅压控制电路中的MP1栅极相连，与第二级栅压控制电路中的MP4栅极相连。
2.根据权利要求1所述的输出驱动电路，其特征在于，所述第一级驱动电路与第二级驱动电路为结构完全相同的驱动电路，可以根据实际需要选择保留一级、两级、三级及三级以上驱动电路；第一级栅压控制电路和第二级栅压控制电路随着驱动电路的级数，也保留相应的级数。
3.根据权利要求1或2所述的输出驱动电路，其特征在于，所述逻辑控制电路具体用于，控制信号1为高电平，即有效时，向第一级栅压控制电路及第一级驱动电路中的MN3输出相同的电平信号，所述电平信号通过第一级栅压控制电路控制第一级驱动电路中的MP3，此时输出驱动电路处于输出状态，将电平信号传输给I/O端口；控制信号1无效时，向第一级栅压控制电路输出高电平信号，向第一级驱动电路中MN3输入低电平信号，第一级驱动电路关闭，输出驱动电路进入三态模式；所述三态模式包括：小驱动模式、大驱动模式和正常工作状态。
4.根据权利要求3所述的输出驱动电路，其特征在于，所述驱动可选控制电路具体用于，当控制信号1无效，第一级驱动电路关闭，控制信号1通过驱动可选控制电路使得第二级驱动电路关闭；当控制信号1有效，控制信号2无效，第二级驱动电路关闭，输出驱动电路只通过第一级驱动电路提供电平信号；当控制信号1有效，控制信号2有效时，输出驱动电路通过第一级驱动电路和第二级驱动电路两级驱动提供电平信号。
5.根据权利要求4所述的输出驱动电路，其特征在于，SUB和CTP信号产生电路包括晶体管MN6、晶体管MN7、晶体管MP8、晶体管MP9和晶体管MP10，控制信号3作为SUB和CTP信号产生电路的输入信号，控制信号3的反相信号与MN7的栅极连接，控制信号3输入到MN6栅极，MN6的漏极接地，MN6的源极连接MP9的漏极、MP10的栅极及MN7的漏极，MP9的源极与MP8的源极、MN7的源极连接，且MP9的源极、MP8的源极及MN7的源极连接至I/O端口，MP8的栅极与MP9的栅极、MP10的漏极相连，且连接至电源电压VCC，MP8的漏极与MP10的源极相连，衬底电位与MP8的衬底、MP9的衬底、MP10的衬底及MP10的源极相连；
所述SUB和CTP信号产生电路具体用于，当输出驱动电路处于正常工作模式或电源电压VCC没电，I/O端口所连接的外部芯片有电时，产生衬底电位SUB；
当输出驱动电路正常工作时，控制信号3为高，MN6开启，使得MP10的栅极电位为低，MP10开启，进而使得衬底电位和电源电压VCC一致；控制信号3为低，MN7开启，使得CTP信号小于电源电压VCC电位，MP10开启，进而使得衬底电位和电源电压VCC一致；
电源电压VCC没电，I/O端口有电时，MP8/MP9开启，使得衬底电位和I/O端口电位一致，同时关闭MP10，关闭电源电压VCC到I/O端口的漏电通路；
当输出驱动电路正常工作时，控制信号3为高，MN6开启，CTP信号为低，使得第一级栅压控制电路中的MP1导通，第二级栅压控制电路中的MP4导通，输入信号传输到I/O端口；
当电源电压VCC没电，I/O端口有电时，MP9开启，CTP信号为高，使得第一级栅压控制电路中的MP1断开，第二级栅压控制电路中的MP4断开，防止I/O端口电流倒灌到内部电路。
CN201510555376.3A 2015-09-01 2015-09-01 一种防热插拔驱动可选的输出驱动电路 Active CN105528322B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510555376.3A CN105528322B (zh) 2015-09-01 2015-09-01 一种防热插拔驱动可选的输出驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510555376.3A CN105528322B (zh) 2015-09-01 2015-09-01 一种防热插拔驱动可选的输出驱动电路

Publications (2)

Publication Number Publication Date
CN105528322A CN105528322A (zh) 2016-04-27
CN105528322B true CN105528322B (zh) 2019-05-07

Family

ID=55770559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510555376.3A Active CN105528322B (zh) 2015-09-01 2015-09-01 一种防热插拔驱动可选的输出驱动电路

Country Status (1)

Country Link
CN (1) CN105528322B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106374909B (zh) * 2016-09-19 2019-06-04 中国电子科技集团公司第五十八研究所 一种带热插拔功能的i/o端口电路结构
CN106656148B (zh) * 2016-12-20 2020-05-15 峰岹科技（深圳）有限公司 一种防止电流倒灌的双向io电路
US10748890B2 (en) * 2017-03-31 2020-08-18 Stmicroelectronics International N.V. Negative voltage tolerant IO circuitry for IO pad
CN107800280B (zh) * 2017-12-12 2019-08-30 上海贝岭股份有限公司 功率开关的驱动电路
US10707876B1 (en) * 2019-01-18 2020-07-07 Qualcomm Incorporated High-voltage and low-voltage signaling output driver

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1442954A (zh) * 2002-03-06 2003-09-17 株式会社东芝 包含逻辑电路的总线缓冲电路
EP0735493B1 (de) * 1995-03-30 2004-11-24 Texas Instruments Deutschland Gmbh Bus-Treiberschaltung
CN101226514A (zh) * 2007-12-27 2008-07-23 深圳和而泰智能控制股份有限公司 I/o口扩展电路
CN103268133A (zh) * 2013-04-18 2013-08-28 北京大学 一种多工作电压输入输出管脚单元电路
CN103646945A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 集成电路电源esd保护电路
CN103675577A (zh) * 2012-09-18 2014-03-26 北京中电华大电子设计有限责任公司 一种在集成电路中实现io反向漏电检测的方法及电路
CN104638887A (zh) * 2015-01-30 2015-05-20 北京时代民芯科技有限公司 一种可实现输出高电平转换的输出驱动电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0735493B1 (de) * 1995-03-30 2004-11-24 Texas Instruments Deutschland Gmbh Bus-Treiberschaltung
CN1442954A (zh) * 2002-03-06 2003-09-17 株式会社东芝 包含逻辑电路的总线缓冲电路
CN101226514A (zh) * 2007-12-27 2008-07-23 深圳和而泰智能控制股份有限公司 I/o口扩展电路
CN103675577A (zh) * 2012-09-18 2014-03-26 北京中电华大电子设计有限责任公司 一种在集成电路中实现io反向漏电检测的方法及电路
CN103268133A (zh) * 2013-04-18 2013-08-28 北京大学 一种多工作电压输入输出管脚单元电路
CN103646945A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 集成电路电源esd保护电路
CN104638887A (zh) * 2015-01-30 2015-05-20 北京时代民芯科技有限公司 一种可实现输出高电平转换的输出驱动电路

Also Published As

Publication number Publication date
CN105528322A (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
CN105528322B (zh) 一种防热插拔驱动可选的输出驱动电路
CN104319275B (zh) 静电放电保护电路
CN103762969B (zh) 一种抗噪声干扰的高压侧栅驱动电路
CN104883051B (zh) 一种多模式控制可配置型互补片上负压电荷泵电路
CN103001475B (zh) 应用于同步升压型dc-dc转换器的短路保护电路
CN104242296B (zh) 电能传输设备以及电能传输方法
CN104145391B (zh) 用于差分输入/输出接口的电涌保护
CN106230416A (zh) 一种带有源钳位的无自举栅极驱动电路
CN107979363A (zh) 开关机电路及电子设备
CN106876380A (zh) 静电放电保护电路及用于静电放电保护的方法
CN103401229A (zh) 带有反馈加强的电压触发的静电放电箝位电路
CN109756220A (zh) 一种衬底电位选择电路
CN104052445B (zh) 减少串扰的装置
CN106374909B (zh) 一种带热插拔功能的i/o端口电路结构
CN106843361B (zh) 一种防止反向漏电的端口保护电路
CN110289848A (zh) 电压电平转换电路
WO2022116416A1 (zh) 施密特触发器
CN102148241B (zh) 一种耦合电容触发可控硅器件
CN105630054B (zh) 迟滞电压比较器
CN104716938B (zh) 一种栅跟随输入输出电路
CN106330172B (zh) 高电压阈值器件的传输门及其后续下拉电路结构
CN107579064A (zh) 一种堆叠式静电放电保护电路
CN105827233B (zh) 通过纵向源极跟随器感测的反向电流保护电路
CN209182771U (zh) 片内串联供电系统及应用其的运算单元、芯片、算力板和计算设备
CN206226399U (zh) 控制装置

Legal Events

Date Code Title Description
DD01 Delivery of document by public notice

Addressee: Gai Ana

Document name: Notification of Acceptance of Patent Application

C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant