CN106100321A - 一种互补反馈式栅极开关电荷泵电路 - Google Patents

Abstract

本发明公开了一种互补反馈式栅极开关电荷泵电路，包括偏置电路、参考支路、输出支路和运放反馈补偿回路，偏置电路通过两路电流镜偏置管，分别给输出支路中的充电电流管和放电电流管提供偏置电压；参考支路和输出支路分别通过电容和传输门结构，使得偏置电平不随开关信号产生较大波动，保持稳定；运放反馈补偿回路将输出电平同参考电平比较，反馈至电流镜偏置管，补偿上下充放电电流值。本发明适应低电压设计要求，能够保证电荷泵充放电电流的匹配及稳定，同时满足锁相环低相位噪声的要求。

Description

一种互补反馈式栅极开关电荷泵电路

技术领域

本发明涉及电荷泵电路技术，尤其涉及一种互补反馈式栅极开关电荷泵电路。

背景技术

根据开关管位置的不同，电荷泵可以分为：漏极开关、源级开关和栅极开关三大类。常用电荷泵结构主要为漏极开关形式。通过“自举”的方法消除电荷共享效应，通过运放反馈的方法提高充放电电流匹配程度。此种漏极开关电荷泵电路，可以获得较好的充放电电流匹配，较快的开关速度。但在电源到地之间层叠了两个开关管和两个电流管，最小电源电压至少为两个开关管源漏电压和两个电流管源漏电压之和。

而在低电源电压下，若仍采用漏极开关电荷泵，则明显电压裕度受限，输出摆幅较小。栅极开关电荷泵，电源到地之间只层叠两个电流管，更适合在低电压下工作。因为电压较低，开关管难以完全关断。因而即使在断开充放电通路的时候，也存在电源到地的通路，产生泄漏电流。另一方面，低电源电压下，开关管工作速度也较慢，导致电荷泵充放电电流建立和关断时间较长，工作频率大大降低。对于电流管，为了增大输出摆幅，必须降低电流管源漏压降，电流管工作在饱和区，过驱动电压也随之减小，电流管处于非深度饱和状态，电流值受源漏电压影响较大，短沟道效应明显。这样带来上下充放电电流难以匹配，以及充放电电流随输出电压变化等问题。

传统的栅极开关电荷泵电路显然不能满足开关速度、充放电电流匹配等要求，通过采用输出门的结构可以在一定程度上改善充放电电流开关的响应速度，但不能解决电流失配的问题。通过运放反馈至电流管衬底或栅极，可以一定程度保证充放电电流的匹配，但充放电电流仍会随输出电平变化而改变。

发明内容

发明目的：为了克服上述现有技术中存在的不足，本发明提供一种互补反馈式栅极开关电荷泵电路，具有工作电源电压低，电流开关速度快，充放电电流严格匹配且随输出电平变化较小的特点。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种互补反馈式栅极开关电荷泵电路，包括偏置电路、参考支路、输出支路和运放反馈补偿回路，还包括两对互补开关信号，所述两对互补开关信号分别为输入信号UP与输入信号UPB、输入信号DN与输入信号DNB，其中：

所述偏置电路为设有两路电流镜偏置管的结构，分别向输出支路提供充电电流管偏置电平Pbias和放电电流管偏置电平Nbias，所述两对互补开关信号均作为输出支路的控制输入信号，输出支路包括充电电流管和放电电流管，输出支路输出互补反馈式栅极开关电荷泵电路的输出电平VOUT；所述输出支路采用栅极开关和传输门结合的形式，将输出支路同偏置电路隔离，同时参考支路在偏置处接电容维持偏置电平稳定，参考支路向运放反馈补偿回路提供参考电平VREF；所述运放反馈补偿回路采用运放反馈和互补补偿的方式，将输出电平VOUT同参考电平VREF比较，并输出反馈电平Vf至偏置电路中的电流镜偏置管，补偿上下充放电电流值，将充电电流与放电电流进行匹配，使充电电流值或放电电流值不随输出电平VOUT变化；

当输入信号UP为高电平且输入信号UPB为低电平时，充电电流管打开，对后级负载进行充电；当输入信号DN为高电平且输入信号DNB为低电平时，放电电流管打开，对后级负载进行放电；当输入信号UP和输入信号DN同时为高电平时，充电电流的大小等于放电电流；当输入信号UP和输入信号DN同时为低电平时，充电电流管和放电电流管均关断，输出为高阻状态。

作为优选，所述偏置电路包括外加电流源、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4，其中，第一NMOS管MN1的漏极、第一NMOS管MN1的栅极、第二NMOS管MN2的栅极和第三NMOS管MN3的栅极相连，其连接点连接到外加电流源的输出口；第二NMOS管MN2的漏极、第一PMOS管MP1的漏极、第一PMOS管MP1的栅极和第二PMOS管MP2的栅极相连；第三NMOS管MN3的漏极、第三PMOS管MP3的漏极和第三PMOS管MP3的栅极相连，其连接点提供充电电流管偏置电平Pbias；第二PMOS管MP2的漏极、第三NMOS管MN3的漏极和第三NMOS管MN3的栅极相连，其连接点提供放电电流管偏置电平Nbias；第一NMOS管MN1的源极、第二NMOS管MN2的源极、第三NMOS管MN3的源极和第四NMOS管MN4的源极相连，其连接点连接到地；第一PMOS管MP1的源极、第二PMOS管MP2的源极和第三PMOS管MP3的源极相连，其连接点连接到电源和外加电流源的输入口；

所述参考支路包括第五PMOS管MP5、第六NMOS管MN6、第一电容C1和第二C2；输出支路包括第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9，第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十NMOS管MN10；运放反馈补偿回路包括第四PMOS管MP4、第五NMOS管MN5和运放A1，其中，所述第五NMOS管MN5的漏极、第五PMOS管MP5的栅极、第七PMOS管MP7的源级、第八NMOS管MN8的漏级和第二电容C2的负极板相连，其连接点连接到充电电流管偏置电平Pbias；第八PMOS管MP8的栅极和第八NMOS管MN8的栅级连接输入信号UP；第七PMOS管MP7的栅极连接输入信号UPB；第七PMOS管MP7的漏极、第八PMOS管MP8的漏极、第八NMOS管MN8的源级和第九PMOS管MP9的栅级相连；

所述第六NMOS管MN6的栅极、第六PMOS管MP6的源级、第七NMOS管MN7的漏级和第一电容C1的正极板相连，其连接点连接到放电电流管偏置电平Nbias；第六PMOS管MP6的栅极和第九NMOS管MN9的栅级连接输入信号DNB；第七NMOS管MN7的栅极连接输入信号DN；第六PMOS管MP6的漏极、第七NMOS管MN7的源极、第九NMOS管MN9的漏级和第十NMOS管MN10的栅级相连；

所述第五PMOS管MP5的漏极和第六NMOS管MN6的漏极相连，其连接点作为参考电平VREF，并连接到运放A1的正输入端；第九PMOS管MP9的漏极和第十NMOS管MN10的漏极相连，其连接点作为输出电平VOUT，并连接到运放A1的负输入端；运放A1的输出端作为反馈电压Vf，连接到第四PMOS管MP4的栅极和第五NMOS管MN5的栅极；第四PMOS管MP4的漏极连接到放电电流管偏置电平Nbias；第五NMOS管MN5的源极、第六NMOS管MN6的源极、第九NMOS管MN9的源极、第十NMOS管MN10的源极和第一电容C1的负极板相连，其连接点连接到地；第四PMOS管MP4的源极、第五PMOS管MP5的源极、第八PMOS管MP8的源极、第九PMOS管MP9的源极和第二电容C2的正极板相连，其连接点连接到电源；

当输入信号UP为高电平时，传输门第八NMOS管MN8和第七PMOS管MP7导通，连接到电源的栅极开关第八PMOS管MP8断开，充电电流管第九PMOS管MP9的栅极迅速降为偏置电压，提供充电电流；当输入信号UP为低电平时，传输门第八NMOS管MN8和第七PMOS管MP7断开，栅极开关第八PMOS管MP8导通，充电电流管第九PMOS信号管MP9栅极被拉到电源电压，且与偏置电路断开，MP9被完全关断，无充电电流；当输入信号DN为高电平时，传输门第七NMOS管MN7和第六PMOS管MP6导通，连接到地的栅极开关第九NMOS管MN9断开，放电电流管第十NMOS管MN10的栅极迅速拉升到偏置电压，产生放电电流；当输入信号DN为低电平时，传输门第七NMOS管MN7和第六PMOS管MP6断开，栅极开关第九NMOS管MN9导通，放电电流管第十NMOS管MN10栅极被拉到地，且与偏置电路断开，第十NMOS管MN10被完全关断，无放电电流；

所述运放反馈补偿回路中，运放A1通过比较参考电平VREF和输出电平VOUT，输出反馈电压Vf到MN5和MP4的栅极，分别补偿上下两路偏置电流源：当输出电平VOUT和参考电压VREF的电平一致时，则第五PMOS管MP5和第九PMOS管MP9的栅极漏电压相同，第五PMOS管MP5和第九PMOS管MP9的电流完全匹配，第六NMOS管MN6和第十NMOS管MN10的栅漏电压相同，第六NMOS管MN6和第十NMOS管MN10的电流完全匹配，第九PMOS管MP9和第十NMOS管MN10的电流值相等；当输出VOUT电平较小，接近地时，第十NMOS管MN10的电流值减小，反馈电压Vf较小，补偿管第四PMOS管MP4工作，产生的电流注入放电支路偏置电流源，而补偿管第五NMOS管MN5不工作，第十NMOS管MN10的电流值得到提高，补偿由于输出电平VOUT较小带来的影响；当输入电平VOUT较大，接近电源电压时，第九PMOS管MP9的电流值减小，此时反馈电压Vf较大，补偿管第五PMOS管MP5工作，产生的电流注入充电电支路偏置电流源，而补偿管第四PMOS管MP4不工作，以此提高第PNMOS管MP9的电流值。

有益效果：与现有技术相比，本发明具有以下优点：

1、本发明的电路结构中采用栅极开关和传输门结合的形式，将输出支路中的充放电电流管同偏置电路隔离，同时通过参考电路在偏置处接电容维持电平稳定，保证了充放电电流管的快速开启以及电流稳定。

2、本发明的电路结构中通过运放反馈、互补补偿的方法，解决了由于电压裕度带来的充放电电流失配等问题，即一方面保证了充放电电流的严格匹配，另一方面维持电流值不随输出电平变化，进而提高了电荷泵电路的工作性能，改善了整个锁相环的相位噪声和环路稳定性。

3、本发明的互补反馈式栅极开关电荷泵电路可以工作在低电源电压下，电流开关速度快，充放电电流严格匹配且随输出电平变化较小。

附图说明

图1为本发明提出的互补反馈式栅极开关电荷泵电路的结构示意图；

图2为各工艺角下，输出电平从0到0.7V变化时，充放电电流的变化情况仿真图；

图3为各工艺角下，输入同频同相开关信号UP/DN，充放电电流的瞬态波形仿真图。

具体实施方式

下面结合附图对本发明作更进一步的说明。

图1所示为本发明的一种互补反馈式栅极开关电荷泵电路，包括偏置电路、参考支路、输出支路、运放反馈补偿回路，以及输入信号UP/UPB和DN/DNB，其分别为一对互补开关信号。当UP为高电平且UPB为低电平时，充电电流管打开，对后级负载进行充电；当DN为高电平且DNB为低电平时，放电电流管打开，对后级负载进行放电；当UP、DN同时为高电平时，充电电流的大小等于放电电流；当UP、DN同时为低电平时，充放电电流管均关断，输出为高阻状态。

如图1所示，偏置电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4。MN1的漏极、MN1的栅极、MN2的栅极和MN3的栅极相连，并连接到外加电流源的输出口；MN2的漏极、MP1的漏极、MP1的栅极和MP2的栅极相连；MN3的漏极、MP3的漏极和MP3的栅极相连，其连接点提供充电电流管偏置电平Pbias，同时连接到MN5的漏极、MP5的栅极、MP7的源级和MN8的漏级；MP2的漏极、MN4的漏极和MN4的栅极相连，其连接点提供放电电流管偏置电平Nbias，同时连接到MP4的漏极、MN6的栅极、MP6的源级和MN7的漏级；MN1的源极、MN2的源极、MN3的源极和MN4的源极相连，其连接点连接到地；MP1的源极、MP2的源极和MP3的源极相连，其连接点连接到电源和外接电流源的输入口。

其中，参考支路包括第五PMOS管MP5、第六NMOS管MN6、电容C1和C2；输出支路包括第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9，第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10；运放反馈补偿回路包括第四PMOS管MP4、第五NMOS管MN5和运放A1。MP5的栅极、MP7的源级、MN8的漏级和C2的负极板相连，其连接点连接到Pbias；MP8的栅极和MN8的栅级连接到输入信号UP；MP7的栅极连接到输入信号UPB；MP7的漏极、MP8的漏极、MN8的源级和MN9的栅级相连；MN6的栅极、MP6的源级、MN7的漏级和C1的正极板相连，其连接点连接到Nbias；MP6的栅极和MN9的栅级连接到输入DNB信号；MN7的栅极连接到输入DN信号；MP6的漏极、MN7的源极、MN9的漏级和MN10的栅级相连；MP5的漏极和MN6的漏极相连，其连接点作为参考电平VREF，并连接到运放A1的正输入端；MP9的漏极和MN10的漏极相连，其连接点作为输出电平VOUT，并连接到运放A1的负输入端；运放A1的输出端作为反馈电压Vf，连接到MP4的栅极和MN5的栅极；MN5的漏极连接到Pbias；MP4的漏极连接到Nbias；MN5的源极、MN6的源极、MN9的源极、MN10的源极和C1的负极板相连，其连接点连接到地。MP4的源极、MP5的源极、MP8的源极、MP9的源极和C2的正极板相连，其连接点连接到电源。

本发明的互补反馈式栅极开关电荷泵电路通过偏置电路中的两路电流镜偏置管，分别给充电管和放电管提供偏置电压，并同时输出给参考支路和输出支路；在参考支路中的电流管MP5和MN6栅极接电容C1和C2，使偏置电平Pbias和Nbias不随开关信号UP/UPB及DN/DNB产生较大波动，保持稳定，充放电电流管MP7、MN8、MP6和MN7的栅极通过传输门结构同偏置电平连接，并由开关信号UP/UPB及DN/DNB控制。传输门结构，一方面可以隔离偏置电路的电容对充放电速度的影响，另一方面可以完全切断充放电电流，避免产生泄漏电流的问题。当UP信号为高电平时，传输门MN8和MP7导通，连接到电源的栅极开关MP8断开，充电电流管MP9栅极迅速降为偏置电压，提供充电电流。当UP信号为低电平时，传输门MN8和MP7断开，栅极开关MP8导通，充电电流管MP9栅极被拉到电源电压，且与偏置电路断开，MP9被完全关断，无充电电流。对于DN信号，当DN信号为高电平时，传输门MN7和MP6导通，连接到地的栅极开关MN9断开，放电电流管MN10栅极迅速拉升到偏置电压，产生放电电流。当DN信号为低电平时，传输门MN7和MP6断开，栅极开关MN9导通，放电电流管MN10栅极被拉到地，且与偏置电路断开，MN10被完全关断，无放电电流。

通过比较参考支路的中间电平VREF和输出电平VOUT，反馈电压同时连接到MN5和MP4的栅极，分别补偿上下两路偏置电流源。由于运放反馈，根据运放虚短原理，VOUT和VREF的电平一致，则MP5和MP9的栅漏电压相同，MP5和MP9的电流完全匹配，同样的MN6和MN10的栅漏电压相同，MN6和MN10的电流完全匹配，因为MP5和MN6处同一支路，电流相等，因此MP9和MN10的电流值相等。另一方面，当VOUT电平较小，接近地时，由于沟道调制效应，MN10的电流值会减小，此时运放反馈电压较小，补偿管MP4工作，产生的电流注入放电支路偏置电流源，而补偿管MN5不工作，MN10的电流值得到提高，补偿由于VOUT电平较小带来的影响。当VOUT电平较大，接近电源电压时，MP9的电流值会减小，此时运放反馈电压较大，补偿管MP5工作，产生的电流注入充电支路偏置电流源，而补偿管MP4不工作，以此提高MP9的电流值。通过互补动态调整上下偏置电流源电流值的大小，实现充放电电流不随输出电平VOUT的变化而改变。

如图2所示，电源电压为0.7伏，在ss，tt和ff工艺角下，输出电平在0到0.7V范围内变化时，充放电电流的变化情况。仿真结果表明，有效输出电平可以覆盖0.15V到0.55V。在此范围内，充放电电流严格匹配且保持恒定。tt工艺角下，电流变化幅度为0.34μA，小于0.6％。

如图3所示，在ss，tt和ff工艺角下，输入同频同相的开关信号UP和DN，频率为16.368M，脉冲宽度1ns，上下充放电电流的瞬态波形。仿真结果表明，输出充放电电流的脉冲宽度为1ns，电流建立和关断时间小于150ps。tt工艺角下，充放电电流误差为96nA，小于0.15％。

综上所述，本发明具有工作电源电压低，电流开关速度快，充放电电流严格匹配且随开关信号和输出电平变化较小的特点。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (2)

1.一种互补反馈式栅极开关电荷泵电路，其特征在于：包括偏置电路、参考支路、输出支路和运放反馈补偿回路，还包括两对互补开关信号，所述两对互补开关信号分别为输入信号UP与输入信号UPB、输入信号DN与输入信号DNB，其中：

所述偏置电路为设有两路电流镜偏置管的结构，分别向输出支路提供充电电流管偏置电平Pbias和放电电流管偏置电平Nbias，所述两对互补开关信号均作为输出支路的控制输入信号，输出支路包括充电电流管和放电电流管，输出支路输出互补反馈式栅极开关电荷泵电路的输出电平VOUT；所述输出支路采用栅极开关和传输门结合的形式，将输出支路同偏置电路隔离，同时参考支路在偏置处接电容维持偏置电平稳定，参考支路向运放反馈补偿回路提供参考电平VREF；所述运放反馈补偿回路采用运放反馈和互补补偿的方式，将输出电平VOUT同参考电平VREF比较，并输出反馈电平Vf至偏置电路中的电流镜偏置管，补偿上下充放电电流值，将充电电流与放电电流进行匹配，使充电电流值或放电电流值不随输出电平VOUT变化；

当输入信号UP为高电平且输入信号UPB为低电平时，充电电流管打开，对后级负载进行充电；当输入信号DN为高电平且输入信号DNB为低电平时，放电电流管打开，对后级负载进行放电；当输入信号UP和输入信号DN同时为高电平时，充电电流的大小等于放电电流；当输入信号UP和输入信号DN同时为低电平时，充电电流管和放电电流管均关断，输出为高阻状态。

2.根据权利要求1所述的互补反馈式栅极开关电荷泵电路，其特征在于：

所述偏置电路包括外加电流源、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4，其中，第一NMOS管MN1的漏极、第一NMOS管MN1的栅极、第二NMOS管MN2的栅极和第三NMOS管MN3的栅极相连，其连接点连接到外加电流源的输出口；第二NMOS管MN2的漏极、第一PMOS管MP1的漏极、第一PMOS管MP1的栅极和第二PMOS管MP2的栅极相连；第三NMOS管MN3的漏极、第三PMOS管MP3的漏极和第三PMOS管MP3的栅极相连，其连接点提供充电电流管偏置电平Pbias；第二PMOS管MP2的漏极、第三NMOS管MN3的漏极和第三NMOS管MN3的栅极相连，其连接点提供放电电流管偏置电平Nbias；第一NMOS管MN1的源极、第二NMOS管MN2的源极、第三NMOS管MN3的源极和第四NMOS管MN4的源极相连，其连接点连接到地；第一PMOS管MP1的源极、第二PMOS管MP2的源极和第三PMOS管MP3的源极相连，其连接点连接到电源和外加电流源的输入口；

所述参考支路包括第五PMOS管MP5、第六NMOS管MN6、第一电容C1和第二C2；输出支路包括第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9，第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十NMOS管MN10；运放反馈补偿回路包括第四PMOS管MP4、第五NMOS管MN5和运放A1，其中，所述第五NMOS管MN5的漏极、第五PMOS管MP5的栅极、第七PMOS管MP7的源级、第八NMOS管MN8的漏级和第二电容C2的负极板相连，其连接点连接到充电电流管偏置电平Pbias；第八PMOS管MP8的栅极和第八NMOS管MN8的栅级连接输入信号UP；第七PMOS管MP7的栅极连接输入信号UPB；第七PMOS管MP7的漏极、第八PMOS管MP8的漏极、第八NMOS管MN8的源级和第九PMOS管MP9的栅级相连；

所述第六NMOS管MN6的栅极、第六PMOS管MP6的源级、第七NMOS管MN7的漏级和第一电容C1的正极板相连，其连接点连接到放电电流管偏置电平Nbias；第六PMOS管MP6的栅极和第九NMOS管MN9的栅级连接输入信号DNB；第七NMOS管MN7的栅极连接输入信号DN；第六PMOS管MP6的漏极、第七NMOS管MN7的源极、第九NMOS管MN9的漏级和第十NMOS管MN10的栅级相连；

所述第五PMOS管MP5的漏极和第六NMOS管MN6的漏极相连，其连接点作为参考电平VREF，并连接到运放A1的正输入端；第九PMOS管MP9的漏极和第十NMOS管MN10的漏极相连，其连接点作为输出电平VOUT，并连接到运放A1的负输入端；运放A1的输出端作为反馈电压Vf，连接到第四PMOS管MP4的栅极和第五NMOS管MN5的栅极；第四PMOS管MP4的漏极连接到放电电流管偏置电平Nbias；第五NMOS管MN5的源极、第六NMOS管MN6的源极、第九NMOS管MN9的源极、第十NMOS管MN10的源极和第一电容C1的负极板相连，其连接点连接到地；第四PMOS管MP4的源极、第五PMOS管MP5的源极、第八PMOS管MP8的源极、第九PMOS管MP9的源极和第二电容C2的正极板相连，其连接点连接到电源；

当输入信号UP为高电平时，传输门第八NMOS管MN8和第七PMOS管MP7导通，连接到电源的栅极开关第八PMOS管MP8断开，充电电流管第九PMOS管MP9的栅极迅速降为偏置电压，提供充电电流；当输入信号UP为低电平时，传输门第八NMOS管MN8和第七PMOS管MP7断开，栅极开关第八PMOS管MP8导通，充电电流管第九PMOS信号管MP9栅极被拉到电源电压，且与偏置电路断开，MP9被完全关断，无充电电流；当输入信号DN为高电平时，传输门第七NMOS管MN7和第六PMOS管MP6导通，连接到地的栅极开关第九NMOS管MN9断开，放电电流管第十NMOS管MN10的栅极迅速拉升到偏置电压，产生放电电流；当输入信号DN为低电平时，传输门第七NMOS管MN7和第六PMOS管MP6断开，栅极开关第九NMOS管MN9导通，放电电流管第十NMOS管MN10栅极被拉到地，且与偏置电路断开，第十NMOS管MN10被完全关断，无放电电流；

所述运放反馈补偿回路中，运放A1通过比较参考电平VREF和输出电平VOUT，输出反馈电压Vf到MN5和MP4的栅极，分别补偿上下两路偏置电流源：当输出电平VOUT和参考电压VREF的电平一致时，则第五PMOS管MP5和第九PMOS管MP9的栅极漏电压相同，第五PMOS管MP5和第九PMOS管MP9的电流完全匹配，第六NMOS管MN6和第十NMOS管MN10的栅漏电压相同，第六NMOS管MN6和第十NMOS管MN10的电流完全匹配，第九PMOS管MP9和第十NMOS管MN10的电流值相等；当输出VOUT电平较小，接近地时，第十NMOS管MN10的电流值减小，反馈电压Vf较小，补偿管第四PMOS管MP4工作，产生的电流注入放电支路偏置电流源，而补偿管第五NMOS管MN5不工作，第十NMOS管MN10的电流值得到提高，补偿由于输出电平VOUT较小带来的影响；当输入电平VOUT较大，接近电源电压时，第九PMOS管MP9的电流值减小，此时反馈电压Vf较大，补偿管第五PMOS管MP5工作，产生的电流注入充电电支路偏置电流源，而补偿管第四PMOS管MP4不工作，以此提高第PNMOS管MP9的电流值。