CN208924195U

CN208924195U - 一种基于运算放大器采样控制底噪的ab类放大器

Info

Publication number: CN208924195U
Application number: CN201821749623.9U
Authority: CN
Inventors: 秦鹏举; 卢昌鹏
Original assignee: SHANGHAI HAILICHUANG MICROELECTRONIC CO Ltd
Current assignee: Shanghai hailichuang Technology Co.,Ltd.
Priority date: 2018-10-26
Filing date: 2018-10-26
Publication date: 2019-05-31
Anticipated expiration: 2028-10-26

Abstract

基于运算放大器采样控制底噪的AB类放大器，包括：第一电流采样电路的输出端与第一运算放大器的负输入端连接，输入端与第一P型偏置MOS管的源极连接；第二电流采样电路的输出端与第一运算放大器的正输入端连接，输入端与P型限压MOS管的漏极连接；第一运算放大器的输出端与P型限压MOS管的栅极连接；第三电流采样电路的输出端与第二运算放大器的负输入端连接，输入端与N型限压MOS管的漏极连接；第四电流采样电路的输出端与第二运算放大器的正输入端连接，输入端与第一N型偏置MOS管的源极连接；第二运算放大器的输出端与N型限压MOS管的栅极连接。本实用新型能够实现不额外使用高压MOS器件或者特别开发的减小衬底电流的MOS器件消除正反馈，降低AB类放大器底噪。

Description

一种基于运算放大器采样控制底噪的AB类放大器

技术领域

本实用新型涉及AB类放大器领域，尤指一种基于运算放大器采样控制底噪的AB类放大器。

背景技术

A类放大器导通时间为100％，因此可得到较高的线性度，但是A类放大器静态偏置电流较大，在负载点的中心，在没有信号或者只有间断的信号时，会出现相当大的功率损失，因此效率较低。相对A类放大器，B类放大器是一种互补式的输出结构，两个晶体管不能同时工作，静态偏置电流基本为0，因此效率较高，同时由于每个器件工作半个周期，导通时间只有50％，存在较大的交越失真，严重影响了放大器的性能。

而AB类放大器的输出器件工作时间大于半个周期而小于一个周期，导通时间在50—100％之间，它通过在B类放大器的两个晶体管输入端加适当的正向偏置电压，使两个晶体管不会彻底截止，消除了交越失真。AB类放大器既改善了B类放大器的非线性，效率又高于A类，是A类放大器的高线性度与B类放大器的高效率的结合。

AB类放大器采用推挽输出，典型的偏置架构如图1所示：P型输出MOS管和N型输出MOS管是输出驱动管，第一P型偏置MOS管，第二P型偏置MOS管，第一N型偏置MOS管，第二N型偏置MOS管为P型输出MOS管、N型输出MOS管提供偏置电压，使得P型输出MOS管和N型输出MOS管在静态的时候处于弱导通状态，静态电流较小，以提高整体的效率，其中P型输出MOS管的栅压VPG即第一偏置电压与第一P型偏置MOS管的栅压VPB相关，N型输出MOS管的栅压VNG即第二偏置电压与第一N型偏置MOS管的栅压VNB相关。当第一P型偏置MOS管、第二P型偏置MOS管、第一N型偏置MOS管、第二N型偏置MOS管确定后，通过调整VPB，可以调整P型输出MOS管的栅压VPG即第一偏置电压；通过调整VNB，可以调整N型输出MOS管的栅压VNG即第二偏置电压。

对MOS管，由于热载流子效应，会形成衬底漏电流。由于衬底漏电流与沟道电流和电场强度相关，因此当其它条件基本确定时，衬底漏电流与沟道电流基本呈线性关系，当电源电压升高时，第一N型偏置MOS管、第一P型偏置MOS管的Vds随之增大，增大到一定程度后，其衬底漏电流会非常显著，从而AB类放大器偏置区在电源电压增大后出现相位反转、增益降低的现象，当电源电压增大后，AB类放大器的底噪会逐渐增大，并且会出现一个极值，严重的影响了AB类放大器的电源电压工作范围。

由于这个问题，AB类放大器在电压较高的应用中受到困扰，为了解决这个问题，需要消除掉正反馈的现象，可以采用特别的MOS器件，如高压MOS器件或者特别开发的减小衬底电流的MOS器件。但这种方式会带来成本的提升，降低产品的竞争力。

实用新型内容

本实用新型的目的是提供一种基于运算放大器采样控制底噪的AB类放大器，实现不额外使用高压MOS器件或者特别开发的减小衬底电流的MOS器件消除正反馈，降低AB类放大器底噪的目的。

本实用新型提供的技术方案如下：

本实用新型提供一种基于运算放大器采样控制底噪的AB类放大器，包括：

MOS管输出模块，包括接入第一偏置电压的第一端口和接入第二偏置电压的第二端口；

MOS管偏置控制模块，包括第一N型偏置MOS管、第二N型偏置MOS管，第一P型偏置MOS管、第二P型偏置MOS管、第一运算放大器和第二运算放大器；

所述第二P型偏置MOS管分别与所述第一N型偏置MOS管和第一P型偏置MOS管串联输出所述第一偏置电压；所述第二N型偏置MOS管分别与所述第一N型偏置MOS管和第一P型偏置MOS管串联输出所述第二偏置电压；

所述第一N型偏置MOS管与所述第二P型偏置MOS管之间串联N型限压MOS管，所述第一P型偏置MOS管与所述第二N型偏置MOS管之间串联P型限压MOS管；

第一电流采样电路的输出端与所述第一运算放大器的负输入端连接，输入端与所述第一P型偏置MOS管的源极连接；第二电流采样电路的输出端与所述第一运算放大器的正输入端连接，输入端与所述P型限压MOS管的漏极连接；所述第一运算放大器的输出端与所述P型限压MOS管的栅极连接；

第三电流采样电路的输出端与所述第二运算放大器的负输入端连接，输入端与所述N型限压MOS管的漏极连接；第四电流采样电路的输出端与所述第二运算放大器的正输入端连接，输入端与所述第一N型偏置MOS管的源极连接；所述第二运算放大器的输出端与所述N型限压MOS管的栅极连接。

进一步的，所述MOS管输出模块包括：

P型输出MOS管和N型输出MOS管；所述P型输出MOS管的源极与电源连接，所述P型输出MOS管与所述N型输出MOS管共漏极并作为AB类放大器的输出端，所述N型输出MOS管的源极接地；其中，所述第一端口为所述P型输出MOS管的栅极，所述第二端口为所述N型输出MOS的栅极。

进一步的，所述MOS管偏置控制模块包括：

所述第二P型偏置MOS管的栅极作为AB类放大器的第一输入端，所述第二P型偏置MOS管的源极与电源连接，所述第二P型偏置MOS管的漏极分别与所述第一P型偏置MOS管的源极、所述第一N型偏置MOS管的漏极和所述P型输出MOS管的栅极连接；

所述第一P型偏置MOS管的源极与所述P型输出MOS管的栅极连接，漏极与所述N型输出MOS管的栅极连接；所述第一N型偏置MOS管的漏极与所述P型输出MOS管的栅极连接，源极与所述N型输出MOS管的栅极连接；

所述第二N型偏置MOS管的栅极作为AB类放大器的第二输入端，所述第二N型偏置MOS管的漏极分别与所述第一N型偏置MOS管的源极、所述第一P型偏置MOS管的漏极和所述N型输出MOS管的栅极连接，所述第二N型偏置MOS管的的源极接地；

N型限压MOS管的源极与所述第一N型偏置MOS管的漏极连接，N型限压MOS管与所述第二P型偏置MOS管共漏极；

P型限压MOS管与所述第二N型偏置MOS管共漏极，P型限压MOS管的源极与所述第一P型偏置MOS管的漏极连接。

通过本实用新型提供的一种基于运算放大器采样控制底噪的AB类放大器，能够实现不额外使用高压MOS器件或者特别开发的减小衬底电流的MOS器件消除正反馈，降低AB类放大器底噪的目的。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对一种基于运算放大器采样控制底噪的AB类放大器的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是现有技术中AB类放大器的结构示意图；

图2是现有技术中高Vds电压时偏置NMOS管的衬底漏电流的变化示意图；

图3是现有技术中低Vds电压时偏置NMOS管的衬底漏电流的变化示意图；

图4是现有技术中N型和P型偏置管的衬底漏电流与沟道电流的关系示意图；

图5是现有技术中电源VDD的电压值等于5.5V时AB类放大器电压和电流随输入变化示意图；

图6是典型的AB类运放工作电路的结构示意图；

图7是现有技术中AB类放大器的底噪随电源电压的变化示意图；

图8是本实用新型基于运算放大器采样控制底噪的AB类放大器的一个实施例的结构示意图；

图9是本实用新型基于运算放大器采样控制底噪的AB类放大器的底噪随电源电压的变化示意图。

具体实施方式

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对照附图说明本实用新型的具体实施方式。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本实用新型相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

MOS管中，S为源极，D为漏极，G为栅极。

AB类放大器采用推挽输出，典型的偏置架构如图1所示：P型输出MOS管(P0)和N型输出MOS管(N0)是输出驱动管，第一P型偏置MOS管(P1)，第二P型偏置MOS管(P2)，第一N型偏置MOS管(N1)，第二N型偏置MOS管(N2)为P型输出MOS管(P0)、N型输出MOS管(N0)提供偏置电压，使得P型输出MOS管(P0)和N型输出MOS管(N0)在静态的时候处于弱导通状态，静态电流较小，以提高整体的效率，其中P型输出MOS管(P0)的栅压即第一偏置电压(VPG)与第一P型偏置MOS管(P1)的栅压VPB相关，N型输出MOS管(N0)的栅压即第二偏置电压(VNG)与第一N型偏置MOS管(N1)的栅压VNB相关，当第一P型偏置MOS管(P1)、第二P型偏置MOS管(P2)、第一N型偏置MOS管(N1)、第二N型偏置MOS管(N2)确定后，通过调整VPB，可以调整P型输出MOS管(P0)的栅压即第一偏置电压(VPG)；通过调整VNB，可以调整N型输出MOS管(N0)的栅压即第二偏置电压(VNG)。

为了控制P型输出MOS管(P0)和N型输出MOS管(N0)的直通电流，静态时，P型输出MOS管(P0)的Vgs(G极与S极之间的电压)基本在Vthp(门限值)附近，且N型输出MOS管(N0)的Vgs(G极与S极之间的电压)基本在Vthn(门限值)附近，则：

第一偏置电压(VPG)≈VDD－Vthp；

其中，VDD为电源的电压值，Vthp为P型输出MOS管(P0)的电压门限值。

第二偏置电压(VNG)≈Vthn；

其中，Vthn为N型输出MOS管(N0)的电压门限值。

则第一P型偏置MOS管(P1)、第一N型偏置MOS管(N1)的Vds等于第一偏置电压(VPG)减去第二偏置电压(VNG)，即VDD－Vthp－Vthn。

对MOS管，由于热载流子效应，会形成衬底漏电流，原因是沟道中强电场，使沟道的载流子发生碰撞电离，产生了电子－空穴对，一部分热载流子从漏极(D)进入衬底就形成了衬底漏电流。由于衬底漏电流与沟道电流和电场强度相关，因此当Vds(D极与S极之间的电压)固定时，随着Vgs的增大，沟道电流不断增大，但是随着Vgs继续增大，横向电场强度开始减小，因此在Vgs变大的过程中，衬底漏电流会出现一个峰值，如图2和图3所示。

由于衬底漏电流由沟道载流子碰撞电离产生，因此当其它条件基本确定时，衬底漏电流与沟道电流基本呈线性关系，如图4所示。

在不考虑衬底漏电流或者衬底漏电流非常微小的情况下，前述AB类放大器推挽部分的输入和输出是同相位的。当电源(VDD)的电压值升高时，第一N型偏置MOS管(N1)、第一P型偏置MOS管(P1)的Vds随之增大，增大到一定程度后，其衬底漏电流会非常显著，例如，第一N型偏置MOS管(N1)的衬底漏电流是143nA，第一P型偏置MOS管(P1)的衬底漏电流是8nA。

下面对此时电路的工作状态进行分析，以NMOS为例，如图5所示。不考虑衬底漏电流的情况下，第二P型偏置MOS管(P2)的栅压增大，第二P型偏置MOS管(P2)的沟道电流减小，则第一偏置电压(VPG)减小，流过第一P型偏置MOS管(P1)的电流变小(Vgs变小)，流过第一N型偏置MOS管(N1)的电流增大。考虑衬底漏电流后，第一N型偏置MOS管(N1)有明显的衬底漏电流，流过第一N型偏置MOS管(N1)的沟道电流变大，则第一N型偏置MOS管(N1)的衬底漏电流会更大，当第一N型偏置MOS管(N1)衬底漏电流的变化速率大于第二P型偏置MOS管(P2)沟道电流的变化速率时，这里就不能平衡了，正常情况下，由于该节点的阻抗很大，nA级电流的变化就足以引起很大的电压变化，当第一N型偏置MOS管(N1)的衬底漏电流达到一定程度时，衬底漏电流的变化很容易超过第二P型偏置MOS管(P2)沟道电流的变化，所以在新的平衡中，偏置区电流的减小主要由第一N型偏置MOS管(N1)漏电流的减小决定。因此当第二P型偏置MOS管(P2)的栅压增大时，流过第一N型偏置MOS管(N1)的沟道电流减小，衬底漏电流也减小，且幅度大于第一P型偏置MOS管(P1)沟道电流减小幅度，等效于向VPG注入电流，导致第一偏置电压(VPG)增大，反过来引起流过第一P型偏置MOS管(P1)的电流增大，以达到新的平衡，最终的结果为第二P型偏置MOS管(P2)栅压与第一偏置电压(VPG)同向，整个系统成为正反馈。

当第一N型偏置MOS管(N1)的衬底漏电流变化决定偏置区电流变化时，还会产生一个影响，当电源(VDD)的电压值不断增大，第一N型偏置MOS管(N1)的Vds越来越大，衬底漏电流越来越严重，因此相同的电压变化引起的电流变化越来越大，相当于偏置区的等效阻抗越来越小，AB类放大器的放大倍数也越来越小。

对一个典型的AB类运放工作电路，如图6所示。

其中，增益为Av，输入电阻为R1，反馈电阻为R2，Vni为等效噪声(R1的噪声，R2的噪声，运放的输入噪声等)，Vo为输出噪声。因此，计算可得：

当AB类放大器增益Av是正数时，随着Av的降低，Vo越来越小；当Av是负数的时候，有一个极值点，Av＝－β＝－(R1+R2)/R1，Av趋向极值点时，Vo急剧变差(此时环路增益为Av*(1/β)＝－1，形成正反馈)。结合前面AB类放大器偏置区在电源(VDD)的电压值增大后相位反转、增益降低的现象，当电源(VDD)的电压值增大后，如图7所示，AB类放大器的底噪会逐渐增大，并且会出现一个极值，严重的影响了AB类放大器的工作范围。由于这个问题，AB类放大器在电压较高的应用中受到困扰，同时由于衬底漏电流的大小与工艺相关，不同批次的衬底漏电流情况也不尽相同，只能缩小其应用范围，保证工作的正确。为了解决这个问题，需要消除掉正反馈的现象，可以采用特别的MOS器件，如高压器件或者特别开发的减小衬底电流的器件。但这种方式会带来成本的提升，降低产品的竞争力。

本实用新型基于运算放大器采样控制底噪的AB类放大器的实施例，如图8所示，包括：

MOS管偏置控制模块，包括第一N型偏置MOS管(N1)、第二N型偏置MOS管(N2)，第一P型偏置MOS管(P1)、第二P型偏置MOS管(P2)、第一运算放大器(U1)和第二运算放大器(U2)；

所述第二P型偏置MOS管(P2)分别与所述第一N型偏置MOS管(N1)和第一P型偏置MOS管(P1)串联输出所述第一偏置电压(VPG)；所述第二N型偏置MOS管(N2)分别与所述第一N型偏置MOS管(N1)和第一P型偏置MOS管(P1)串联输出所述第二偏置电压(VNG)；

所述第一N型偏置MOS管(N1)与所述第二P型偏置MOS管(P2)之间串联N型限压MOS管(NB)，所述第一P型偏置MOS管(P1)与所述第二N型偏置MOS管(N2)之间串联P型限压MOS管(PB)；

第一电流采样电路(电流采样电路1)的输出端(out)与所述第一运算放大器(U1)的负输入端(-)连接，输入端(in)与所述第一P型偏置MOS管(P1)的源极(S)连接；第二电流采样电路(电流采样电路2)的输出端(out)与所述第一运算放大器(U1)的正输入端(+)连接，输入端(in)与所述P型限压MOS管(PB)的漏极(D)连接；所述第一运算放大器(U1)的输出端(out)与所述P型限压MOS管(PB)的栅极(G)连接；

第三电流采样电路(电流采样电路3)的输出端(out)与所述第二运算放大器(U2)的负输入端(-)连接，输入端(in)与所述N型限压MOS管(NB)的漏极(D)连接；第四电流采样电路(电流采样电路4)的输出端(out)与所述第二运算放大器(U2)的正输入端(+)连接，输入端(in)与所述第一N型偏置MOS管(N1)的源极(S)连接；所述第二运算放大器(U2)的输出端(out)与所述N型限压MOS管(NB)的栅极(G)连接。

所述MOS管输出模块包括P型输出MOS管(P0)和N型输出MOS管(N0)；所述P型输出MOS管(P0)的源极(S)与电源(VDD)连接，所述P型输出MOS管(P0)与所述N型输出MOS管(N0)共漏极(D)并作为AB类放大器的输出端，所述N型输出MOS管(N0)的源极(S)接地；其中，所述第一端口为所述P型输出MOS管(P0)的栅极(G)，所述第二端口为所述N型输出MOS的栅极(G)。

所述MOS管偏置控制模块包括：所述第二P型偏置MOS管(P2)的栅极(G)作为AB类放大器的第一输入端，所述第二P型偏置MOS管(P2)的源极(S)与电源(VDD)连接，所述第二P型偏置MOS管(P2)的漏极(D)分别与所述第一P型偏置MOS管(P1)的源极(S)、所述第一N型偏置MOS管(N1)的漏极(D)和所述P型输出MOS管(P0)的栅极(G)连接；

所述第一P型偏置MOS管(P1)的源极(S)与所述P型输出MOS管(P0)的栅极(G)连接，漏极(D)与所述N型输出MOS管(N0)的栅极(G)连接；所述第一N型偏置MOS管(N1)的漏极(D)与所述P型输出MOS管(P0)的栅极(G)连接，源极(S)与所述N型输出MOS管(N0)的栅极(G)连接；

所述第二N型偏置MOS管(N2)的栅极(G)作为AB类放大器的第二输入端，所述第二N型偏置MOS管(N2)的漏极(D)分别与所述第一N型偏置MOS管(N1)的源极(S)、所述第一P型偏置MOS管(P1)的漏极(D)和所述N型输出MOS管(N0)的栅极(G)连接，所述第二N型偏置MOS管(N2)的的源极(S)接地；

N型限压MOS管(NB)的源极(S)与所述第一N型偏置MOS管(N1)的漏极(D)连接，N型限压MOS管(NB)与所述第二P型偏置MOS管(P2)共漏极(D)；

P型限压MOS管(PB)与所述第二N型偏置MOS管(N2)共漏极(D)，P型限压MOS管(PB)的源极(S)与所述第一P型偏置MOS管(P1)的漏极(D)连接。

第一电流采样点(I1)是第一电流采样电路(电流采样电路1)的输入端(in)与第一P型偏置MOS管(P1)的源极(S)连接线路上的任意一处的采样点，用于采集输入第一P型偏置MOS管(P1)的电流值i1。

第二电流采样点(I2)是第二电流采样电路(电流采样电路2)的输入端(in)与P型限压MOS管(PB)的漏极(D)连接线路上的任意一处的采样点，用于采集输入P型限压MOS管(PB)的电流值i2。

第三电流采样点(I3)是第三电流采样电路(电流采样电路3)的输入端(in)与N型限压MOS管(NB)的漏极(D)连接线路上的任意一处的采样点，用于采集输入N型限压MOS管(NB)的电流值i3。

第四电流采样点(I4)是第四电流采样电路(电流采样电路4)的输入端(in)与第一N型偏置MOS管(N1)的源极(S)连接的线路上的任意一处的采样点，用于采集通过第一N型偏置MOS管(N1)后输出的电流值i4。

第一运算放大器(U1)比较电流值i1和电流值i2的大小，如果第一运算放大器(U1)输出0则表明电流值i1≈电流值i2，即未产生很大的衬底漏电流。当电源(VDD)的电压值升高以后，由于第一P型偏置MOS管(P1)的源漏电压Vds升高，则第一P型偏置MOS管(P1)会产生衬底漏电流，此时I1<I2。则由于第一运算放大器(U1)的放大作用，P型限压MOS管(PB)的栅极VBP的电压会升高，由于P型限压MOS管(PB)VGS的钳位，第一P型偏置MOS管(P1)的源漏电压Vds电压会降低，此时第一P型偏置MOS管(P1)衬底漏电会减小，如此反复检测，根据第一运算放大器(U1)的检测结果调节P型限压MOS管(PB)的栅极电压VBP的电压大小，以达到降低噪声的效果。

第二运算放大器(U2)比较电流值i3和电流值i4的大小，如果第二运算放大器(U2)输出1则表明电流值i3≈电流值i4，即未产生很大的衬底漏电流。当电源(VDD)的电压值升高以后，由于第一N型偏置MOS管(N1)的源漏电压Vds升高，则第一N型偏置MOS管(N1)会产生衬底漏电流，此时I3>I4。则由于第二运算放大器(U2)的放大，N型限压MOS管(NB)的栅极VBN的电压会下降，由于N型限压MOS管(NB)的栅极电压VGS的钳位，NMOS管(N1)的源漏电压Vds电压会降低，此时第一N型偏置MOS管(N1)衬底漏电会减小，如此反复检测，根据第二运算放大器(U2)的检测结果调节N型限压MOS管(NB)的栅极电压VBN的电压大小，以达到降低噪声的效果。

通过在第一N型偏置MOS管(N1)、第一P型偏置MOS管(P1)上叠加MOS管，限制第一N型偏置MOS管(N1)、第一P型偏置MOS管(P1)的Vds，并通过运算放大器计算采样点的电流值的比较结果进行调节P型限压MOS管(PB)的栅极电压(VBP)，和N型限压MOS管(NB)的栅极电压(VBN)，动态调节限压MOS管的栅极电压，从而控制第一偏置电压(VPG)和第二偏置电压(VNG)的大小。针对目前AB类放大器中高电源电压时底噪异常的问题，消除了偏置区MOS器件的衬底漏电流问题，解决了高电源电压底噪异常的问题，提升了应用中的工作范围。采用了本实用新型方法后，底噪如图9所示，可以看到，高电压情况下的底噪得到了很好的控制。

需要特别注意VBN及VBP的选择，使第一N型偏置MOS管(N1)、第一P型偏置MOS管(P1)工作在合理的工作范围。以第一N型偏置MOS管(N1)为例，如果该工艺中Vds_nmos<2V时，NMOS的衬底漏电流可以忽略，则VBN＝第二偏置电压(VNG)+2+Vth_nmos。同理，如果该工艺中Vds_pmos<2V时，PMOS的衬底漏电流可以忽略，则VBP＝第一偏置电压(VPG)-2-Vth_pmos。

需要注意的是，当电源(VDD)的电压值不断提高的时候，虽然第一N型偏置MOS管(N1)、第一P型偏置MOS管(P1)的衬底漏电流可以忽略，但限压MOS管NB，PB可能会产生较大的衬底漏电流，仍然会出现异常正反馈的现象，此时需要串联更多的限压MOS管，保证所有的MOS管都不会产生较大的衬底漏电流。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims

1.一种基于运算放大器采样控制底噪的AB类放大器，其特征在于，包括：

所述第一N型偏置MOS管与第二P型偏置MOS管之间串联N型限压MOS管，所述第一P型偏置MOS管与所述第二N型偏置MOS管之间串联P型限压MOS管；

2.根据权利要求1所述的基于运算放大器采样控制底噪的AB类放大器，其特征在于，所述MOS管输出模块包括：

3.根据权利要求2所述的基于运算放大器采样控制底噪的AB类放大器，其特征在于，所述MOS管偏置控制模块包括：

所述第二N型偏置MOS管的栅极作为AB类放大器的第二输入端，所述第二N型偏置MOS管的漏极分别与所述第一N型偏置MOS管的源极、所述第一P型偏置MOS管的漏极和所述N型输出MOS管的栅极连接，所述第二N型偏置MOS管的源极接地；