CN101841309B

CN101841309B - 一种轨对轨运算放大器

Info

Publication number: CN101841309B
Application number: CN2010101933332A
Authority: CN
Inventors: 唐生东; 张鸿; 牛杨杨; 程军
Original assignee: Xian Jiaotong University
Current assignee: Xian Jiaotong University
Priority date: 2010-06-07
Filing date: 2010-06-07
Publication date: 2013-01-02
Anticipated expiration: 2030-06-07
Also published as: CN101841309A

Abstract

本发明公开了一种轨对轨运算放大器，包括米勒补偿电路，该电路分别连接有第一级电路和第二级电路，第一级电路包含有N管输入电路、P管输入电路、电流注入电路、电流抽取电路、第一级输出支路电路以及偏置电路；电流抽取电路补偿P管输入电路注入到第一级输出支路电路中的电流，使第一级输出支路电路中的电流不受P管输入电路中电流的影响；同理，电流注入电路补偿N管输入电路注入到第一级输出支路中的电流，使第一级输出支路中电流不受N管输入电路中电流的影响；所述第二级电路是一个以电流源为负载的共源放大器。该种运算放大器不但结构简单，而且能够在轨对轨电压范围内保证较高的增益，并稳定第一级输出端的直流电平，提高运放的带宽。

Description

一种轨对轨运算放大器

技术领域

本发明属于集成电路技术领域，涉及一种运算放大器，尤其是一种用于单位增益缓冲器电路中的轨对轨运算放大器。

背景技术

轨对轨运放被大量应用于单位增益缓冲器电路中，以确保输入信号电压轨对轨变化时，输出信号能跟上输入信号的变化。在音频，医疗等领域需要用到对信号无失真跟踪的缓冲器，这就要求运放在输入信号轨对轨变化时具有恒定的跨导。然而，实现恒定跨导的运放稳定性较差，需要设计复杂的补偿电路来提高稳定性；另外恒定跨导运放带宽通常很低，响应时间长。在更多的宽带应用场合中，只需运放提供足够大的增益，并不要求运放具有恒定的跨导，但需要运放在输入共模电平轨对轨变化时，具有较快的跟踪速度，即较大的带宽。另外，当后级电路与运放的第一级输出为直流耦合时，为保证后级电路的偏置点不受运放输入共模电平的影响，需要运放在输入共模电平轨对轨变化时，第一级输出点的直流电平保持不变。因此，针对后两种情况，研究一种结构简单，且具有较高增益和较快速度的轨对轨运放是有意义的。

发明内容

本发明的目的在于克服上述现有技术的缺点，提供一种轨对轨运算放大器，该种运算放大器采用两级运放，不但结构简单，而且能够在输入信号轨对轨电压范围内变化时保证较高的增益，并能稳定第一级输出端的直流电平，提高运放的带宽。

本发明的目的是通过以下技术方案来解决的：这种轨对轨运算放大器，包括米勒补偿电路，所述米勒补偿电路的输入端和输出端分别连接有第一级电路和第二级电路，所述第一级电路包含有N管输入电路、P管输入电路、电流注入电路、电流抽取电路、第一级输出支路电路以及偏置电路；所述电流抽取电路补偿P管输入电路注入到第一级输出支路电路中的电流，使第一级输出支路电路中的电流不受P管输入电路中电流的影响；同理，电流注入电路补偿N管输入电路注入到第一级输出支路中的电流，使第一级输出支路中电流不受N管输入电路中电流的影响；所述第二级电路是一个以电流源为负载的共源放大器。

上述第一级电路还包含有连接各电路的第一至第十九节点；所述电流注入电路由第一至三MOS管构成：其中第三MOS管的漏端与第一、二MOS管的源端相连接于节点；第三MOS管的源端接地，栅端连接到第五节点上，第一、二MOS管的漏端连接到节点第十节点上，第一、二MOS管的栅端分别接到第一、二节点上。

进一步，上述N管输入电路由第四、五MOS管和第七MOS管构成：第七MOS管的漏端与第四、五MOS管的源端相连接于第四节点；第七MOS管的源端接地，栅端接到第五节点上，第四、五MOS管的漏端分别接到第十一、十二节点上，第四、五MOS管的栅端分别接到第一、二节点上。

进一步，上述P管输入电路由第九、十和十一MOS管构成：第九MOS管的漏端与第十、十一MOS管的源端相连接于第七节点；第九MOS管的源端接电源，栅端接到第六节点上；第十、十一MOS管的漏端分别接到第十一、十二节点上，而栅端分别接到第一、二节点上。

进一步，上述电流抽取电路由第十二、十三和十四MOS管构成：第十二MOS管的漏端与第十三、十四MOS管的源端相连接于第八节点；第十二MOS管的源端接电源，栅端接到第六节点上；第十三、十四MOS管的漏端相连接到第十节点上，第十三、十四MOS管的栅端分别接到第一、二节点上。

进一步，上述第一级输出支路由第十五、十六MOS管以及第十八至二十三MOS管构成：第十五、十六MOS管的源端相连接到第九节点上，第十五、十六MOS管的栅端相连接到第十节点上，第十五、十六MOS管的漏端分别接第十一、十二节点；第十八、十九MOS管的源端分别接到第十一、十二节点，栅端相连接到第十节点上，漏端分别接第十四、十五节点；第二十、二十一MOS管的源端分别接到第十七、十八节点，栅端相连接到第十六节点，漏端分别接第十四、十五节点；第二十二、二十三MOS管的源端相连接到第十九节点后接地，栅端相连接到第十四节点(a₁₄)，漏端分别接第十七、十八节点；上述第一级电路的偏置电路包括第六MOS管、第八MOS管、第十七MOS管、第一电流源、第二电流源、第三电流源、第一偏置电压源和第二偏置电压源：第六MOS管的源端接地，栅端和漏端与第一电流源的一端相连接于第五节点，而第一电流源的另一端接电源；第八MOS管的源端接电源，栅端和漏端与第二电流源一端相连接于第六节点，所述第二电流源的另一端接地；所述第十七MOS管的源极接第九节点，栅端和漏端与第三电流源的一端相连接于第十节点，第三电流源的另一端接地；第一偏置电压源一端接第十三节点，另一端接地；所述第二偏置电压源一端接第十六节点，另一端接地。

上述第二级电路包括第二十四至二十六MOS管、第四电流源以及第二十至二十二节点，第四电流源和第二十五MOS管作为偏置电路；第二十四MOS管的源端接电源，栅端接米勒补偿电路的输入端，漏端接第二十节点；第二十六MOS管的漏端接第二十节点，第二十六MOS管的栅端和第二十五MOS管的栅端相连接于第二十一节点，第二十五和二十六MOS管的源端相连接于第二十二节点后接地；第二十五MOS管的漏端和第四电流源的一端相连接于第二十一节点；第四电流源的另一端接电源。

上述米勒补偿电路由电阻和电容串联构成。

本发明具有以下有益效果：本发明的轨对轨运放相对于现有电路结构简单，由于采用了电流补偿，避免了反馈的使用，所以在稳定性、响应速度和带宽方面具有显著优势。当本发明的轨对轨运放作为一个独立电路使用或仅将其第一级电路应用到其他电路系统时，以上优点同样存在。另外本发明在输入共模电平轨对轨变化时，采用电流补偿电路使运放第一级输出支路中的电流变化很小，从而使第一级输出工作电压在很小的范围内变化，稳定了第二级电路的偏置状态，确保了两级运放的正常工作。电流补偿避免了反馈电路的使用，从而提高了运放的带宽。

附图说明

图1是轨对轨运放晶体管级电路图。

图2是电荷泵晶体管级电路图。

图3是运放A2晶体管级电路图。

图4是图2中v₁端输出电压随输入共模电平变化波形图。

图5是电荷泵上拉和下拉电流以及失配电流特性图。

具体实施方式

本发明涉及的是一种适用于宽输出电压范围高电流匹配性电荷泵的轨对轨运放，以下结合附图，通过实例对其进行进一步描述，但是不构成对本发明的限制。本实例的电路级仿真采用的是TSMC0.18um RF CMOS工艺，并使用Cadence公司的SpectreRF在ADE(Advanced Design Environment)环境下仿真得到的，电路工作的电源电压为1.8V。

图1是本发明轨对轨运放的晶体管级电路图。该运放由三部分组成，即运放第一级电路1、第二级电路2和米勒补偿电路。第一级电路1为该运放核心部分，其包含有N管输入电路6、P管输入电路5、电流注入电路4、电流抽取电路3、第一级输出支路电路7、偏置电路以及连接各电路的第一至第十九节点a₁-a₁₉。第二级电路2是一个以电流源为负载的共源放大器。

以上各电路的连接关系为：电流抽取电路3、电流注入电路4、P管输入电路5和N管输入电路6的正负输入端彼此并联与输入信号正负端相连；电流抽取电路3和电流注入电路4的输出端(输出电流)连接到偏置电路b₃的电流汇合端，该汇合端同样连接到第一级输出支路7的第一电压偏置端；P管输入电路5的两个输出端(输出电流)连接到第一级输出支路7的两个第一输入端(电流输入端)，N管输入电路6的两个输出端(输出电流)连接到第一级输出支路7的两个第二输入端(电流输入端)；偏置电路b₄和b₅输出端分别连接到第一级输出支路7的第二、第三电压偏置端。电流抽取电路3和P管输入电路5的电压偏置端相并联接到偏置电路b₂的电压输出端，电流注入电路4和N管输入电路6的电压偏置端相并联接到偏置电路b₁的电压输出端；第一级输出支路7的输出端接第二级电路2的输入端和米勒补偿电路的输入端，第二级电路2的输出端接米勒补偿电路的输出端。

在第一级电路1中，电流抽取电路3补偿P管输入电路5注入到第一级输出支路电路7中的电流，使第一级输出支路电路7中的电流不受P管输入电路5中电流的影响；同理，电流注入电路4补偿N管输入电路6注入到第一级输出支路7中的电流，使第一级输出支路7中电流不受N管输入电路6中电流的影响。米勒补偿电路用于增加两级运放的稳定性。

本发明第一级电路1的构成如下：电流注入电路4由第一至三MOS管M₁、M₂和M₃构成：其中第三MOS管M₃的漏端与第一、二MOS管M₁和M₂的源端相连接于第三节点a₃；第三MOS管M₃的源端接地，栅端连接到第五节点a₅上，第一、二MOS管M₁、M₂的漏端连接到节点第十节点a₁₀上，第一、二MOS管M₁、M₂的栅端分别接到第一、二节点a₁、a₂上。

N管输入电路6由第四、五MOS管M₄、M₅和第七MOS管M₇构成：第七MOS管M₇的漏端与第四、五MOS管M₄、M₅的源端相连接于第四节点a₄；第七MOS管M₇的源端接地，栅端接到第五节点a₅上，第四、五MOS管M₄、M₅的漏端分别接到第十一、十二节点a₁₁、a₁₂上，第四、五MOS管M₄、M₅的栅端分别接到第一、二节点a₁、a₂上。

P管输入电路5由第九、十和十一MOS管M₉、M₁₀、M₁₁构成：第九MOS管M₉的漏端与第十、十一MOS管M₁₀、M₁₁的源端相连接于第七节点a₇；第九MOS管M₉的源端接电源，栅端接到第六节点a₆上；第十、十一MOS管M₁₀、M₁₁的漏端分别接到第十一、十二节点a₁₁、a₁₂上，而栅端分别接到第一、二节点a₁、a₂上；电流抽取电路3由第十二、十三和十四MOS管M₁₂、M₁₃、M₁₄构成：第十二MOS管M₁₂的漏端与第十三、十四MOS管M₁₃、M₁₄的源端相连接于第八节点a₈；第十二MOS管M₁₂的源端接电源，栅端接到第六节点a₆上；第十三、十四MOS管M₁₃、M₁₄的漏端相连接到第十节点a₁₀上，第十三、十四MOS管M₁₃、M₁₄的栅端分别接到第一、二节点a₁、a₂上；第一级输出支路7由第十五、十六MOS管M₁₅、M₁₆以及第十八至二十三MOS管M₁₈-M₂₃构成：第十五、十六MOS管M₁₅、M₁₆的源端相连接到第九节点a₉上，第十五、十六MOS管M₁₅、M₁₆的栅端相连接到第十节点a₁₀上，第十五、十六MOS管M₁₅、M₁₆的漏端分别接第十一、十二节点a₁₁、a₁₂；第十八、十九MOS管M₁₈、M₁₉的源端分别接到第十一、十二节点a₁₁、a₁₂，栅端相连接到第十节点a₁₀上，漏端分别接第十四、十五节点a₁₄、a₁₅；第二十、二十一MOS管M₂₀、M₂₁的源端分别接到第十七、十八节点a₁₇、a₁₈，栅端相连接到第十六节点a₁₆，漏端分别接第十四、十五节点a₁₄、a₁₅；第二十二、二十三MOS管M₂₂、M₂₃的源端相连接到第十九节点a₁₉后接地，栅端相连接到第十四节点a₁₄，漏端分别接第十七、十八节点a₁₇、a₁₈；第一级电路1的偏置电路包括第六MOS管M₆、第八MOS管M₈、第十七MOS管M₁₇、第一电流源I_bn1、第二电流源I_bp1、第三电流源I_tail1、第一偏置电压源V_bp1和第二偏置电压源V_bn1：第六MOS管M₆的源端接地，栅端和漏端与第一电流源I_bn1的一端相连接于第五节点a₅，而第一电流源I_bn1的另一端接电源；第八MOS管M₈的源端接电源，栅端和漏端与第二电流源I_bp1一端相连接于第六节点a₆，所述第二电流源I_bp1的另一端接地；所述第十七MOS管M₁₇的源极接第九节点a₉，栅端和漏端与第三电流源I_tail1的一端相连接于第十节点a₁₀，第三电流源I_tail1的另一端接地；第一偏置电压源V_bp1一端接第十三节点a₁₃，另一端接地；所述第二偏置电压源V_bn1一端接第十六节点a₁₆，另一端接地。

本发明第二级电路2的构成如下：第二级电路2包括第二十四至二十六MOS管M₂₄-M₂₆、第四电流源I₁以及第二十至二十二节点a₂₀-a₂₂。第四电流源I₁和第二十五MOS管M₂₅作为第二级电路的偏置电路；第二十四MOS管M₂₄的源端接电源，栅端接米勒补偿电路的输入端，漏端接第二十节点a₂₀；第二十六MOS管M₂₆的漏端接第二十节点a₂₀，第二十六MOS管M₂₆的栅端和第二十五MOS管M₂₅的栅端相连接于第二十一节点a₂₁，第二十五和二十六MOS管M₂₅、M₂₆的源端相连接于第二十二节点a₂₂后接地；第二十五MOS管M₂₅的漏端和第四电流源I₁的一端相连接于第二十一节点a₂₁；第四电流源I₁的另一端接电源。

本发明的米勒补偿电路由电阻R₁和电容C₁串联构成。电阻R₁一端接电容C₁，另一端接第十五节点a₁₅，电容C₁一端接电阻R₁，另一端接第二十节点a₂₀。第一级电路1和第二级电路2共同构成了两级运放，米勒补偿电路提高了运放的稳定性。第一节点a₁和第二节点a₂分别与输入端口v_in1-和v_in1+相连接，作为整个运放的两个输入端口，第二十节点a₂₀和输出端口v_out1相连接作为整个运放的输出端口。

本发明的轨对轨运算放大器在输入共模电平轨对轨变化时，第一级输出支路电路7工作电平保持较小变化的原理解释如下：首先忽略晶体管的沟长调制效应，假设MOS管M₁₇、M₁₅和M₁₆的宽长比都相同，则有I₃＝I_tail1+I_inj1-(I_n1/2)+(I_p1/2)-I_ext1。如果I_inj1＝(I_n1/2)，I_ext1＝(I_p1/2)，则I₃＝I_tail1。因为N管输入电路6的各晶体管偏置条件和电流注入电路4的各晶体管偏置条件都相同，只要N管输入电路6的晶体管尺寸是相对称的电流注入电路4的晶体管尺寸的2倍，则I_inj1＝(I_n1/2)。同理，因为P管输入电路5中各晶体管偏置条件和电流注入电路3中各晶体管偏置条件都相同，只要P管输入电路5的晶体管尺寸是相对称的电流注入电路3的晶体管尺寸的2倍，则I₃＝I_tail1。在上述两个条件满足的情况下，输入信号轨对轨的变化就不会引起第一级输出支路电路7中电流I₃的变化，从而使得该级的输出电压(即节点a₁₅的电压)保持不变，确保第二级电路偏置不受影响，从而保证两级电路正常工作。在实际电路中，各晶体管由于沟长调制效应的存在，使得I₃在输入信号轨对轨变化中有相应的变化，从而引起输出电压共模电平的变化，但通过调整MOS管M₃和M₁₂的尺寸，可将这种变化限制在可接受的范围内。在本例中，仿真显示，输入共模电平轨对轨变化(0-1.8V)时，第一级输出工作电平的变化小于38mv，见图4所示。

本发明偏置电路中的各理想电压源和理想电流源可用多种形式的晶体管电路实现，这里没有详细给出。

作为本发明的一个实例，本发明轨对轨运放将被应用到锁相环的电荷泵电路中。电荷泵是锁相环电路的一个重要模块，用于增大锁相环的相位和频率跟踪范围。电荷泵上拉电流和下拉电流之间的失配是电荷泵的一大非理想因素。锁相环正常锁定时，电流失配会在压控振荡器的控制信号上产生周期性的电压波动，使压控振荡器输出信号频谱中产生参考杂散，导致输出信号频率抖动。为了解决这一问题，电荷泵中通常需要采用由一个运放和相应负反馈回路构成单位增益反馈回路来提高上拉电流和下拉电流的匹配性。然而，由于受到所用运放的限制，现有电荷泵只在较小的电压范围内保持高的电流匹配性，在输出电压较高或者较低的两端仍然会出现较大的电流失配，从而限制了锁相环的输出频率范围。本发明能够使电荷泵在接近轨对轨的输出电压范围内，保持极低的上拉/下拉电流失配。

以下给出本发明的一个应用实例：图2是应用本发明运放的电荷泵晶体管级电路图。该电路包括六大部分：参考支路8、电荷泵支路9、电荷矫正支路10、运放A₁和A₂以及稳定性补偿电路(R₂和C₂)。运放A₁即为图1所示的两级运放，而运放A2为运放A1的第一级，其结构如图3所示。各模块电路晶体管级连接关系如下：参考支路8由M₁_R至M₆_R构成：M₁_R栅端接第二十二节点a₂₂，源端接节点a₂₁(接电源)，漏端和M₂_R源端相接；M₂_R漏端和M₃_R源端相接，M₂_R栅端和M₃_R栅端相连接于节点a₂₃(接地)；M₃_R漏端和M₄_R漏端相连接于节点a₂₄；M₄_R源端和M₅_R漏端相接，M₄_R栅端和M₅_R栅端相连接于节点a₂₄(接电源)；M₅_R源端和M₆_R漏端相接，M₆_R栅端接节点a₂₅，源端接节点a₂₆(接地)。电荷泵支路9由M₁_P、M₂₁_P、M₂₂_P、M₃_P、M₄_P、M₅₁_P、M₅₂_P和M₆_P构成：M₁_P源端接节点a₂₁、栅端接节点a₂₂、漏端接节点a₂₇；M₂₁_P的漏端和M₂₂_P的源端相连接节点a₂₇、它们的栅端分别接节点a₂₉和a₃₀、M₂₁_P的源端和M₂₂_P的漏端相连接节点a₂₈；M₃_P的源端接节点a₂₈、漏端接节点a₃₀、栅端接节点a₂₃；M₄_P的漏端接节点a₃₀、源端接节点a₃₂、栅端接节点a₂₄；M₅₁_P的漏端和M₅₂_P的源端相连接节点a₃₂、它们的栅端分别接节点a₃₁和a₃₃、M₅₁_P的源端和M₅₂_P的漏端相连接节点a₃₄；M₆_P的漏端接节点a₃₄，源端接节点a₂₆、栅端接节点a₂₅。电荷矫正支路10由M₂₃_CC、M₂₄_CC、M₃_CC、M₄_CC、M₅₃_CC和M₅₄_CC构成：M₂₃_CC的漏端和M₂₄_CC的源端相连接于节点a₂₇、它们的栅端分别接节点a₃₀和a₂₉、M₂₃_CC的源端和M₂₄_CC的漏端相连接于节点a₃₅；M₃_CC的栅端接节点a₂₃、漏端接节点a₃₆、源端接节点a₃₅；M₄_CC的栅端接节点a₂₄、漏端接节点a₃₆、源端接节点a₃₇；M₅₃_CC的漏端和M₅₄_CC的源端相连接于节点a₃₇、它们的栅端分别接节点a₃₃和a₃₁、M₅₃_CC的源端和M₅₄_CC的漏端相连接于节点a₃₄。运放A₁正向输入端接节点a₃₀、反相输入端和输出端相连接节点a₃₆。运放A₂正向输入端接节点a₂₄、反相输入端接节点a₃₀、输出端V₁接节点a₂₂。米勒补偿电路(R₂和C₂)一端(R₂端)接运放A₂输出端V₁于节点a₂₂，另一端(C₂端)接节点a₂₄。晶体管M₂₇和电流源I₉为参考支路8和电荷泵支路9提供偏置。电流源一端接电源，另一端接M₂₇漏连于节点a₂₅；M₂₇栅端和漏端连接到一起接电流源一端于节点a₂₅、源端接地。节点a₃₀连接信号线v_out作为电荷泵的输出端。信号up和up_B是电荷泵上拉电流I₆的接通或关断信号，信号down和down_B是电荷泵下拉电流I₇的接通或关断信号。在该电荷泵电路中，各晶体管下标第一个数字相同的器件都是等位器件，即在电路中为了使各支路相等位的节点上的电压电流特性更好地趋于一致。该电荷泵电路工作原理简介如下：电荷泵支路9、参考支路8、稳定性补偿电路(R₂和C₂)以及运放A₂确保了输出电压v_out在轨对轨变化时，电荷泵上拉电流和下拉电流I₆和I₇的匹配性。当v_out轨对轨变化时，A₂和参考支路8以及电荷泵支路9通过负反馈调节会使节点a₂₄的电压和节点a₃₀的电压相等(只要从运放A₂的反相输入端到参考支路的节点a₂₄的增益大于从运放A₂的反相输入端到电荷泵支路的节点a₃₀的增益，当参考支路中任何一个晶体管的长度大于电荷泵支路中等位晶体管的长度，则上述条件就能满足)。由于等位器件的存在，此时M₁_P漏端的节点a₂₇和M₁_R的漏端电压几乎相等，而二者源端接同一个节点，栅端也接同一个节点，这两个晶体管的偏置条件几乎相同，因此流过二者的电流几乎相等，即I₄≈I₆；同理，晶体管M₆_P和M₆_R的偏置条件也几乎相同，流过二者的电流也几乎相等，同样有I₅≈I₇；而电流I₄和I₅流过同一个支路，所以I₄＝I₅，因此有I₆≈I₇，即电荷泵上拉电流和下拉电流几乎相等。R₂和C₂用来实现A₂与参考支路8构成的负反馈环路的频率补偿，提高环路的稳定性。

运放A₁和电荷矫正支路10用来消除电荷泵从关断到开启过程中节点a₂₇、a₃₁和a₃₄之间的电荷共享问题。由于运放A₁的存在，则节点a₃₆和a₃₀之间的电位相等，而电荷泵支路和电荷矫正支路各等位晶体管的存在保证了两个支路各节点的工作点特性的一致性，因此在电荷泵开关过程中不会发生电荷共享现象。运放A₁的晶体管级电路图如图1所示。

电荷泵开关管中PMOS和NMOS互补开关用来减轻或消除电荷泵打开或关断过程中时钟信号的馈通效应。

电荷泵电路中运放A2的晶体管级电路图如图3所示，它其实只是图1所示运放的第一级电路。电路各晶体管之间的连接关系和工作原理与A₁第一级电路相同，故在此不再赘述。该运放输入端分别为a₃₈(v_in2+)和a₃₉(v_in2-)，分别接图2中节点a₂₄和a₃₀，输出端为V₁，用于连接图2中节点a₂₂。

图5为图2所示电荷泵的上拉电流和下拉电流以及失配的仿真结果图。

表1电荷泵电流失配统计表

电压(v)	0	0.05	0.1	0.2	0.3	0.4	0.5	0.6	0.7
										失配电流(uA)	20.7	6.75	6.13	5.1	4.93	4.77	4.31	3.07	2.04

表1(续)

电压(v)	0.8	0.9	1.0	1.1	1.2	1.3	1.4	1.5	1.6
										失配电流(uA)	1.46	1.1	0.83	0.52	0.025	0.84	1.49	1.93	3.04

表1(续)

电压(v)	1.65	1.68	1.7	1.75	1.76	1.77	1.78	1.79	1.8
										失配电流(uA)	5.46	6.19	15.49	57.99	71.32	152.94	273.24	396.35	519.57

以上表1为图5的数值统计表，表中失配电流的数值为绝对值。从图5和表1可以看出：当输出电平为1.2v时，失配电流最小，为0.025uA；当输出电压在1.0-1.3v之间300mv内变化时，失配电流在0.83-0.84uA，以标称上拉和下拉电流为500uA计，则失配比为0.166％-0.168％；当输出电压在0.2-1.65v之间1.45v内变化时，失配电流在5.1-5.46uA，则失配比为1.02％-1.09％。

当输出电压在0.1v时，输出电流为414uA，失配电流为6.13uA，则失配比为1.48％。当输出电压在0.05v时，输出电流为270uA，失配电流为6.75uA，则失配比为2.5％。

当输出电压在1.7v时，输出电流为510uA，失配电流为15.49uA，则失配比为3.03％。当输出电压在1.75v时，输出电流为510uA，失配电流为57.99uA，则失配比为11.37％。

该电荷泵在输出电压从0.1v至1.7v变化时上拉电流和下拉电流失配比小于3.1％，达到了很好的上下拉电流失配矫正效果。

注意，本发明所保护的范围不局限于这里描述的实例。在这些实例中，都使用MOS管，当然，可以使用三极晶体管替代MOS管。在这种情况下，用三极管的基极代替MOS管的栅极，用集电极代替漏极，用发射极代替源极。该发明不仅仅保护本发明中的轨对轨运放结构，而且对只使用本发明中的P管输入和电流抽取电路的折叠式运放结构以及只使用N管输入和电流抽取电路的折叠式运放结构同样起到保护作用。本发明同样保护在电荷泵电路中为提高参考支路8和运放A₂构成的负反馈回路的稳定性而使用的稳定性补偿电路(R₂和C₂)，其中稳定性补偿电路C₂端连接到M₁_R或M₂_R漏极，或者连接到M₄_R或M₅_R源极，补偿原理都是一样的，都在本专利的保护范围之内。对本发明的偏置电路中的电流源和电压源的具体电路实现不构成对本发明的限制。作为一个实例，本发明中的轨对轨运放仅应用于电荷泵中，但本实例不对该运放在其他场合的应用构成限制。

Claims

1.一种轨对轨运算放大器，包括米勒补偿电路，其特征在于，所述米勒补偿电路的输入端和输出端分别连接有第一级电路(1)和第二级电路(2)，所述第一级电路(1)包含有N管输入电路(6)、P管输入电路(5)、电流注入电路(4)、电流抽取电路(3)、第一级输出支路电路(7)以及偏置电路(b₁-b₅)；所述电流抽取电路(3)补偿P管输入电路(5)注入到第一级输出支路电路(7)中的电流，使第一级输出支路电路(7)中的电流不受P管输入电路(5)中电流的影响；同理，电流注入电路(4)补偿N管输入电路(6)注入到第一级输出支路(7)中的电流，使第一级输出支路(7)中电流不受N管输入电路(6)中电流的影响；所述第二级电路(2)是一个以电流源为负载的共源放大器。

2.根据权利要求1所述的轨对轨运算放大器，其特征在于，所述第一级电路(1)还包含有连接各电路的第一至第十九节点(a₁-a₁₉)；所述电流注入电路(4)由第一至三MOS管(M₁、M₂和M₃)构成：其中第三MOS管(M₃)的漏端与第一、二MOS管(M₁和M₂)的源端相连接于第三节点(a₃)；第三MOS管(M₃)的源端接地，栅端连接到第五节点(a₅)上，第一、二MOS管(M₁和M₂)的漏端连接到节点第十节点(a₁₀)上，第一、二MOS管(M₁和M₂)的栅端分别接到第一、二节点(a₁和a₂)上。

3.根据权利要求2所述的轨对轨运算放大器，其特征在于，所述N管输入电路(6)由第四、五MOS管(M₄、M₅)和第七MOS管(M₇)构成：第七MOS管(M₇)的漏端与第四、五MOS管(M₄、M₅)的源端相连接于第四节点(a₄)；第七MOS管(M₇)的源端接地，栅端接到第五节点(a₅)上，第四、五MOS管(M₄、M₅)的漏端分别接到第十一、十二节点(a₁₁、a₁₂)上，第四、五MOS管(M₄、M₅)的栅端分别接到第一、二节点(a₁和a₂)上。

4.根据权利要求3所述的轨对轨运算放大器，其特征在于，所述P管输入电路(5)由第九、十和十一MOS管(M₉、M₁₀和M₁₁)构成：第九MOS管(M₉)的漏端与第十、十一MOS管(M₁₀、M₁₁)的源端相连接于第七节点(a₇)；第九MOS管(M₉)的源端接电源，栅端接到第六节点(a₆)上；第十、十一MOS管(M₁₀、M₁₁)的漏端分别接到第十一、十二节点(a₁₁、a₁₂)上，而栅端分别接到第一、二节点(a₁、a₂)上。

5.根据权利要求4所述的轨对轨运算放大器，其特征在于，所述电流抽取电路(3)由第十二、十三和十四MOS管(M₁₂、M₁₃和M₁₄)构成：第十二MOS管(M₁₂)的漏端与第十三、十四MOS管(M₁₃、M₁₄)的源端相连接于第八节点(a₈)；第十二MOS管(M₁₂)的源端接电源，栅端接到第六节点(a₆)上；第十三、十四MOS管(M₁₃、M₁₄)的漏端相连接到第十节点(a₁₀)上，第十三、十四MOS管(M₁₃、M₁₄)的栅端分别接到第一、二节点(a₁、a₂)上。

6.根据权利要求5所述的轨对轨运算放大器，其特征在于，所述第一级输出支路(7)由第十五、十六MOS管(M₁₅、M₁₆)以及第十八至二十三MOS管(M₁₈-M₂₃)构成：第十五、十六MOS管(M₁₅、M₁₆)的源端相连接到第九节点(a₉)上，第十五、十六MOS管(M₁₅、M₁₆)的栅端相连接到第十节点(a₁₀)上，第十五、十六MOS管(M₁₅、M₁₆)的漏端分别接第十一、十二节点(a₁₁、a₁₂)；第十八、十九MOS管(M₁₈、M₁₉)的源端分别接到第十一、十二节点(a₁₁、a₁₂)，栅端相连接到第十节点(a₁₀)上，漏端分别接第十四、十五节点(a₁₄、a₁₅)；第二十、二十一MOS管(M₂₀、M₂₁)的源端分别接到第十七、十八节点(a₁₇、a₁₈)，栅端相连接到第十六节点(a₁₆)，漏端分别接第十四、十五节点(a₁₄、a₁₅)；第二十二、二十三MOS管(M₂₂、M₂₃)的源端相连接到第十九节点(a₁₉)后接地，栅端相连接到第十四节点(a₁₄)，漏端分别接第十七、十八节点(a₁₇、a₁₈)；

所述第一级电路(1)的偏置电路(b₁-b₅)包括第六MOS管(M₆)、第八MOS管(M₈)、第十七MOS管(M₁₇)、第一电流源(I_bn1)、第二电流源(I_bp1)、第三电流源(I_tail1)、第一偏置电压源(V_bp1)和第二偏置电压源(V_bn1)：第六MOS管(M₆)的源端接地，栅端和漏端与第一电流源(I_bn1)的一端相连接于第五节点(a₅)，而第一电流源(I_bn1)的另一端接电源；第八MOS管(M₈)的源端接电源，栅端和漏端与第二电流源(I_bp1)一端相连接于第六节点(a₆)，所述第二电流源(I_bp1)的另一端接地；所述第十七MOS管(M₁₇)的源极接第九节点(a₉)，栅端和漏端与第三电流源(I_tail1)的一端相连接于第十节点(a₁₀)，第三电流源(I_tail1)的另一端接地；第一偏置电压源(V_bp1)一端接第十三节点(a₁₃)，另一端接地；所述第二偏置电压源(V_bn1)一端接第十六节点(a₁₆)，另一端接地。

7.根据权利要求1所述的轨对轨运算放大器，其特征在于：所述第二级电路(2)包括第二十四至二十六MOS管(M₂₄-M₂₆)、第四电流源(I₁)以及第二十至二十二节点(a₂₀-a₂₂)，第四电流源(I₁)和第二十五MOS管(M₂₅)作为偏置电路；第二十四MOS管(M₂₄)的源端接电源，栅端接米勒补偿电路的输入端，漏端接第二十节点(a₂₀)；第二十六MOS管(M₂₆)的漏端接第二十节点(a₂₀)，第二十六MOS管(M₂₆)的栅端和第二十五MOS管(M₂₅)的栅端相连接于第二十一节点(a₂₁)，第二十五和二十六MOS管(M₂₅、M₂₆)的源端相连接于第二十二节点(a₂₂)后接地；第二十五MOS管(M₂₅)的漏端和第四电流源(I₁)的一端相连接于第二十一节点(a₂₁)；第四电流源(I₁)的另一端接电源。

8.根据权利要求1所述的轨对轨运算放大器，其特征在于：所述米勒补偿电路由电阻(R₁)和电容(C₁)串联构成。