CN109167599A - 一种用于锁相环的快速响应电荷泵电路 - Google Patents

一种用于锁相环的快速响应电荷泵电路 Download PDF

Info

Publication number
CN109167599A
CN109167599A CN201810884608.3A CN201810884608A CN109167599A CN 109167599 A CN109167599 A CN 109167599A CN 201810884608 A CN201810884608 A CN 201810884608A CN 109167599 A CN109167599 A CN 109167599A
Authority
CN
China
Prior art keywords
pmos tube
tube
grid
pmos
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810884608.3A
Other languages
English (en)
Other versions
CN109167599B (zh
Inventor
周前能
王程程
李红娟
周思敏
陈思良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN201810884608.3A priority Critical patent/CN109167599B/zh
Publication of CN109167599A publication Critical patent/CN109167599A/zh
Application granted granted Critical
Publication of CN109167599B publication Critical patent/CN109167599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Abstract

本发明请求保护一种用于锁相环的快速响应电荷泵电路，包含自偏置共源共栅偏置电路、DN差分数模转换电路、复制电路、充放电电路、UP差分数模转换电路。采用自偏置共源共栅偏置电路为电荷泵核心电路提供电流偏置，有效克服了单个MOS管的沟道长度调制效应，提高了电荷泵的充电电流以及放电电流的匹配精度，与传统共源共栅偏置电路相比提高了电荷泵电路的输出电压摆幅，同时降低了电源电压；采用上下电流源提供充放电电流，抑制了充/放电电流随输出电压的变化，改善了电荷泵的充/放电电流匹配范围；采用同种开关管作为电荷泵的开关，有效地避免了不同开关管之间的固有不匹配；采用正反馈机制，提高开关管的响应速度。

Description

一种用于锁相环的快速响应电荷泵电路
技术领域
本发明属于集成电路设计领域,具体涉及一种用于锁相环的快速响应电荷泵电路。
背景技术
电荷泵锁相环具有捕捉范围宽、捕捉时间短、线性范围大、高速低功耗等优点，已被广泛应用于现代通信领域及射频领域中。电荷泵锁相环主要由鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波器(LPF)、压控振荡器(VCO)和分频器(Divider)五部分组成。其中，电荷泵电路作为电荷泵锁相环中主要的电路模块，其主要功能是把鉴频鉴相器(PFD)输出的数字控制信号(包括充电信号和放电信号)转换为模拟信号,进而控制压控振荡器(VCO)的输出频率，使得锁相环的频率和相位逐渐匹配到输入的参考信号，最终使得锁相环锁定。
图1给出了一种电荷泵的基本模型，由两个电流源和两个开关组成，开关S1闭合、开关S2断开时，充电电流源IUP向滤波器电容充电；开关S2闭合、开关S1断开时，滤波器电容通过放电电流源IDN放电；开关S1和开关S2同时断开时，滤波器电容上的电压值保持不变。其中，开关一般用MOS管实现，充电电流源IUP和放电电流源IDN匹配程度越好，由电荷泵引入的抖动和杂散就越少。
然而，传统电荷泵存在充/放电流的匹配精度低、充/放电流匹配范围小等问题，其直接影响锁相环的环路性能。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种提高电流匹配精度的用于锁相环的快速响应电荷泵电路。本发明的技术方案如下：
一种用于锁相环的快速响应电荷泵电路，其包括：自偏置共源共栅偏置电路、DN差分数模转换电路、复制电路、充放电电路及UP差分数模转换电路，其中，所述自偏置共源共栅偏置电路的信号输出端分别连接所述DN差分数模转换电路、复制电路、充放电电路以及UP差分数模转换电路的信号输入端，所述DN差分数模转换电路的信号输出端连接所述复制电路的信号输入端，所述复制电路以及所述UP差分数模转换电路的信号输出端连接所述充放电电路的信号输入端；
所述自偏置共源共栅偏置电路分别为所述DN差分数模转换电路、复制电路、充放电路以及UP差分数模转换电路提供电流偏置，所述DN差分数模转换电路接收外部DN脉冲信号并给所述复制电路提供电信号，所述复制电路给所述充放电电路提供放电信号，所述UP差分数模转换电路接收外部UP脉冲信号并给所述充放电电路提供充电信号，所述充放电电路控制电荷泵的充/放电操作。
进一步的，所述自偏置共源共栅偏置电路包括：基准电流源IREF、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、PMOS管MP1以及PMOS管MP2，其中基准电流源IREF的一端分别与PMOS管MP1的源极以及外部电源VDD相连，基准电流源IREF的另一端分别与NMOS管MN1的漏极、NMOS管MN1的栅极、NMOS管MN2的栅极、NMOS管MN3的栅极、NMOS管MN4的栅极、NMOS管MN7的栅极、NMOS管MN8的栅极、NMOS管M15的栅极以及NMOS管MN16的栅极相连，NMOS管MN1的源极与NMOS管MN2的漏极相连，NMOS管MN2的源极分别与NMOS管MN4的源极以及外部地线GND相连，PMOS管MP1的漏极与PMOS管MP2的源极相连，PMOS管MP2的漏极分别与PMOS管MP1的栅极、PMOS管MP2的栅极、PMOS管MP3的栅极、PMOS管MP4的栅极、PMOS管MP5的栅极、PMOS管MP6的栅极、PMOS管MP13的栅极、PMOS管MP14的栅极、PMOS管MP17的栅极、PMOS管MP18的栅极、PMOS管MP21的栅极、PMOS管MP22的栅极、PMOS管MP25的栅极、PMOS管MP26的栅极以及NMOS管MN3的漏极相连，NMOS管MN3的源极与NMOS管MN4的漏极相连。
进一步的，所述DN差分数模转换电路包括：PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12、NMOS管MN5、NMOS管MN6、NMOS管MN7以及NMOS管MN8，其中PMOS管MP3的源极分别与PMOS管MP5的源极以及外部电源VDD相连，PMOS管MP3的漏极与PMOS管MP4的源极相连，PMOS管MP4的漏极与PMOS管MP7的源极相连，PMOS管MP7的栅极与信号输入端DN相连，PMOS管MP7的漏极分别与PMOS管MP9的源极以及PMOS管MP10的源极相连，PMOS管MP9的漏极分别与PMOS管MP9的栅极、PMOS管MP10的栅极、PMOS管MP11的漏极以及NMOS管MN5的漏极相连，NMOS管MN5的栅极与信号输入端DN1相连，PMOS管MP5的漏极与PMOS管MP6的源极相连，PMOS管MP6的漏极与PMOS管MP8的源极相连，PMOS管MP8的栅极与信号输入端DN1相连，PMOS管MP8的漏极分别与PMOS管MP11的源极以及PMOS管MP12的源极相连，PMOS管MP11的栅极分别与PMOS管MP12的栅极、PMOS管MP12的漏极、PMOS管MP16的栅极、PMOS管MP10的漏极以及NMOS管MN6的漏极相连，NMOS管MN6的栅极与信号输入端DN相连，NMOS管MN5的源极分别与NMOS管MN6的源极以及NMOS管MN7的漏极相连，NMOS管MN7的源极与NMOS管MN8的漏极相连，NMOS管MN8的源极与外部地线GND相连。
进一步的，所述复制电路包括：PMOS管MP13、PMOS管MP14、PMOS管MP15、PMOS管MP16、NMOS管MN9以及NMOS管MN10，其中PMOS管MP13的源极与外部电源VDD相连，PMOS管MP13的漏极与PMOS管MP14的源极相连，PMOS管MP14的漏极与PMOS管MP15的源极相连，PMOS管MP15的栅极与信号输入端DN1相连，PMOS管MP15的漏极与PMOS管MP16的源极相连，PMOS管MP16的漏极分别与NMOS管MN9的漏极、NMOS管MN9的栅极、NMOS管MN10的栅极、NMOS管MN11的栅极以及NMOS管MN12的栅极相连，NMOS管MN9的源极与NMOS管MN10的漏极相连，NMOS管MN10的源极与外部地线GND相连。
进一步的，所述充放电电路包括：PMOS管MP17、PMOS管MP18、PMOS管MP19、PMOS管MP20、NMOS管MN11、NMOS管MN12以及电容C1，其中PMOS管MP17的源极与外部电源VDD相连，PMOS管MP17的漏极与PMOS管MP18的源极相连，PMOS管MP18的漏极与PMOS管MP19的源极相连，PMOS管MP19的栅极与信号输入端UP1相连，PMOS管MP19的漏极与PMOS管MP20的源极相连，PMOS管MP20的漏极分别与NMOS管MN11的漏极、电荷泵的输出端VOUT以及电容C1的一端相连，电容C1的另一端分别与NMOS管MN12的源极以及外部地线GND相连，NMOS管MN11的源极与NMOS管MN12的漏极相连。
进一步的，所述UP差分模数转换电路包括：PMOS管MP21、PMOS管MP22、PMOS管MP23、PMOS管MP24、PMOS管MP25、PMOS管MP26、PMOS管MP27、PMOS管MP28、PMOS管MP29、PMOS管MP30、NMOS管MN13、NMOS管MN14、NMOS管MN15以及NMOS管MN16，其中PMOS管MP21的源极分别与PMOS管MP25的源极以及外部电源VDD相连，PMOS管MP21的漏极与PMOS管MP22的源极相连，PMOS管MP22的漏极与PMOS管MP23的源极相连，PMOS管MP23的栅极与信号输入端UP1相连，PMOS管MP23的漏极分别与PMOS管MP27的源极以及PMOS管MP28的源极相连，PMOS管MP27的漏极分别与PMOS管MP27的栅极、PMOS管MP28的栅极、PMOS管MP29的漏极、PMOS管MP20的栅极以及NMOS管MN13的漏极相连，NMOS管MN13的栅极与信号输入端UP相连，PMOS管MP25的漏极与PMOS管MP26的源极相连，PMOS管MP26的漏极与PMOS管MP24的源极相连，PMOS管MP24的栅极与信号输入端UP相连，PMOS管MP24的漏极分别与PMOS管MP29的源极以及PMOS管MP30的源极相连，PMOS管MP30的漏极分别与PMOS管MP30的栅极、PMOS管MP29的栅极、PMOS管MP28的漏极以及NMOS管MN14的漏极相连，NMOS管MN14的栅极与输入信号端UP1相连，NMOS管MN14的源极分别与NMOS管MN13的源极以及NMOS管MN15的漏极相连，NMOS管MN15的源极与NMOS管MN16的漏极相连，NMOS管MN16的源极与外部地线GND相连。
进一步的，所述自偏置共源共栅偏置电路(1)中NMOS管MN2的栅极与NMOS管MN1的栅极及NMOS管MN1的漏极短接构成自偏置共源共栅结构，PMOS管MP1的栅极与PMOS管MP2的栅极以及PMOS管MP2的漏极短接构成自偏置共源共栅结构，NMOS管MN1与NMOS管MN3具有相同的沟道宽长比，NMOS管MN2与NMOS管MN4具有相同的沟道宽长比，NMOS管MN3的漏极电流IN3＝Iref，PMOS管MP1的源极电流IP1＝Iref，式中，Iref是电流源IREF的电流值；
进一步的，所述DN差分数模转换电路中信号输入端DN的信号与信号输入端DN1的信号相反，PMOS管MP9、PMOS管MP10、PMOS管MP11以及PMOS管MP12具有相同的沟道宽长比，PMOS管MP3的沟道宽长比是PMOS管MP1的n倍，PMOS管MP5的沟道宽长比是PMOS管MP1的n倍，PMOS管MP4的沟道宽长比是PMOS管MP2的n倍，PMOS管MP6的沟道宽长比是PMOS管MP2的n倍，NMOS管MN7的沟道宽长比是NMOS管MN1的n倍，NMOS管MN8的沟道宽长比是NMOS管MN2的n倍,NMOS管MN7的漏极电流IN7＝n×Iref；所述DN差分数模转换电路中PMOS管MP10的栅极接收放电开关NMOS管MN5漏端的脉冲信号，PMOS管MP11的栅极接收放电开关NMOS管MN6漏端的脉冲信号，并快速作用到所述DN差分数模转换电路的输出端，从而提高放电开关管的开通及关断速度。
进一步的，所述复制电路中PMOS管MP13的沟道宽长比是PMOS管MP1的n倍，PMOS管MP14的沟道宽长比是PMOS管MP2的n倍，PMOS管MP15与PMOS管MP8具有相同的沟道宽长比，PMOS管MP16与PMOS管MP12具有相同的沟道宽长比，NMOS管MN9与NMOS管MN11具有相同的沟道宽长比，NMOS管MN10与NMOS管MN12具有相同的沟道宽长比，从而实现电荷泵电路的放电电流精确复制。
进一步的，所述充放电电路中PMOS管MP17的沟道宽长比是PMOS管MP1的n倍，PMOS管MP18的沟道宽长比是PMOS管MP2的n倍，PMOS管MP19与PMOS管MP23具有相同的沟道宽长比，PMOS管MP20与PMOS管MP27具有相同的沟道宽长比，从而实现电荷泵电路的充电电流精确复制；
所述UP差分数模转换电路中信号输入端UP的信号与信号输入端UP1的信号相反，PMOS管MP27、PMOS管MP28、PMOS管MP29以及PMOS管MP30具有相同的沟道宽长比，PMOS管MP21的沟道宽长比是PMOS管MP1的n倍，MP25的沟道宽长比是PMOS管MP1的n倍，PMOS管MP22的沟道宽长比是PMOS管MP2的n倍，PMOS管MP26的沟道宽长比是PMOS管MP2的n倍，NMOS管MN15的沟道宽长比是NMOS管MN1的n倍，NMOS管MN16的沟道宽长比是NMOS管MN2的n倍,NMOS管MN15的漏极电流IN15＝n×Iref；所述UP差分数模转换电路中PMOS管MP28的栅极接收充电开关NMOS管MN13漏端的脉冲信号，PMOS管MP29的栅极接收充电开关NMOS管MN14漏端的脉冲信号，并快速作用到所述UP差分数模转换电路的输出端，从而提高充电开关管的开通及关断速度。
本发明的优点及有益效果如下：
本发明通过提供一种用于锁相环的快速响应电荷泵电路，采用自偏置共源共栅偏置电路为电荷泵核心电路提供电流偏置，有效克服了单个MOS管的沟道长度调制效应，提高了电荷泵的充电电流以及放电电流的匹配精度，与传统共源共栅偏置电路相比提高了电荷泵电路的输出电压摆幅，同时降低了电源电压；采用上下电流源方式提供充放电电流，抑制了充电电流、放电电流随输出电压的变化，改善了电荷泵中充电电流以及放电电流的匹配范围；采用同种类型开关管作为电荷泵的开关，有效地避免了不同类型开关管之间的固有不匹配；采用正反馈机制，提高了开关管的响应速度。
附图说明
图1是现有技术中电荷泵的基本模型；
图2为本发明提供优选实施例的用于锁相环的快速响应电荷泵电路；
图3为本发明提供优选实施例的用于锁相环的快速响应电荷泵电路的充/放电电流匹配仿真曲线；
图4为本发明提供优选实施例的用于锁相环的快速响应电荷泵电路进行充电时的输出电压曲线。
图5为本发明提供优选实施例的用于锁相环的快速响应电荷泵电路进行放电时的输出电压曲线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
采用自偏置共源共栅偏置电路为电荷泵核心电路提供电流偏置，有效克服了单个MOS管的沟道长度调制效应，提高了电荷泵的充电电流以及放电电流的匹配精度，与传统共源共栅偏置电路相比提高了电荷泵电路的输出电压摆幅，同时降低了电源电压；采用上下电流源提供充放电电流，抑制了充电电流、放电电流随输出电压的变化，改善了电荷泵中充电电流以及放电电流的匹配范围；采用同种类型开关管作为电荷泵的开关，有效地避免了不同类型开关管之间的固有不匹配；采用正反馈机制，提高了开关管的响应速度。
为更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述方案进行详细说明。
实施例
一种用于锁相环的快速响应电荷泵电路，如图2所示，包括自偏置共源共栅偏置电路1、DN差分数模转换电路2、复制电路3、充放电电路4、UP差分数模转换电路5；
其中，所述自偏置共源共栅偏置电路1的信号输出端分别接所述DN差分数模转换电路2、所述复制电路3、所述充放电电路4以及所述UP差分数模转换电路5的信号输入端，所述DN差分数模转换电路2的信号输出端接所述复制电路3的信号输入端，所述复制电路3以及所述UP差分数模转换电路5的信号输出端接所述充放电电路4的信号输入端；
所述自偏置共源共栅偏置电路1分别为所述DN差分数模转换电路2、所述复制电路3、所述放电电路以及所述UP差分数模转换电路5提供电流偏置，所述DN差分数模转换电路2接收外部DN脉冲信号并给所述复制电路3提供电信号，所述复制电路3给所述充放电电路4提供放电信号，所述UP差分数模转换电路5接收外部UP脉冲信号并给所述充放电电路4提供充电信号，所述充放电电路4控制电荷泵的充/放电操作。
作为一种优选方案，如图2所示，所述自偏置共源共栅偏置电路1包括：基准电流源IREF、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、PMOS管MP1以及PMOS管MP2，其中基准电流源IREF的一端分别与PMOS管MP1的源极以及外部电源VDD相连，基准电流源IREF的另一端分别与NMOS管MN1的漏极、NMOS管MN1的栅极、NMOS管MN2的栅极、NMOS管MN3的栅极、NMOS管MN4的栅极、NMOS管MN7的栅极、NMOS管MN8的栅极、NMOS管M15的栅极以及NMOS管MN16的栅极相连，NMOS管MN1的源极与NMOS管MN2的漏极相连，NMOS管MN2的源极分别与NMOS管MN4的源极以及外部地线GND相连，PMOS管MP1的漏极与PMOS管MP2的源极相连，PMOS管MP2的漏极分别与PMOS管MP1的栅极、PMOS管MP2的栅极、PMOS管MP3的栅极、PMOS管MP4的栅极、PMOS管MP5的栅极、PMOS管MP6的栅极、PMOS管MP13的栅极、PMOS管MP14的栅极、PMOS管MP17的栅极、PMOS管MP18的栅极、PMOS管MP21的栅极、PMOS管MP22的栅极、PMOS管MP25的栅极、PMOS管MP26的栅极以及NMOS管MN3的漏极相连，NMOS管MN3的源极与NMOS管MN4的漏极相连。
所述DN差分数模转换电路2包括：PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12、NMOS管MN5、NMOS管MN6、NMOS管MN7以及NMOS管MN8，其中PMOS管MP3的源极分别与PMOS管MP5的源极以及外部电源VDD相连，PMOS管MP3的漏极与PMOS管MP4的源极相连，PMOS管MP4的漏极与PMOS管MP7的源极相连，PMOS管MP7的栅极与信号输入端DN相连，PMOS管MP7的漏极分别与PMOS管MP9的源极以及PMOS管MP10的源极相连，PMOS管MP9的漏极分别与PMOS管MP9的栅极、PMOS管MP10的栅极、PMOS管MP11的漏极以及NMOS管MN5的漏极相连，NMOS管MN5的栅极与信号输入端DN1相连，PMOS管MP5的漏极与PMOS管MP6的源极相连，PMOS管MP6的漏极与PMOS管MP8的源极相连，PMOS管MP8的栅极与信号输入端DN1相连，PMOS管MP8的漏极分别与PMOS管MP11的源极以及PMOS管MP12的源极相连，PMOS管MP11的栅极分别与PMOS管MP12的栅极、PMOS管MP12的漏极、PMOS管MP16的栅极、PMOS管MP10的漏极以及NMOS管MN6的漏极相连，NMOS管MN6的栅极与信号输入端DN相连，NMOS管MN5的源极分别与NMOS管MN6的源极以及NMOS管MN7的漏极相连，NMOS管MN7的源极与NMOS管MN8的漏极相连，NMOS管MN8的源极与外部地线GND相连。
所述复制电路3包括：PMOS管MP13、PMOS管MP14、PMOS管MP15、PMOS管MP16、NMOS管MN9以及NMOS管MN10，其中PMOS管MP13的源极与外部电源VDD相连，PMOS管MP13的漏极与PMOS管MP14的源极相连，PMOS管MP14的漏极与PMOS管MP15的源极相连，PMOS管MP15的栅极与信号输入端DN1相连，PMOS管MP15的漏极与PMOS管MP16的源极相连，PMOS管MP16的漏极分别与NMOS管MN9的漏极、NMOS管MN9的栅极、NMOS管MN10的栅极、NMOS管MN11的栅极以及NMOS管MN12的栅极相连，NMOS管MN9的源极与NMOS管MN10的漏极相连，NMOS管MN10的源极与外部地线GND相连。
所述充放电电路4包括：PMOS管MP17、PMOS管MP18、PMOS管MP19、PMOS管MP20、NMOS管MN11、NMOS管MN12以及电容C1，其中PMOS管MP17的源极与外部电源VDD相连，PMOS管MP17的漏极与PMOS管MP18的源极相连，PMOS管MP18的漏极与PMOS管MP19的源极相连，PMOS管MP19的栅极与信号输入端UP1相连，PMOS管MP19的漏极与PMOS管MP20的源极相连，PMOS管MP20的漏极分别与NMOS管MN11的漏极、电荷泵的输出端VOUT以及电容C1的一端相连，电容C1的另一端分别与NMOS管MN12的源极以及外部地线GND相连，NMOS管MN11的源极与NMOS管MN12的漏极相连。
所述UP差分数模转换电路5包括：PMOS管MP21、PMOS管MP22、PMOS管MP23、PMOS管MP24、PMOS管MP25、PMOS管MP26、PMOS管MP27、PMOS管MP28、PMOS管MP29、PMOS管MP30、NMOS管MN13、NMOS管MN14、NMOS管MN15以及NMOS管MN16，其中PMOS管MP21的源极分别与PMOS管MP25的源极以及外部电源VDD相连，PMOS管MP21的漏极与PMOS管MP22的源极相连，PMOS管MP22的漏极与PMOS管MP23的源极相连，PMOS管MP23的栅极与信号输入端UP1相连，PMOS管MP23的漏极分别与PMOS管MP27的源极以及PMOS管MP28的源极相连，PMOS管MP27的漏极分别与PMOS管MP27的栅极、PMOS管MP28的栅极、PMOS管MP29的漏极、PMOS管MP20的栅极以及NMOS管MN13的漏极相连，NMOS管MN13的栅极与信号输入端UP相连，PMOS管MP25的漏极与PMOS管MP26的源极相连，PMOS管MP26的漏极与PMOS管MP24的源极相连，PMOS管MP24的栅极与信号输入端UP相连，PMOS管MP24的漏极分别与PMOS管MP29的源极以及PMOS管MP30的源极相连，PMOS管MP30的漏极分别与PMOS管MP30的栅极、PMOS管MP29的栅极、PMOS管MP28的漏极以及NMOS管MN14的漏极相连，NMOS管MN14的栅极与输入信号端UP1相连，NMOS管MN14的源极分别与NMOS管MN13的源极以及NMOS管MN15的漏极相连，NMOS管MN15的源极与NMOS管MN16的漏极相连，NMOS管MN16的源极与外部地线GND相连。
所述自偏置共源共栅偏置电路1中NMOS管MN2的栅极与NMOS管MN1的栅极及NMOS管MN1的漏极短接构成自偏置共源共栅结构，PMOS管MP1的栅极与PMOS管MP2的栅极以及PMOS管MP2的漏极短接构成自偏置共源共栅结构，有效克服了单个MOS管的沟道长度调制效应，提高了电荷泵的充电电流以及放电电流的匹配精度，与传统共源共栅偏置电路相比提高了电荷泵电路的输出电压摆幅，同时降低了电源电压；NMOS管MN1与NMOS管MN3具有相同的沟道宽长比，NMOS管MN2与NMOS管MN4具有相同的沟道宽长比，NMOS管MN3的漏极电流IN3＝Iref，PMOS管MP1的源极电流IP1＝Iref，式中，Iref是电流源IREF的电流值。
所述DN差分数模转换电路2中信号输入端DN的信号与信号输入端DN1的信号相反，PMOS管MP9、PMOS管MP10、PMOS管MP11以及PMOS管MP12具有相同的沟道宽长比，PMOS管MP7与PMOS管MP8具有相同的沟道宽长比，NMOS管MN5与NMOS管MN6具有相同的沟道宽长比，PMOS管MP3的沟道宽长比是PMOS管MP1的n倍，PMOS管MP5的沟道宽长比是PMOS管MP1的n倍，PMOS管MP4的沟道宽长比是PMOS管MP2的n倍，PMOS管MP6的沟道宽长比是PMOS管MP2的n倍，NMOS管MN7的沟道宽长比是NMOS管MN1的n倍，NMOS管MN8的沟道宽长比是NMOS管MN2的n倍,NMOS管MN7的漏极电流IN7＝n×Iref。
所述复制电路3中PMOS管MP13的沟道宽长比是PMOS管MP1的n倍，PMOS管MP14的沟道宽长比是PMOS管MP2的n倍，PMOS管MP15与PMOS管MP8具有相同的沟道宽长比，PMOS管MP16与PMOS管MP12具有相同的沟道宽长比，NMOS管MN9与NMOS管MN11具有相同的沟道宽长比，NMOS管MN10与NMOS管MN12具有相同的沟道宽长比，从而实现电荷泵电路的放电电流精确复制。
进一步的，所述UP差分数模转换电路5中信号输入端UP的信号与信号输入端UP1的信号相反，PMOS管MP27、PMOS管MP28、PMOS管MP29以及PMOS管MP30具有相同的沟道宽长比，PMOS管MP23与PMOS管MP24具有相同的沟道宽长比，NMOS管MN13与NMOS管MN14具有相同的沟道宽长比，PMOS管MP21的沟道宽长比是PMOS管MP1的n倍，PMOS管MP25的沟道宽长比是PMOS管MP1的n倍，PMOS管MP22的沟道宽长比是PMOS管MP2的n倍，PMOS管MP26的沟道宽长比是PMOS管MP2的n倍，NMOS管MN15的沟道宽长比是NMOS管MN1的n倍，NMOS管MN16的沟道宽长比是NMOS管MN2的n倍，则NMOS管MN15的漏极电流IN15＝n×Iref。
进一步的，所述充放电电路4中PMOS管MP17的沟道宽长比是PMOS管MP1的n倍，PMOS管MP18的沟道宽长比是PMOS管MP2的n倍，PMOS管MP19与PMOS管MP23具有相同的沟道宽长比，PMOS管MP20与PMOS管MP27具有相同的沟道宽长比，实现电荷泵电路的充电电流精确复制。
进一步的，所述DN差分数模转换电路2中PMOS管MP10的栅极接收放电开关NMOS管MN5漏端的脉冲信号，PMOS管MP11的栅极接收放电开关NMOS管MN6漏端的脉冲信号，并快速作用到所述DN差分数模转换电路2的输出端，从而提高放电开关管的开通及关断速度；同理，所述UP差分数模转换电路5中PMOS管MP28的栅极接收充电开关NMOS管MN13漏端的脉冲信号，PMOS管MP29的栅极接收充电开关NMOS管MN14漏端的脉冲信号，并快速作用到所述UP差分数模转换电路5的输出端，从而提高充电开关管的开通及关断速度。
图3为本发明的用于锁相环的快速响应电荷泵电路的充/放电电流匹配仿真特性曲线。其中横坐标为电荷泵的输出电压，纵坐标为电荷泵的充/放电电流。该电荷泵工作在1.8V电源电压下，仿真结果显示，在0.25V到1.45V输出电压范围内可以实现良好的电流匹配特性。
图4为在UP和DN脉冲信号作用下用于锁相环的快速响应电荷泵电路的充电波形图，其中横坐标为电荷泵的充电时间，纵坐标为电荷泵的输出电压；图5为在UP和DN脉冲信号作用下用于锁相环的快速响应电荷泵电路的放电波形图，其中横坐标为电荷泵的放电时间，纵坐标为电荷泵的输出电压。
本申请的上述实施例中，通过提供一种用于锁相环的快速响应电荷泵电路，采用自偏置共源共栅偏置电路为电荷泵核心电路提供电流偏置，有效克服了单个MOS管的沟道长度调制效应，提高了电荷泵的充电电流以及放电电流的匹配精度，与传统共源共栅偏置电路相比提高了电荷泵电路的输出电压摆幅，同时降低了电源电压；采用上下电流源提供充放电电流，抑制了充/放电电流随输出电压的变化，改善了电荷泵的充/放电电流匹配范围；采用同种开关管作为电荷泵的开关，有效地避免了不同开关管之间的固有不匹配；采用正反馈机制，提高了开关管的响应速度。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (10)

1.一种用于锁相环的快速响应电荷泵电路，其特征在于，包括：自偏置共源共栅偏置电路(1)、DN差分数模转换电路(2)、复制电路(3)、充放电电路(4)及UP差分数模转换电路(5)，其中，所述自偏置共源共栅偏置电路(1)的信号输出端分别连接所述DN差分数模转换电路(2)、复制电路(3)、充放电电路(4)以及UP差分数模转换电路(5)的信号输入端，所述DN差分数模转换电路(2)的信号输出端连接所述复制电路(3)的信号输入端，所述复制电路(3)以及所述UP差分数模转换电路(5)的信号输出端连接所述充放电电路(4)的信号输入端；
所述自偏置共源共栅偏置电路(1)分别为所述DN差分数模转换电路(2)、复制电路(3)、充放电路(4)以及UP差分数模转换电路(5)提供电流偏置，所述DN差分数模转换电路(2)接收外部DN脉冲信号并给所述复制电路(3)提供电信号，所述复制电路(3)给所述充放电电路(4)提供放电信号，所述UP差分数模转换电路(5)接收外部UP脉冲信号并给所述充放电电路(4)提供充电信号，所述充放电电路(4)控制电荷泵的充/放电操作。
2.根据权利要求1所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述自偏置共源共栅偏置电路(1)包括：基准电流源IREF、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、PMOS管MP1以及PMOS管MP2，其中基准电流源IREF的一端分别与PMOS管MP1的源极以及外部电源VDD相连，基准电流源IREF的另一端分别与NMOS管MN1的漏极、NMOS管MN1的栅极、NMOS管MN2的栅极、NMOS管MN3的栅极、NMOS管MN4的栅极、NMOS管MN7的栅极、NMOS管MN8的栅极、NMOS管M15的栅极以及NMOS管MN16的栅极相连，NMOS管MN1的源极与NMOS管MN2的漏极相连，NMOS管MN2的源极分别与NMOS管MN4的源极以及外部地线GND相连，PMOS管MP1的漏极与PMOS管MP2的源极相连，PMOS管MP2的漏极分别与PMOS管MP1的栅极、PMOS管MP2的栅极、PMOS管MP3的栅极、PMOS管MP4的栅极、PMOS管MP5的栅极、PMOS管MP6的栅极、PMOS管MP13的栅极、PMOS管MP14的栅极、PMOS管MP17的栅极、PMOS管MP18的栅极、PMOS管MP21的栅极、PMOS管MP22的栅极、PMOS管MP25的栅极、PMOS管MP26 的栅极以及NMOS管MN3的漏极相连，NMOS管MN3的源极与NMOS管MN4的漏极相连。
3.根据权利要求1所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述DN差分数模转换电路(2)包括：PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12、NMOS管MN5、NMOS管MN6、NMOS管MN7以及NMOS管MN8，其中PMOS管MP3的源极分别与PMOS管MP5的源极以及外部电源VDD相连，PMOS管MP3的漏极与PMOS管MP4的源极相连，PMOS管MP4的漏极与PMOS管MP7的源极相连，PMOS管MP7的栅极与信号输入端DN相连，PMOS管MP7的漏极分别与PMOS管MP9的源极以及PMOS管MP10的源极相连，PMOS管MP9的漏极分别与PMOS管MP9的栅极、PMOS管MP10的栅极、PMOS管MP11的漏极以及NMOS管MN5的漏极相连，NMOS管MN5的栅极与信号输入端DN1相连，PMOS管MP5的漏极与PMOS管MP6的源极相连，PMOS管MP6的漏极与PMOS管MP8的源极相连，PMOS管MP8的栅极与信号输入端DN1相连，PMOS管MP8的漏极分别与PMOS管MP11的源极以及PMOS管MP12的源极相连，PMOS管MP11的栅极分别与PMOS管MP12的栅极、PMOS管MP12的漏极、PMOS管MP16的栅极、PMOS管MP10的漏极以及NMOS管MN6的漏极相连，NMOS管MN6的栅极与信号输入端DN相连，NMOS管MN5的源极分别与NMOS管MN6的源极以及NMOS管MN7的漏极相连，NMOS管MN7的源极与NMOS管MN8的漏极相连，NMOS管MN8的源极与外部地线GND相连。
4.根据权利要求1所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述复制电路(3)包括：PMOS管MP13、PMOS管MP14、PMOS管MP15、PMOS管MP16、NMOS管MN9以及NMOS管MN10，其中PMOS管MP13的源极与外部电源VDD相连，PMOS管MP13的漏极与PMOS管MP14的源极相连，PMOS管MP14的漏极与PMOS管MP15的源极相连，PMOS管MP15的栅极与信号输入端DN1相连，PMOS管MP15的漏极与PMOS管MP16的源极相连，PMOS管MP16的漏极分别与NMOS 管MN9的漏极、NMOS管MN9的栅极、NMOS管MN10的栅极、NMOS管MN11的栅极以及NMOS管MN12的栅极相连，NMOS管MN9的源极与NMOS管MN10的漏极相连，NMOS管MN10的源极与外部地线GND相连。
5.根据权利要求1所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述充放电电路(4)包括：PMOS管MP17、PMOS管MP18、PMOS管MP19、PMOS管MP20、NMOS管MN11、NMOS管MN12以及电容C1，其中PMOS管MP17的源极与外部电源VDD相连，PMOS管MP17的漏极与PMOS管MP18的源极相连，PMOS管MP18的漏极与PMOS管MP19的源极相连，PMOS管MP19的栅极与信号输入端UP1相连，PMOS管MP19的漏极与PMOS管MP20的源极相连，PMOS管MP20的漏极分别与NMOS管MN11的漏极、电荷泵的输出端VOUT以及电容C1的一端相连，电容C1的另一端分别与NMOS管MN12的源极以及外部地线GND相连，NMOS管MN11的源极与NMOS管MN12的漏极相连。
6.根据权利要求1所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述UP差分模数转换电路(5)包括：PMOS管MP21、PMOS管MP22、PMOS管MP23、PMOS管MP24、PMOS管MP25、PMOS管MP26、PMOS管MP27、PMOS管MP28、PMOS管MP29、PMOS管MP30、NMOS管MN13、NMOS管MN14、NMOS管MN15以及NMOS管MN16，其中PMOS管MP21的源极分别与PMOS管MP25的源极以及外部电源VDD相连，PMOS管MP21的漏极与PMOS管MP22的源极相连，PMOS管MP22的漏极与PMOS管MP23的源极相连，PMOS管MP23的栅极与信号输入端UP1相连，PMOS管MP23的漏极分别与PMOS管MP27的源极以及PMOS管MP28的源极相连，PMOS管MP27的漏极分别与PMOS管MP27的栅极、PMOS管MP28的栅极、PMOS管MP29的漏极、PMOS管MP20的栅极以及NMOS管MN13的漏极相连，NMOS管MN13的栅极与信号输入端UP相连，PMOS管MP25的漏极与PMOS管MP26的源极相连，PMOS管MP26的漏极与PMOS管MP24的源极相连，PMOS管MP24的栅极与信号输入端UP相连，PMOS管MP24的漏极分别与PMOS管MP29的源极以及PMOS管MP30的源极相连，PMOS管MP30的漏极分别与PMOS管MP30的栅极、PMOS管MP29的栅极、PMOS管MP28的漏极以及NMOS管MN14的漏极相连，NMOS管MN14的栅极与输入信号端UP1相连，NMOS管MN14的源极分别与NMOS管MN13的源极以及NMOS管MN15的漏极相连，NMOS管MN15的源极与NMOS管MN16的漏极相连，NMOS管MN16的源极与外部地线GND相连。
7.根据权利要求2所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述自偏置共源共栅偏置电路(1)中NMOS管MN2的栅极与NMOS管MN1的栅极及NMOS管MN1的漏极短接构成自偏置共源共栅结构，PMOS管MP1的栅极与PMOS管MP2的栅极以及PMOS管MP2的漏极短接构成自偏置共源共栅结构，NMOS管MN1与NMOS管MN3具有相同的沟道宽长比，NMOS管MN2与NMOS管MN4具有相同的沟道宽长比，NMOS管MN3的漏极电流IN3＝Iref，PMOS管MP1的源极电流IP1＝Iref，式中，Iref是电流源IREF的电流值。
8.根据权利要求3所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述DN差分数模转换电路(2)中信号输入端DN的信号与信号输入端DN1的信号相反，PMOS管MP9、PMOS管MP10、PMOS管MP11以及PMOS管MP12具有相同的沟道宽长比，PMOS管MP3的沟道宽长比是PMOS管MP1的n倍，PMOS管MP5的沟道宽长比是PMOS管MP1的n倍，PMOS管MP4的沟道宽长比是PMOS管MP2的n倍，PMOS管MP6的沟道宽长比是PMOS管MP2的n倍，NMOS管MN7的沟道宽长比是NMOS管MN1的n倍，NMOS管MN8的沟道宽长比是NMOS管MN2的n倍,NMOS管MN7的漏极电流IN7＝n×Iref；所述DN差分数模转换电路(2)中PMOS管MP10的栅极接收放电开关NMOS管MN5漏端的脉冲信号，PMOS管MP11的栅极接收放电开关NMOS管MN6漏端的脉冲信号，并快速作用到所述DN差分数模转换电路的输出端，从而提高放电开关管的开通及关断速度。
9.根据权利要求4所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述复制电路(3)中PMOS管MP13的沟道宽长比是PMOS管MP1的n倍，PMOS管MP14的沟道宽长比是PMOS管MP2的n倍，PMOS管MP15与PMOS管MP8具有相同的沟道宽长比，PMOS管MP16与PMOS管MP12具有相同的沟道宽长比，NMOS管MN9与NMOS管MN11具有相同的沟道宽长比，NMOS管MN10与NMOS管MN12具有相同的沟道宽长比，从而实现电荷泵电路的放电电流精确复制。
10.根据权利要求5或6所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述充放电电路(4)中PMOS管MP17的沟道宽长比是PMOS管MP1的n倍，PMOS管MP18的沟道宽长比是PMOS管MP2的n倍，PMOS管MP19与PMOS管MP23具有相同的沟道宽长比，PMOS管MP20与PMOS管MP27具有相同的沟道宽长比，从而实现电荷泵电路的充电电流精确复制；
所述UP差分数模转换电路(5)中信号输入端UP的信号与信号输入端UP1的信号相反，PMOS管MP27、PMOS管MP28、PMOS管MP29以及PMOS管MP30具有相同的沟道宽长比，PMOS管MP21的沟道宽长比是PMOS管MP1的n倍，MP25的沟道宽长比是PMOS管MP1的n倍，PMOS管MP22的沟道宽长比是PMOS管MP2的n倍，PMOS管MP26的沟道宽长比是PMOS管MP2的n倍，NMOS管MN15的沟道宽长比是NMOS管MN1的n倍，NMOS管MN16的沟道宽长比是NMOS管MN2的n倍,NMOS管MN15的漏极电流IN15＝n×Iref；所述UP差分数模转换电路(5)中PMOS管MP28的栅极接收充电开关NMOS管MN13漏端的脉冲信号，PMOS管MP29的栅极接收充电开关NMOS管MN14漏端的脉冲信号，并快速作用到所述UP差分数模转换电路的输出端，从而提高充电开关管的开通及关断速度。
CN201810884608.3A 2018-08-06 2018-08-06 一种用于锁相环的快速响应电荷泵电路 Active CN109167599B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810884608.3A CN109167599B (zh) 2018-08-06 2018-08-06 一种用于锁相环的快速响应电荷泵电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810884608.3A CN109167599B (zh) 2018-08-06 2018-08-06 一种用于锁相环的快速响应电荷泵电路

Publications (2)

Publication Number Publication Date
CN109167599A true CN109167599A (zh) 2019-01-08
CN109167599B CN109167599B (zh) 2022-03-22

Family

ID=64895047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810884608.3A Active CN109167599B (zh) 2018-08-06 2018-08-06 一种用于锁相环的快速响应电荷泵电路

Country Status (1)

Country Link
CN (1) CN109167599B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020232726A1 (zh) * 2019-05-23 2020-11-26 华为技术有限公司 一种锁相环
CN116827320A (zh) * 2023-07-27 2023-09-29 江苏润石科技有限公司 一种快速响应的自适应电源转换电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157879A1 (en) * 2006-12-28 2008-07-03 Dmitry Petrov Decreasing frequency synthesizer lock time for a phase locked loop
CN203289400U (zh) * 2013-05-14 2013-11-13 苏州文芯微电子科技有限公司 一种高速模式信号检测电路
US20150200589A1 (en) * 2014-01-13 2015-07-16 Electronics And Telecommunications Research Institute Charge pump circuit and phase-locked loop including the charge pump circuit
CN105281753A (zh) * 2015-10-22 2016-01-27 天津大学 适用于延迟锁相环的高性能电荷泵
CN106026757A (zh) * 2016-05-17 2016-10-12 中国电子科技集团公司第二十四研究所 一种差分电荷泵
CN106655758A (zh) * 2016-10-20 2017-05-10 重庆邮电大学 一种锁相环中的单粒子辐射加固电荷泵电路
US20180019756A1 (en) * 2016-07-15 2018-01-18 Qualcomm Incorporated Fractional-n phase locked loop delta sigma modulator noise reduction using charge pump interpolation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157879A1 (en) * 2006-12-28 2008-07-03 Dmitry Petrov Decreasing frequency synthesizer lock time for a phase locked loop
CN203289400U (zh) * 2013-05-14 2013-11-13 苏州文芯微电子科技有限公司 一种高速模式信号检测电路
US20150200589A1 (en) * 2014-01-13 2015-07-16 Electronics And Telecommunications Research Institute Charge pump circuit and phase-locked loop including the charge pump circuit
CN105281753A (zh) * 2015-10-22 2016-01-27 天津大学 适用于延迟锁相环的高性能电荷泵
CN106026757A (zh) * 2016-05-17 2016-10-12 中国电子科技集团公司第二十四研究所 一种差分电荷泵
US20180019756A1 (en) * 2016-07-15 2018-01-18 Qualcomm Incorporated Fractional-n phase locked loop delta sigma modulator noise reduction using charge pump interpolation
CN106655758A (zh) * 2016-10-20 2017-05-10 重庆邮电大学 一种锁相环中的单粒子辐射加固电荷泵电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
李森等: "A low phase noise and low spur PLL frequency synthesizer for GNSS receivers ", 《JOURNAL OF SEMICONDUCTORS》 *
程梦璋等: "锁相环中的充电泵电路的研究 ", 《电子器件》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020232726A1 (zh) * 2019-05-23 2020-11-26 华为技术有限公司 一种锁相环
CN113557667A (zh) * 2019-05-23 2021-10-26 华为技术有限公司 一种锁相环
CN116827320A (zh) * 2023-07-27 2023-09-29 江苏润石科技有限公司 一种快速响应的自适应电源转换电路
CN116827320B (zh) * 2023-07-27 2024-01-26 江苏润石科技有限公司 一种快速响应的自适应电源转换电路

Also Published As

Publication number Publication date
CN109167599B (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
CN104124968B (zh) 一种用于流水线型模数转换器的时钟占空比校准电路
CN103346784B (zh) 一种用于锁相环的匹配型电荷泵电路
CN112234957B (zh) 一种具有负反馈调节功能的模拟振荡器电路
CN102710124B (zh) 一种电荷泵电路
CN102185473A (zh) 一种低电流失配、低电流变化的电荷泵电路
CN104821825A (zh) 一种宽调谐范围环形压控振荡器
CN109167599A (zh) 一种用于锁相环的快速响应电荷泵电路
CN108494384B (zh) 一种用于振荡器的修调电路
Zhang et al. A high performance NMOS-switch high swing cascode charge pump for phase-locked loops
CN106444344B (zh) 一种基于自偏置频率锁定环的高稳定时钟产生电路
CN109672428B (zh) 一种张弛振荡器
US8575979B2 (en) Fully differential adaptive bandwidth PLL with differential supply regulation
Chen et al. A 0.13 um low phase noise and fast locking PLL
CN109547018B (zh) 一种具有抗辐照功能的多偏置压控振荡器
CN109936362B (zh) 一种应用于频率合成器的电荷泵
CN101807915B (zh) 应用于整数分频锁相环路中的鉴频鉴相器和电荷泵电路
CN110190835B (zh) 一种零失调比较器电路
CN113557667A (zh) 一种锁相环
CN101610082B (zh) 应用于锁相环中的源极开关型电荷泵
CN208015710U (zh) 一种应用于锁相环中的高性能电荷泵
CN102739043B (zh) 电荷泵电路
CN116191869A (zh) 电荷泵电路、显示芯片和电子设备
CN108471307A (zh) 电荷泵电路
CN109560813B (zh) 一种具有抗辐照功能的交叉耦合压控振荡器
TWI418137B (zh) 電壓控制振盪器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant