CN106026757A - 一种差分电荷泵 - Google Patents
一种差分电荷泵 Download PDFInfo
- Publication number
- CN106026757A CN106026757A CN201610325352.3A CN201610325352A CN106026757A CN 106026757 A CN106026757 A CN 106026757A CN 201610325352 A CN201610325352 A CN 201610325352A CN 106026757 A CN106026757 A CN 106026757A
- Authority
- CN
- China
- Prior art keywords
- electric current
- charge pump
- pmos
- nmos tube
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003139 buffering effect Effects 0.000 claims description 29
- 230000001629 suppression Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 5
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 4
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M11/00—Power conversion systems not covered by the preceding groups
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种差分电荷泵，该电荷泵由两个完全一样的单端电荷泵电路组成，每个单端电荷泵电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、一个缓冲buffer、一个电流源、一个电流沉。第一PMOS和第一NMOS管是电荷泵的核心工作电路，根据外加控制信号的不同，电荷泵可以通过输出端口吸收或流出电流。第二PMOS管、第二NMOS管与缓冲buffer组成自举电路。在电荷泵不工作时，设定第一PMOS管、第一NMOS管和输出端口的电位，防止电荷共享现象的发生。本发明电荷泵是差分结构，提高了电路抑制噪声的能力。
Description
技术领域
本发明涉及一种差分电荷泵，它主要应用于锁相环电路中，属于半导体集成电路技术领域。
背景技术
锁相的概念最早是在20世纪30年代提出的，而且很快在电子学和通讯领域中获得广泛应用。尽管基本锁相环(PLL)自出现之日起几乎保持原样，但是使用不同的技术制作及满足不同应用要求的锁相环的实现对设计师一直是一项挑战。
锁相环是一个频率跟踪系统.在无线电通信、频率合成、时钟恢复和产生电路中.甚至在调制，解调中被广泛采用。随着科学技术的发展，锁相环的一种常用结构就是电荷泵锁相环。在这种结构中，电荷泵起着非常重要的作用，其主要功能是完成信号转换，即把鉴频鉴相器(PFD)的数字输出信号转换为模拟信号，来控制压控振荡器的输出频率。当PFD的输出信号能精确反映两路输入信号的相位误差时，电荷泵对整个锁相环的性能起到决定性的作用。当PLL锁定在某个频率上时.电荷泵的输出电压必须保持稳定。
电荷泵的工作原理和生活中的水泵类似。根据外界所加的控制信号，水泵既可以抽水也可以放水，对电荷泵而言就是吸收或放出电荷。
传统的电荷泵电路如图1所示。MP11和MN11是核心工作电路，根据外界控制信号的不同，电荷泵可以通过CPO1端口吸收或流出电流。MP21、MN21和BUFFER3三者组成一个自举电路，可以解决电荷泵的电荷共享问题，提升工作性能。I11和I21提供工作所需偏置电流。整个电路看起来像差分电路，其实它是单端电路，因为只有一个输出端CPO1。
下面简单介绍一下电荷泵的工作原理。当UP1端、DN1端同时输入低电平信号时，MP11导通，MN11关闭，电荷泵通过CPO1端口对外界流出电流；当UP1端、DN1端同时输入高电平信号时，MP11关闭，MN11导通，电荷泵通过CPO1端口对从外界吸收电流；当UP1端、DN1端分别加高电平和低电平信号时，MP11、MN11关闭，电荷泵不工作，但此时MP21、MN21导通，再结合BUFFER3三者组成自举电路，将VX1和VY1的电位固定到CPO1端口电位，这样在下次电荷泵正常工作时，三者初始电位相同，不会发生电荷共享现象。
传统的电荷泵是一种模拟电路，而且是单端电路。这种结构的电路对外界噪声非常敏感，仅能依靠片上自带的滤波电容减小噪声的影响，总体来说效果有限。
发明内容
鉴于此，本发明的目的是提供一种差分电荷泵，该电荷泵具有较高的抗噪声能力。
本发明的目的通过如下技术方案来实现的：一种差分电荷泵，包括第一单端电荷泵电路和第二单端电荷泵电路，所述第一单端电荷泵电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一缓冲运放、电流源I1和电流沉I2，所述第二单端电荷泵电路包括第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第二缓冲运放、电流源I3和电流沉I4，
所述电流源I1的电流流入端接电源电压，电流源I1的电流流出端分别与第一PMOS管的源极、第二PMOS管的源极连接，所述第一PMOS管的漏极分别与第一NMOS管的漏极、第一缓冲运放的同向端连接，所述第二PMOS管的漏极分别与第二NMOS管的漏极、第一缓冲运放的输出端连接，所述第一缓冲运放的反向端与输出端连接；所述第一NMOS管的源极、第二NMOS管的源极与电流沉I2的电流流入端连接，电流沉I2的电流流出端接地；
所述电流源I3的电流流入端接电源电压，电流源I3的电流流出端分别与第三PMOS管的源极、第四PMOS管的源极连接，所述第三PMOS管的漏极分别与第三NMOS管的漏极、第二缓冲运放的输出端连接，所述第四PMOS管的漏极分别与第四NMOS管的漏极、第二缓冲运放的同向端连接，所述第二缓冲运放的反向端与输出端连接；所述第三NMOS管的源极、第二NMOS管的源极与电流沉I4的电流流入端连接，电流沉I4的电流流出端接地；
所述第一PMOS管的栅极与第三NMOS管的栅极接同一个上拉差分信号UP+，所述第一NMOS管的栅极与第三PMOS管的栅极接同一个下拉差分信号DN+，所述第四PMOS管的栅极与第二NMOS管的栅极接同一个上拉差分信号UP-，所述第四NMOS管的栅极与第二PMOS管的栅极接同一个下拉差分信号DN-。
进一步，将电流源I1的电流流出端定义为端口X1，电流沉I2的电流流入端定义为端口Y1，第一缓冲运放的同向端定义为输出差分端口CPO+端，端口X1、端口Y1、输出差分端口CPO+在电荷泵关闭期间具有相同电位。
进一步，将电流源I3的电流流出端定义为端口X2，电流沉I4的电流流入端定义为端口Y2，第二缓冲运放的同向端定义为输出差分端口CPO-，端口X2、端口Y2、输出差分端口CPO-在电荷泵关闭期间具有相同电位。
由于采用了以上技术方案，本发明具有以下有益技术效果：
本发明提供的差分电荷泵由两个单端电荷泵组成，两者配合工作，输出相位完全反向。本发明电荷泵是差分结构，提高了电路抑制噪声的能力。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：
图1为常规电荷泵电路图；
图2为本发明提出的电荷泵电路图。
具体实施方式
以下将结合附图，对本发明的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。
为了方便说明，对本发明中的MOS管进行简单定义，如第一PMOS管简称为MP1，第二PMOS管简称MP2，第一NMOS管简称MN1，第二NMOS管简称MN2，以此类推。
本发明的电路结构如图2所示，包括PMOS管MP1、MP2、MP3、MP4，NMOS管MN1、MN2、MN3、MN4，电流源I1、I3，电流沉I2、I4，第一缓冲运放BUFFER1、第一缓冲运放BUFFER2，上拉差分信号UP-和UP+，下拉差分信号DN-和DN+，输出差分端口CPO-和输出差分端口CPO+。
MP1、MP2、MN1、MN2、I1、I2、第一缓冲运放BUFFER1构成一个单端电荷泵，I1的电流流入端接电源电压，I1的电流流出端接端口X1，MP1、MP2的源极也和端口X1相连，MP1、MN1的漏极相互连接，MP2、MN2的漏极相互连接，MN1、MN2的源极与端口Y1相连，I2的电流流入端也接端口Y1，I2的电流流出端接地电压，BUFFER1的输入端接输出差分端口CPO+，BUFFER1的输出端接Z1。
MP3、MP4、MN3、MN4、I3、I4、第二缓冲运放BUFFER2构成另一个单端的电荷泵。I3的电流流入端接电源电压，I3的电流流出端接端口X2，MP3、MP4的源极也和端口X2相连，MP3、MN3的漏极相互连接，MP4、MN4的漏极相互连接，MN3、MN4的源极与端口Y2相连，I4的电流流入端也接端口Y2，I4的电流流出端接地电压，第二缓冲运放BUFFER2的输入端接输出差分端口CPO-，第一缓冲运放BUFFER1的输出端接Z2。
UP+接MP1和MN3的栅极，UP-接MP4和MN2的栅极，DN+接MP3和MN1的栅极，DN-接MP2和MN4的栅极，
两个电荷泵加互补控制信号，输出端信号相位差180度，不特别关注输出差分端口CPO+或输出差分端口CPO-的信号，只关注输出差分端口CPO+和输出差分端口CPO-信号的差值。
为表述方便，UP+＝“1”，表示UP+加高电平信号；UP+＝“0，表示UP+加低电平信号。UP-、DN+、DN-等端口的描述依此类推。
当UP+＝“1”，UP-＝“0”，DN+＝“1”，DN-＝“0”时，MP1关闭，MN1导通，MP4导通，MN4关闭，输出差分端口CPO+从外部吸收电流，输出差分端口CPO-对外流出电流，差分电荷泵正常工作。
当UP+＝“0”，UP-＝“1”，DN+＝“0”，DN-＝“1”时，MP1导通，MN1关闭，MP4关闭，MN4导通，输出差分端口CPO+对外流出电流，输出差分端口CPO-从外部吸收电流，差分电荷泵也正常工作。
当UP+＝“1”，UP-＝“0”，DN+＝“0”，DN-＝“1”时，MP1关闭，MN1关闭，MP4关闭，MN4关闭，电荷泵主体不工作。但此时MP2、MN2、MP3、MN3导通，再结合第一缓冲运放BUFFER1、第二缓冲运放BUFFER2，它们组成的自举电路工作。MP2和MN2导通，第一缓冲运放BUFFER1恒导通，此时端口X1、端口Y1、输出差分端口CPO+点电位相同；MP4和MN4导通，第二缓冲运放BUFFER2恒导通，此时端口X2、端口Y2、输出差分端口CPO-点电位相同。
在电荷泵主体关闭期间，设定端口X1、端口Y1、输出差分端口CPO+电位相同有重要意义。当电荷泵主体再次开启瞬间时，因为端口X1、端口Y1、输出差分端口CPO+电位相同，三点之间电荷不会相互流动(电荷不共享)，这样输出差分端口CPO+电压就不会发生跳变。设定X2、Y2、输出差分端口CPO-电位的意义相同，不再赘述。
当UP+＝“0”，UP-＝“1”，DN+＝“1”，DN-＝“0”时，MP1、MN1、MP4、MN4导通。这种情况下，表明锁相环已锁定。对输出差分端口CPO+而言，究竟是吸收还是流出电流，取决于电流源I1和I2的匹配度，理论上若二者完全匹配，则输出差分端口CPO+电压保持恒定，既不吸收也不流出电流。实际情况是I1和I2之间总存在失配，所以输出差分端口CPO+电压总会有一定的波动。输出差分端口CPO-的情况类似，不再赘述。
电荷泵的工作环境不会很干净，电路中总有各种各样的噪声。这些噪声对差分电荷泵而言都属于共模噪声，噪声对输出差分端口CPO+和输出差分端口CPO-影响相同，而差分电荷泵只关注输出差分端口CPO+与输出差分端口CPO-的差值，所以这种结构的电荷泵有比较强的抑制噪声的能力。
以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (3)
1.一种差分电荷泵，其特征在于：包括第一单端电荷泵电路和第二单端电荷泵电路，所述第一单端电荷泵电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一缓冲运放、电流源I1和电流沉I2，所述第二单端电荷泵电路包括第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第二缓冲运放、电流源I3和电流沉I4，
所述电流源I1的电流流入端接电源电压，电流源I1的电流流出端分别与第一PMOS管的源极、第二PMOS管的源极连接，所述第一PMOS管的漏极分别与第一NMOS管的漏极、第一缓冲运放的同向端连接，所述第二PMOS管的漏极分别与第二NMOS管的漏极、第一缓冲运放的输出端连接，所述第一缓冲运放的反向端与输出端连接；所述第一NMOS管的源极、第二NMOS管的源极与电流沉I2的电流流入端连接，电流沉I2的电流流出端接地；
所述电流源I3的电流流入端接电源电压，电流源I3的电流流出端分别与第三PMOS管的源极、第四PMOS管的源极连接，所述第三PMOS管的漏极分别与第三NMOS管的漏极、第二缓冲运放的输出端连接，所述第四PMOS管的漏极分别与第四NMOS管的漏极、第二缓冲运放的同向端连接，所述第二缓冲运放的反向端与输出端连接；所述第三NMOS管的源极、第二NMOS管的源极与电流沉I4的电流流入端连接，电流沉I4的电流流出端接地；
所述第一PMOS管的栅极与第三NMOS管的栅极接同一个上拉差分信号UP+，所述第一NMOS管的栅极与第三PMOS管的栅极接同一个下拉差分信号DN+，所述第四PMOS管的栅极与第二NMOS管的栅极接同一个上拉差分信号UP-，所述第四NMOS管的栅极与第二PMOS管的栅极接同一个下拉差分信号DN-。
2.根据权利要求1所述的差分电荷泵，其特征在于：将电流源I1的电流流出端定义为端口X1，电流沉I2的电流流入端定义为端口Y1，第一缓冲运放的同向端定义为输出差分端口CPO+端，端口X1、端口Y1、输出差分端口CPO+在电荷泵关闭期间具有相同电位。
3.根据权利要求1或2所述的差分电荷泵，其特征在于：将电流源I3的电流流出端定义为端口X2，电流沉I4的电流流入端定义为端口Y2，第二缓冲运放的同向端定义为输出差分端口CPO-，端口X2、端口Y2、输出差分端口CPO-在电荷泵关闭期间具有相同电位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610325352.3A CN106026757A (zh) | 2016-05-17 | 2016-05-17 | 一种差分电荷泵 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610325352.3A CN106026757A (zh) | 2016-05-17 | 2016-05-17 | 一种差分电荷泵 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106026757A true CN106026757A (zh) | 2016-10-12 |
Family
ID=57098087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610325352.3A Pending CN106026757A (zh) | 2016-05-17 | 2016-05-17 | 一种差分电荷泵 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106026757A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106961273A (zh) * | 2017-04-12 | 2017-07-18 | 西安电子科技大学 | 基于稳态防漏电保护和电流沉控制技术的电荷泵电路 |
| CN109167599A (zh) * | 2018-08-06 | 2019-01-08 | 重庆邮电大学 | 一种用于锁相环的快速响应电荷泵电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101309079A (zh) * | 2007-05-14 | 2008-11-19 | 深圳艾科创新微电子有限公司 | 一种用于锁相环电路(pll)的电荷泵结构 |
| CN101895192A (zh) * | 2010-07-30 | 2010-11-24 | 苏州科山微电子科技有限公司 | 一种可解决电荷分配和电流失配问题的电荷泵 |
| CN102025270A (zh) * | 2010-12-31 | 2011-04-20 | 上海集成电路研发中心有限公司 | 电荷泵电路 |
| CN104796136A (zh) * | 2014-01-17 | 2015-07-22 | 苏州芯动科技有限公司 | 锁相环时钟数据恢复器用电荷泵装置 |
-
2016
- 2016-05-17 CN CN201610325352.3A patent/CN106026757A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101309079A (zh) * | 2007-05-14 | 2008-11-19 | 深圳艾科创新微电子有限公司 | 一种用于锁相环电路(pll)的电荷泵结构 |
| CN101895192A (zh) * | 2010-07-30 | 2010-11-24 | 苏州科山微电子科技有限公司 | 一种可解决电荷分配和电流失配问题的电荷泵 |
| CN102025270A (zh) * | 2010-12-31 | 2011-04-20 | 上海集成电路研发中心有限公司 | 电荷泵电路 |
| CN104796136A (zh) * | 2014-01-17 | 2015-07-22 | 苏州芯动科技有限公司 | 锁相环时钟数据恢复器用电荷泵装置 |
Non-Patent Citations (1)
| Title |
|---|
| A. MOMTAZ,ET.AL.: "Fully-integrated SONET OC48 transceiver in standard CMOS", 《SOLID-STATE CIRCUITS CONFERENCE, 2001. DIGEST OF TECHNICAL PAPERS. ISSCC. 2001 IEEE INTERNATIONAL》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106961273A (zh) * | 2017-04-12 | 2017-07-18 | 西安电子科技大学 | 基于稳态防漏电保护和电流沉控制技术的电荷泵电路 |
| CN106961273B (zh) * | 2017-04-12 | 2020-05-26 | 西安电子科技大学 | 基于稳态防漏电保护和电流沉控制技术的电荷泵电路 |
| CN109167599A (zh) * | 2018-08-06 | 2019-01-08 | 重庆邮电大学 | 一种用于锁相环的快速响应电荷泵电路 |
| CN109167599B (zh) * | 2018-08-06 | 2022-03-22 | 重庆邮电大学 | 一种用于锁相环的快速响应电荷泵电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20140085011A1 (en) | Supply regulated voltage controlled oscillator including active loop filter and phase locked loop using the same | |
| CN101588178A (zh) | 自偏置锁相环 | |
| CN101789785B (zh) | 全集成锁相环频率综合器 | |
| US10205445B1 (en) | Clock duty cycle correction circuit | |
| JP2012239168A (ja) | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 | |
| CN102664520A (zh) | 一种低电流失配的锁相环电荷泵电路 | |
| CN106603070A (zh) | 低杂散快速锁定的锁相环电路 | |
| CN106911330A (zh) | 一种占空比稳定电路 | |
| US7764091B2 (en) | Square to pseudo-sinusoidal clock conversion circuit and method | |
| CN106026757A (zh) | 一种差分电荷泵 | |
| JP2008311862A (ja) | 電圧制御発振器及びこれを用いた位相同期回路 | |
| JP6134711B2 (ja) | 位相ロックループ | |
| CN202617095U (zh) | 一种低电流失配的锁相环电荷泵电路 | |
| CN102025270A (zh) | 电荷泵电路 | |
| CN103516357A (zh) | 轨到轨输入电压范围的电压控制振荡器 | |
| US6721380B2 (en) | Fully differential CMOS phase-locked loop | |
| CN113557667B (zh) | 一种锁相环 | |
| CN104184416A (zh) | 一种压控振荡器电路 | |
| US20040017239A1 (en) | Differential latch and applications thereof | |
| CN104242923A (zh) | 压控振荡器 | |
| WO2015143980A1 (zh) | 电荷泵的实现电路 | |
| Zaziąbł | Low power 1 GHz charge pump phase-locked loop in 0.18 µm CMOS process | |
| US7266172B2 (en) | Fully differential CMOS phase-locked loop | |
| CN103812503A (zh) | 一种差分延迟单元电路及环形振荡器 | |
| US7501904B2 (en) | Low power and duty cycle error free matched current phase locked loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161012 |