CN208015710U - 一种应用于锁相环中的高性能电荷泵 - Google Patents
一种应用于锁相环中的高性能电荷泵 Download PDFInfo
- Publication number
- CN208015710U CN208015710U CN201821321459.1U CN201821321459U CN208015710U CN 208015710 U CN208015710 U CN 208015710U CN 201821321459 U CN201821321459 U CN 201821321459U CN 208015710 U CN208015710 U CN 208015710U
- Authority
- CN
- China
- Prior art keywords
- charging
- pmos tube
- circuit
- tube
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型公开了一种用于锁相环中的高性能电荷泵,属于集成电路技术领域,解决现有技术中电荷泵型锁相环中电荷泵难以实现高电流匹配性和低电流噪声输出的技术问题,该电荷泵包括:充电电路(10),用于对电荷泵输出节点进行充电;放电电路(20),用于对电荷泵输出节点进行放电;充放电电压平衡电路(30),用于在所述电荷泵输出节点充放电的过程中,控制所述充电电路和所述放电电路,以使电荷泵输出节点电压与参考节点电压保持一致,以消除电荷共享效应;充放电电流匹配电路(40),用于在电荷泵输出节点充放电的过程中,控制所述充电电路和所述放电电路,以使所述充电电路与所述放电电路的电流匹配度维持在预设范围内,从而减小PLL参考杂散。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种应用于锁相环中的高性能电荷泵。
背景技术
随着集成电路产业的发展,兼容多协议的收发器芯片成为当前无线通信领域的研究热点。频率合成器作为射频前端的关键模块,主要作用是给收发机中的变频电路提供频率可编程的本地载波信号。
目前主流的集成频率合成器大部分都是锁相环型频率合成器,而锁相环型频率合成器中普遍运用的架构为电荷泵型锁相环(CPPLL,Charge Pump Phase Locked Loop)。锁相环系统的应用十分广泛,从全球定位系统到时钟恢复电路,再到无线接收机电路等等;不同的应用领域,对其性能的要求是不一样的,重要的一点是其性能的好坏直接影响到通信系统的质量。因此,高速、低相位噪声、低电源抖动、低功耗以及低芯片面积的CPPLL系统越来越得到工程师们的重视。
如图1所示,为整数分频CPPLL的基本结构示意图,CPPLL主要由鉴频鉴相器PFD(Phase Frequency Detector)、电荷泵CP(Charge Pump)、环路滤波器LPF(Low PassFilter)、一除N分频器(Divider)和压控振荡器VCO(Voltage Controlled Oscillator)组成。当需要频率步进很小的输出时,带有调制器的分数型CPPLL也被广泛运用。随着对CPPLL的要求越来越趋向于宽带、低相位噪声、低杂散,作为CPPLL中的关键模块——电荷泵CP,其设计也需要符合高电流匹配性和低电流噪声等的要求。
目前工业界除了采用最简单的电流镜像,MOS开关组成充放电电流支路外,在工程上主要还可以通过以下方案实现CP电流匹配。如图2所示,电荷泵电路包括:充电支路1、放电支路2、偏置电路3和开关输出电路4。该电荷泵采用共源共栅镜像结构,产生精确的上拉电流Iup0和下沉电流Idn0,减小沟道长度调制效应同时增加电荷泵的输出电阻,实现电流匹配的CP结构,但其电流不匹配度通常会大于3%,且其对版图的对称性要求很高。同时,开关输出电路4中UP端和DN端所接MOS开关管的漏端(CP_OUT0结点)会产生电荷共享效应,引起环路滤波器的输出电压发生变化,在环路中引入稳态相位误差,这样会导致环路滤波器的输出电压上出现纹波。这些纹波会对压控振荡器进行频率调制,使压控振荡器的输出信号不再是理想的正弦波,恶化环路的相位噪声性能。
也就是说,现有技术中CPPLL中的电荷泵难以实现高电流匹配和低电流噪声输出的技术问题。
发明内容
本发明针对现有技术中存在的,电荷泵型锁相环中电荷泵难以实现高电流匹配性和低电流噪声输出的技术问题,提供了一种高性能电荷泵结构,能够减小电荷共享效应,改善CP输出电流匹配性能,减小PLL参考杂散。
本发明提供了一种应用于锁相环中的高性能电荷泵,包括:
充电电路,用于在充电控制信号的作用下,对电荷泵输出节点进行充电;
放电电路,用于在放电控制信号的作用下,对电荷泵输出节点进行放电;
充放电电压平衡电路,设置在所述充电电路和所述放电电路之间,用于在所述电荷泵输出节点充放电的过程中,控制所述充电电路和所述放电电路,以使所述电荷泵输出节点电压与参考节点电压保持一致;
充放电电流匹配电路,设置在所述充电电路和所述放电电路之间,用于在电荷泵输出节点充放电的过程中,控制所述充电电路和所述放电电路,以使所述充电电路与所述放电电路的电流匹配度维持在预设范围内。
可选的,所述充电电路包括:第一电流源、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管;
所述第一PMOS管的漏极和栅极均与所述第一电流源连接;所述第一PMOS管的栅极还与所述第二PMOS管的栅极、所述第三PMOS管的栅极、所述第四PMOS管的栅极均相连;所述第一PMOS管的源极与所述第二PMOS管的源极、所述第三PMOS管的源极、所述第四PMOS管的源极均相连;所述第二PMOS管的漏极与所述充放电电流匹配电路相连;所述第三PMOS管的漏极与所述充放电电流匹配电路相连;所述第四PMOS管的漏极与所述充放电电压平衡电路相连。
可选的,所述放电电路包括:第一NMOS管、第二NMOS管和第三NMOS管;
所述第一NMOS管的栅极和漏极均与所述第二NMOS管的栅极、所述第三NMOS管的栅极相连;所述第一NMOS管的源极与所述第二NMOS管的源极、所述第三NMOS管的源极均相连;所述第一NMOS管的漏极还与所述充放电电流匹配电路相连;所述第二NMOS管的漏极与所述充放电电流匹配电路相连;所述第三NMOS管的漏极与所述充放电电压平衡电路相连。
可选的,所述充电电路还包括:相互并联且与所述充放电电压平衡电路连接的第一传输门和第二传输门;所述第一传输门和第二传输门用于在充电控制信号的作用下控制导通或关断所述充电电路和所述充放电电压平衡电路的连接。
可选的,所述第一传输门包括:第五PMOS管和第四NMOS管;所述第五PMOS管的栅极和第四NMOS管栅极用于接收所述充电控制信号,所述第五PMOS管的源极和所述第四NMOS管的漏极均与充电电路电压节点相连,所述第五PMOS管的漏极和所述第四NMOS管的源极均与所述充放电电压平衡电路相连;
所述第二传输门包括:第六PMOS管和第五NMOS管;所述第六PMOS管的栅极和第五NMOS管栅极用于接收所述充电控制信号,所述第六PMOS管的源极和所述第五NMOS管的漏极均与充电电路电压节点相连,所述第六PMOS管的漏极和所述第五NMOS管的源极均与所述充放电电压平衡电路相连。
可选的,所述放电电路还包括:相互并联且与所述充放电电压平衡电路连接的第三传输门和第四传输门;所述第三传输门和所述第四传输门用于在放电控制信号的作用下控制导通或关断所述放电电路和所述充放电电压平衡电路的连接;所述第三传输门与所述第一传输门相连,所述第四传输门与所述第二传输门相连。
可选的,所述第三传输门包括:第七PMOS管和第六NMOS管;所述第七PMOS管的栅极和第六NMOS管的栅极用于接收所述放电控制信号,所述第七PMOS管的源极和所述第六NMOS管的漏极均与所述充放电电压平衡电路相连,所述第七PMOS管的漏极和所述第六NMOS管的源极均与放电电路电压节点相连;
所述第四传输门包括:第八PMOS管和第七NMOS管;所述第八PMOS管的栅极和所述第七NMOS管的栅极用于接收所述放电控制信号,所述第八PMOS管的源极和所述第七NMOS管的漏极均与所述充放电电压平衡电路相连,所述第八PMOS管的漏极和所述第七NMOS管的源极均与放电电路电压节点相连。
可选的,所述充放电电压平衡电路包括:第一放大器;
所述第一放大器的输出端与所述第一传输门和所述第三传输门相连,所述第一放大器的同相输入端与所述第二传输门和所述第四传输门相连;所述第一放大器的同相输入端还与所述电荷泵的输出节点相连;所述第一放大器的反相输入端与其输出端相连。
可选的,所述充放电电流匹配电路包括:第二放大器;
所述第二放大器的输出端与所述第二PMOS管和所述第一NMOS管相连,所述第二放大器的同相输入端与所述第三PMOS管和所述第二NMOS管相连,所述第二放大器的反相输出端与所述电荷泵输出节点相连。
可选的,所述充放电电压平衡电路和/或所述充放电电流匹配电路中包括轨对轨放大器。
本发明中提供的一个或多个技术方案,至少具有如下技术效果或优点:
在本发明方案中,应用于锁相环中的高性能电荷泵包括:用于在充电控制信号的作用下对电荷泵输出节点进行充电的充电电路;用于在放电控制信号的作用下对电荷泵输出节点进行放电的放电电路;设置在所述充电电路和所述放电电路之间,用于在所述电荷泵输出节点充放电的过程中,控制所述充电电路和所述放电电路,以使所述电荷泵输出节点电压与参考节点电压保持一致的充放电电压平衡电路;设置在所述充电电路和所述放电电路之间,用于在电荷泵输出节点充放电的过程中,控制所述充电电路和所述放电电路,以使所述充电电路与所述放电电路的电流匹配度维持在预设范围内的充放电电流匹配电路。也就是说,本发明方案通过采用充放电电压平衡电路使电荷泵输出节点电压与参考节点电压保持一致,减小电荷共享效应;同时通过采用充放电电流匹配电路,增加充放电支路的电流匹配,减小PLL参考杂散。有效地解决了现有技术中电荷泵型锁相环中电荷泵难以实现高电流匹配性和低电流噪声输出的技术问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其它的附图。
图1为现有技术的整数分频电荷泵锁相环的结构示意图;
图2为现有技术的一种实现CP电流匹配的电荷泵电路原理图;
图3A为本发明实施例提供的一种高性能电荷泵的结构框图;
图3B为本发明实施例提供的另一种高性能电荷泵的结构框图;
图4为本发明实施例提供的一种高性能电荷泵的电路原理图。
具体实施方式
本发明实施例通过提供一种应用于锁相环中的高性能电荷泵,解决了现有技术中存在的电荷泵型锁相环中电荷泵难以实现高电流匹配性和低电流噪声输出的技术问题,本发明方案通过采用充放电电压平衡电路使电荷泵输出节点电压与参考节点电压保持一致,减小电荷共享效应;同时通过采用充放电电流匹配电路,增加充放电支路的电流匹配,减小PLL参考杂散。
本发明实施例的技术方案为解决上述技术问题,总体思路如下:
本发明实施例提供了一种应用于锁相环中的高性能电荷泵,包括:充电电路,用于在充电控制信号的作用下,对电荷泵输出节点进行充电;放电电路,用于在放电控制信号的作用下,对电荷泵输出节点进行放电;充放电电压平衡电路,设置在所述充电电路和所述放电电路之间,用于在所述电荷泵输出节点充放电的过程中,控制所述充电电路和所述放电电路,以使电荷泵输出节点电压与参考节点电压保持一致;充放电电流匹配电路,设置在所述充电电路和所述放电电路之间,用于在电荷泵输出节点充放电的过程中,控制所述充电电路和所述放电电路,以使所述充电电路与所述放电电路的电流匹配度维持在预设范围内。
可见,在本发明方案中,通过采用充放电电压平衡电路使电荷泵输出节点电压与参考节点电压保持一致,减小电荷共享效应;同时通过采用充放电电流匹配电路,增加充放电支路的电流匹配,减小PLL参考杂散。有效地解决了现有技术中电荷泵型锁相环中电荷泵难以实现高电流匹配性和低电流噪声输出的技术问题。
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明,应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明,而不是对本申请技术方案的限定,在不冲突的情况下,本发明实施例以及实施例中的技术特征可以相互组合。
实施例一
请参考图3A和图4,本发明实施例提供了一种应用于锁相环中的高性能电荷泵,包括:
充电电路10,用于在充电控制信号的作用下,对电荷泵输出节点CP_OUT进行充电;
放电电路20,用于在放电控制信号的作用下,对电荷泵输出节点CP_OUT进行放电;
充放电电压平衡电路30,设置在充电电路10和放电电路20之间且与二者相连,用于在电荷泵输出节点CP_OUT充放电的过程中,控制充电电路10和放电电路20,以使电荷泵输出节点CP_OUT的电压与参考节点VF1的电压保持一致;
充放电电流匹配电路40,设置在充电电路10和放电电路20之间且与二者相连,用于在电荷泵输出节点CP_OUT充放电的过程中,控制充电电路10和放电电路20,以使充电电路10与放电电路20的电流匹配度维持在预设范围内;优选的,充放电电流匹配度维持在98%~100%;其中,充放电电流匹配电路40还与电荷泵输出节点CP_OUT相连,以实时获取电荷泵的当前输出,并基于电荷泵的当前输出控制调整充电电路10和放电电路20的电流,以使充放电电流匹配度维持在所述预设范围内。
在具体实施过程中,充电电路10和放电电路20中开关管相应设置产生镜像电流,具体的,请参考图3A、图3B和图4,充电电路10包括:第一电流源S1、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4;第一PMOS管MP1的漏极和栅极均与第一电流源S1连接;第一PMOS管MP1的栅极还与第二PMOS管MP2的栅极、第三PMOS管MP3的栅极、第四PMOS管MP4的栅极均相连;第一PMOS管MP1的源极与第二PMOS管MP2的源极、第三PMOS管MP3的源极、第四PMOS管MP4的源极均相连;第二PMOS管MP2的漏极与充放电电流匹配电路40相连;第三PMOS管MP3的漏极与充放电电流匹配电路40相连;第四PMOS管MP4的漏极与充放电电压平衡电路30相连。其中,S1为精准电流源的简图,表示由NMOS管提供的精确的镜像电流源;Iup指示充电电流。
仍请参考图3A、图3B和图4,放电电路20包括:第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3;第一NMOS管MN1的栅极与第一NMOS管MN1的漏极、第二NMOS管MN2的栅极、第三NMOS管MN3的栅极均相连,进一步与充放电电流匹配电路40相连;第一NMOS管MN1的源极与第二NMOS管MN2的源极、第三NMOS管MN3的源极均相连;第二NMOS管MN2的漏极也与充放电电流匹配电路40相连;第三NMOS管MN3的漏极与充放电电压平衡电路30相连。其中,Idn指示放电电流。
进一步,在具体实施过程中,为了使得充电电路10和放电电路20中开关管所引入的电荷注入效应相互抵消,同时加快开关时间。电荷泵电路采用传输门进行开关控制。请参考图3B和图4,充电电路10包括:相互并联且与充放电电压平衡电路30连接的第一传输门101和第二传输门102;第一传输门101和第二传输门102用于在充电控制信号的作用下控制导通或关断充电电路10和充放电电压平衡电路30的连接。放电电路20还包括:相互并联且与充放电电压平衡电路30连接的第三传输门201和第四传输门202;第三传输门201和第四传输门202用于在放电控制信号的作用下控制导通或关断放电电路20和充放电电压平衡电路30的连接;第三传输门201与第一传输门101相连,第四传输门202与第二传输门102相连。
进一步,仍请参考图3B和图4,第一传输门101包括:第五PMOS管MP5和第四NMOS管MN4;第五PMOS管MP5的栅极和第四NMOS管MN4栅极用于接收所述充电控制信号,第五PMOS管MP5的源极和第四NMOS管MN4的漏极均与充电电路电压节点VP相连;具体的与第四PMOS管MP4的漏极相连,连接节点为充电电路电压节点VP(充电电路节点电压从VP点获取),进一步通过第四PMOS管MP4、第三PMOS管MP3、第二PMOS管MP2、第一PMOS管MP1构成的充电支路与第一电流源S1相连;第五PMOS管MP5的漏极和第四NMOS管MN4的源极均与充放电电压平衡电路30相连。
第二传输门102包括:第六PMOS管MP6和第五NMOS管MN5;第六PMOS管MP6的栅极和第五NMOS管MN5栅极用于接收所述充电控制信号,第六PMOS管MP6的源极和第五NMOS管MN5的漏极均与充电电路电压节点VP相连;具体的与第四PMOS管MP4的漏极相连,连接节点为充电电路电压节点VP,进一步通过第四PMOS管MP4、第三PMOS管MP3、第二PMOS管MP2、第一PMOS管MP1构成的充电支路与第一电流源S1相连;第六PMOS管MP6的漏极和第五NMOS管MN5的源极均与充放电电压平衡电路30相连。
第三传输门201包括:第七PMOS管MP7和第六NMOS管MN6;第七PMOS管MP7的栅极和第六NMOS管MN6栅极用于接收所述放电控制信号,第七PMOS管MP7的源极和第六NMOS管MN6的漏极均与充放电电压平衡电路30相连,第七PMOS管MP7的漏极和第六NMOS管MN6的源极均与放电电路电压节点VN相连;具体的与第三NMOS管MN3的漏极相连,连接节点为放电电路电压节点VN(放电电路节点电压从VN点获取),第三传输门201进一步通过第三NMOS管MN3、第二NMOS管MN2、第一NMOS管MN1、充放电电流匹配电路40、第三PMOS管MP3、第二PMOS管MP2、第一PMOS管MP1构成的支路与第一电流源S1相连。也就是说,在本申请实施例中,充电电路和放电电路参考同一电流源S1,以加强充电电流Iup和放电电流Idn的匹配程度,进而减小PLL参考杂散。
第四传输门202包括:第八PMOS管MP8和第七NMOS管MN7;第八PMOS管MP8的栅极和第七NMOS管MN7的栅极用于接收所述放电控制信号,第八PMOS管MP8的源极和第七NMOS管MN7的漏极均与充放电电压平衡电路30相连,第八PMOS管MP8的漏极和第七NMOS管MN7的源极均与放电电路电压节点VN相连;具体的与第三NMOS管MN3的漏极相连,连接节点为放电电路电压节点VN,进一步通过第三NMOS管MN3、第二NMOS管MN2、第一NMOS管MN1、充放电电流匹配电路40、第三PMOS管MP3、第二PMOS管MP2、第一PMOS管MP1构成的支路与第一电流源S1相连。在具体实施过程中,第一传输门101通过第五PMOS管MP5的栅极和第四NMOS管MN4的栅极接收来自鉴频鉴相器PFD的控制信号UP_P和UP_N,第二传输门102通过第六PMOS管MP6的栅极和第五NMOS管MN5的栅极接收来自鉴频鉴相器PFD的控制信号UP_N和UP_P,第三传输门201通过第七PMOS管MP7的栅极和第六NMOS管MN6的栅极接收来自鉴频鉴相器PFD的控制信号DN_P和DN_N,第四传输门202通过第八PMOS管MP8的栅极和第七NMOS管MN7的栅极接收来自鉴频鉴相器PFD的控制信号DN_N和DN_P。也就是说,第一传输门101、第二传输门102、第三传输门201和第四传输门202基于来自鉴频鉴相器PFD的控制信号进行开关控制,使开关管所引入的电荷注入效应相互抵消,同时加快开关时间。对于各传输门电路通过合适的尺寸设计可以使电路实现优良的输出电流噪声性能。
在具体实施过程中,仍请参考图4,充放电电压平衡电路30包括:第一放大器OPA1,具体可为轨对轨放大器连接构成的单位增益放大器。第一放大器OPA1的输出端与第一传输门101和第三传输门201相连,第一放大器OPA1的同相输入端与第二传输门102和第四传输门202相连;第一放大器OPA1的同相输入端还与电荷泵输出节点CP_OUT相连;第一放大器OPA1的反相输入端与其输出端相连。在第一放大器OPA1的作用下,电荷泵输出节点CP_OUT的电压与参考节点VF1的电压能够保持一致。
在具体实施过程中,仍请参考图4,第一放大器OPA1的输出端通过第九PMOS管MP9与第一传输门101连通、通过第八NMOS管MN8与第三传输门201连通;第一放大器OPA1的同相输入端通过第十PMOS管MP10与第二传输门102连通、通过第九NMOS管MN9与第四传输门202连通。其中,第九PMOS管MP9、第八NMOS管MN8、第十PMOS管MP10和第九NMOS管MN9为匹配器件;其中,匹配器件有利于增加各支路在电压和电流上的匹配程度。充放电电压平衡电路30使得在大的电荷泵输出电压范围内,输出节点CP_OUT的电压与参考节点VF1的电压保持一致,减小电荷共享效应。
在具体实施过程中,仍请参考图4,充放电电流匹配电路40包括:第二放大器OPA2,具体可为轨对轨运算放大器。第二放大器OPA2的输出端与第二PMOS管MP2和第一NMOS管MN1相连,第二放大器OPA2的同相输入端与第三PMOS管MP3和第二NMOS管MN2相连,第二放大器OPA2的反相输出端与电荷泵的输出节点CP_OUT相连,以实时获取电荷泵的当前输出,并基于电荷泵的当前输出控制调整充放电电路的电流,以使电流匹配度维持在预设范围内。即,使得充电电流Iup和放电电流Idn尽可能的匹配。
在具体实施过程中,如图4所示,第二放大器OPA2的输出端通过串联的第十一PMOS管MP11和第十二PMOS管MP12与第二PMOS管MP2的漏极连通、通过串联的第十NMOS管MN10和第十一NMOS管MN11与第一MMOS管MN1的栅漏极连通;第二放大器OPA2的同相输入端通过串联的第十三PMOS管MP13和第十四PMOS管MP14与第三PMOS管MP3的栅漏极连通、通过串联的第十二NMOS管MN12和第十三NMOS管MN13与第二MMOS管MN2的漏极连通;其中,第十一PMOS管MP11、第十二PMOS管MP12、第十NMOS管MN10、第十一NMOS管MN11、第十三PMOS管MP13、第十四PMOS管MP14、第十二NMOS管MN12和第十三NMOS管MN13均为匹配器件;其中,匹配器件有利于增加各支路在电压和电流上的匹配程度。第二放大器OPA2的同相输入端与第十二NMOS管MN12漏极的连接节点VF2还通过补偿电容C0与第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3的栅极连通。第二放大器OPA2的输出用来控制第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3的栅电压,使在大的CP输出电压范围内VF2结点电压与CP_OUT结点电压保持一致,增大各支路的电流匹配性。另外,由于第二放大器OPA2同时引入了正反馈和负反馈环路,加入补偿电容C0保证了电路的稳定性。
在具体实施过程中,第一至第四PMOS管MP1~MP4的源极、第八至第十三NMOS管MN8~MN13的栅极均接入第一电压VDD,第一至第三NMOS管MN1~MN3的源极、第九至第十四PMOS管MP9~MP14的栅极均接入第二电压VSS。
总而言之,通过实施本申请实施例至少具有以下技术效果:
(1)通过采用充放电电压平衡电路使电荷泵输出节点电压与参考节点电压保持一致,减小电荷共享效应;同时通过采用充放电电流匹配电路,增加充放电支路的电流匹配,减小PLL参考杂散。有效地解决了现有技术中电荷泵型锁相环中电荷泵难以实现高电流匹配性和低电流噪声输出的技术问题。
(2)采用传输门进行开关控制,传输门可以使开关管所引入的电荷注入效应相互抵消,同时加快开关时间。
(3)由于充放电电流匹配电路同时引入了正反馈和负反馈环路,加入补偿电容保证了电路的稳定性。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种应用于锁相环中的高性能电荷泵,其特征在于,包括:
充电电路(10),用于在充电控制信号的作用下,对电荷泵输出节点进行充电;
放电电路(20),用于在放电控制信号的作用下,对电荷泵输出节点进行放电;
充放电电压平衡电路(30),设置在所述充电电路(10)和所述放电电路(20)之间,用于在所述电荷泵输出节点充放电的过程中,控制所述充电电路(10)和所述放电电路(20),以使所述电荷泵输出节点电压与参考节点电压保持一致;
充放电电流匹配电路(40),设置在所述充电电路(10)和所述放电电路(20)之间,用于在电荷泵输出节点充放电的过程中,控制所述充电电路(10)和所述放电电路(20),以使所述充电电路(10)与所述放电电路(20)的电流匹配度维持在预设范围内。
2.如权利要求1所述的应用于锁相环中的高性能电荷泵,其特征在于,所述充电电路(10)包括:第一电流源(S1)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)和第四PMOS管(MP4);
所述第一PMOS管(MP1)的漏极和栅极均与所述第一电流源(S1)连接;所述第一PMOS管(MP1)的栅极还与所述第二PMOS管(MP2)的栅极、所述第三PMOS管(MP3)的栅极、所述第四PMOS管(MP4)的栅极均相连;所述第一PMOS管(MP1)的源极与所述第二PMOS管(MP2)的源极、所述第三PMOS管(MP3)的源极、所述第四PMOS管(MP4)的源极均相连;所述第二PMOS管(MP2)的漏极与所述充放电电流匹配电路(40)相连;所述第三PMOS管(MP3)的漏极与所述充放电电流匹配电路(40)相连;所述第四PMOS管(MP4)的漏极与所述充放电电压平衡电路(30)相连。
3.如权利要求2所述的应用于锁相环中的高性能电荷泵,其特征在于,所述放电电路(20)包括:第一NMOS管(MN1)、第二NMOS管(MN2)和第三NMOS管(MN3);
所述第一NMOS管(MN1)的栅极和漏极均与所述第二NMOS管(MN2)的栅极、所述第三NMOS管(MN3)的栅极相连;所述第一NMOS管(MN1)的源极与所述第二NMOS管(MN2)的源极、所述第三NMOS管(MN3)的源极均相连;所述第一NMOS管(MN1)的漏极还与所述充放电电流匹配电路(40)相连;所述第二NMOS管(MN2)的漏极与所述充放电电流匹配电路(40)相连;所述第三NMOS管(MN3)的漏极与所述充放电电压平衡电路(30)相连。
4.如权利要求1所述的应用于锁相环中的高性能电荷泵,其特征在于,所述充电电路(10)还包括:相互并联且与所述充放电电压平衡电路(30)连接的第一传输门(101)和第二传输门(102);所述第一传输门(101)和第二传输门(102)用于在充电控制信号的作用下控制导通或关断所述充电电路(10)和所述充放电电压平衡电路(30)的连接。
5.如权利要求4所述的应用于锁相环中的高性能电荷泵,其特征在于,所述第一传输门(101)包括:第五PMOS管(MP5)和第四NMOS管(MN4);所述第五PMOS管(MP5)的栅极和第四NMOS管(MN4)栅极用于接收所述充电控制信号,所述第五PMOS管(MP5)的源极和所述第四NMOS管(MN4)的漏极均与充电电路电压节点相连,所述第五PMOS管(MP5)的漏极和所述第四NMOS管(MN4)的源极均与所述充放电电压平衡电路(30)相连;
所述第二传输门(102)包括:第六PMOS管(MP6)和第五NMOS管(MN5);所述第六PMOS管(MP6)的栅极和第五NMOS管(MN5)栅极用于接收所述充电控制信号,所述第六PMOS管(MP6)的源极和所述第五NMOS管(MN5)的漏极均与充电电路电压节点相连,所述第六PMOS管(MP6)的漏极和所述第五NMOS管(MN5)的源极均与所述充放电电压平衡电路(30)相连。
6.如权利要求4所述的应用于锁相环中的高性能电荷泵,其特征在于,所述放电电路(20)还包括:相互并联且与所述充放电电压平衡电路(30)连接的第三传输门(201)和第四传输门(202);所述第三传输门(201)和所述第四传输门(202)用于在放电控制信号的作用下控制导通或关断所述放电电路(20)和所述充放电电压平衡电路(30)的连接;所述第三传输门(201)与所述第一传输门(101)相连,所述第四传输门(202)与所述第二传输门(102)相连。
7.如权利要求6所述的应用于锁相环中的高性能电荷泵,其特征在于,所述第三传输门(201)包括:第七PMOS管(MP7)和第六NMOS管(MN6);所述第七PMOS管(MP7)的栅极和第六NMOS管(MN6)的栅极用于接收所述放电控制信号,所述第七PMOS管(MP7)的源极和所述第六NMOS管(MN6)的漏极均与所述充放电电压平衡电路(30)相连,所述第七PMOS管(MP7)的漏极和所述第六NMOS管(MN6)的源极均与放电电路电压节点相连;
所述第四传输门(202)包括:第八PMOS管(MP8)和第七NMOS管(MN7);所述第八PMOS管(MP8)的栅极和所述第七NMOS管(MN7)的栅极用于接收所述放电控制信号,所述第八PMOS管(MP8)的源极和所述第七NMOS管(MN7)的漏极均与所述充放电电压平衡电路(30)相连,所述第八PMOS管(MP8)的漏极和所述第七NMOS管(MN7)的源极均与放电电路电压节点相连。
8.如权利要求6所述的应用于锁相环中的高性能电荷泵,其特征在于,所述充放电电压平衡电路(30)包括:第一放大器(OPA1);
所述第一放大器(OPA1)的输出端与所述第一传输门(101)和所述第三传输门(201)相连,所述第一放大器(OPA1)的同相输入端与所述第二传输门(102)和所述第四传输门(202)相连;所述第一放大器(OPA1)的同相输入端还与所述电荷泵的输出节点相连;所述第一放大器(OPA1)的反相输入端与其输出端相连。
9.如权利要求3所述的应用于锁相环中的高性能电荷泵,其特征在于,所述充放电电流匹配电路(40)包括:第二放大器(OPA2);
所述第二放大器(OPA2)的输出端与所述第二PMOS管(MP2)和所述第一NMOS管(MN1)相连,所述第二放大器(OPA2)的同相输入端与所述第三PMOS管(MP3)和所述第二NMOS管(MN2)相连,所述第二放大器(OPA2)的反相输出端与所述电荷泵输出节点相连。
10.如权利要求1所述的应用于锁相环中的高性能电荷泵,其特征在于,所述充放电电压平衡电路(30)和/或所述充放电电流匹配电路(40)中包括轨对轨放大器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821321459.1U CN208015710U (zh) | 2018-08-14 | 2018-08-14 | 一种应用于锁相环中的高性能电荷泵 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821321459.1U CN208015710U (zh) | 2018-08-14 | 2018-08-14 | 一种应用于锁相环中的高性能电荷泵 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208015710U true CN208015710U (zh) | 2018-10-26 |
Family
ID=63893431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821321459.1U Active CN208015710U (zh) | 2018-08-14 | 2018-08-14 | 一种应用于锁相环中的高性能电荷泵 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208015710U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109921633A (zh) * | 2019-03-25 | 2019-06-21 | 桂林电子科技大学 | 一种具有宽动态范围低失配特性的电荷泵电路 |
CN109936362A (zh) * | 2019-02-27 | 2019-06-25 | 东南大学 | 一种应用于频率合成器的电荷泵 |
-
2018
- 2018-08-14 CN CN201821321459.1U patent/CN208015710U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109936362A (zh) * | 2019-02-27 | 2019-06-25 | 东南大学 | 一种应用于频率合成器的电荷泵 |
CN109921633A (zh) * | 2019-03-25 | 2019-06-21 | 桂林电子科技大学 | 一种具有宽动态范围低失配特性的电荷泵电路 |
CN109921633B (zh) * | 2019-03-25 | 2023-11-21 | 桂林电子科技大学 | 一种具有宽动态范围低失配特性的电荷泵电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101789785B (zh) | 全集成锁相环频率综合器 | |
US20080191783A1 (en) | Symmetric charge pump replica bias detector | |
CN102136840B (zh) | 自偏置锁相环 | |
CN206211980U (zh) | 一种自适应带宽全集成小数分频锁相环 | |
CN103346784B (zh) | 一种用于锁相环的匹配型电荷泵电路 | |
CN105207670B (zh) | 分段低压控增益环形振荡器和调谐斜率转换电路 | |
CN208015710U (zh) | 一种应用于锁相环中的高性能电荷泵 | |
CN103684438A (zh) | 延迟锁相环 | |
CN100558156C (zh) | 适用于高清数字电视的低抖动时钟生成电路 | |
CN202167988U (zh) | 一种用于锁相环的电荷泵电路 | |
CN106444344B (zh) | 一种基于自偏置频率锁定环的高稳定时钟产生电路 | |
CN115242243A (zh) | 一种延迟锁相环电路及其控制方法 | |
CN104300967A (zh) | 一种频率不随温度变化的压控振荡器电路 | |
CN109547018A (zh) | 一种具有抗辐照功能的多偏置压控振荡器 | |
CN110557119B (zh) | 一种射频毫米波亚采样级联的dac反馈锁相环 | |
CN112242841A (zh) | 一种具有高电源噪声抑制比的锁相环电路 | |
CN109936362B (zh) | 一种应用于频率合成器的电荷泵 | |
CN105720974A (zh) | 一种振荡器电路、锁相环电路及设备 | |
CN106026757A (zh) | 一种差分电荷泵 | |
CN210927603U (zh) | 一种新型低噪声锁相环结构 | |
CN203289408U (zh) | 一种锁相环电路 | |
CN206542391U (zh) | 一种电荷泵 | |
WO2020232726A1 (zh) | 一种锁相环 | |
Zhang et al. | A 2.4-GHz low power high performance frequency synthesizer based on current-reuse VCO and symmetric charge pump | |
CN207573238U (zh) | 一种用于fpga芯片的电荷泵 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |