CN109672428B - 一种张弛振荡器 - Google Patents

Abstract

本发明隶属于集成电路领域，尤其涉及一种张弛振荡器电路，所述张弛振荡器电路包括如下子模块：可调整偏置电流源电路模块、限幅电路模块，核心电路模块，比较器和缓冲驱动模块。张弛振荡器核心电路产生完全对称的差分输出，通过低输入偏移电压的比较器输出占空比50％的时钟信号。全差分时钟信号有效提高了时钟电路的电源抑制比，50％占空比的时钟减少了时钟模块电路后续的分频电路，有效的降低了功耗和面积。

Description

一种张弛振荡器

技术领域

本发明涉及集成电路领域，尤其涉及一种张弛振荡器。

技术背景

时钟产生电路就是现代电子系统必不可少的组成部分。高精度时钟电路一般由外部晶振产生，而低成本电子系统或者在对时钟信号要求不是很高的应用下，时钟信号则主要由片上振荡器电路产生。张弛振荡器电路(relaxation oscillator)是一种通过给电容充放电产生方波的一种振荡器结构，由于其结构简单、起振可靠、占用芯片面积较小、功耗较低而获得大量的应用。

目前大部分张弛振荡器应用在比较低频率的范围，比如最常用的32.768kHz,大于1MHz的时钟频率较少采用张弛振荡器的结构，原因在于对于高频时钟，张弛振荡器需要高带宽的比较器，因而导致功耗急剧增大；同时传统张弛振荡器电路电容主要参考地电平充/放电，张弛振荡器的频率易受地电平干扰，而且张弛振荡器电路本身也容易造成对芯片地电平的干扰从而影响其它电路模块。

参见图1为传统只用电阻和电容构成的RC张弛振荡器电路原理图。现代集成电路中R一般由恒流源来代替。其具体电路结构由恒定电流源I_UP、I_DN、充电开关SW1、放电开关SW2、充放电电容C1、低阈值比较器CP1、高阈值比较器CP2以及开关控制逻辑ControlLogic和时钟输出缓冲器BUF组成。其工作原理简述如下：在张弛振荡器工作中，电容C1正端电压VCP与比较器CP1和CP2的参考电压VBL以及VBH比较，当VCP电压低于参考电压VBL或者高于参考电压VBH时，比较器输出状态发生改变，开关控制逻辑根据两比较器的输出状态输出方波控制信号对电容进行充/放电。方波控制信号经缓冲器得到需要的时钟信号，后续模块可用二分频电路获得占空比50％的时钟信号。

参见图2为张弛振荡器的差分实现方式，其与单端张弛振荡器的主要区别是参考电流源IREF在左右充电支路中来回切换，而不是如单端张弛振荡器中把充电或者放电电流源彻底关断。差分张弛振荡器的优势是可以实现更高的振荡频率(充电电流不需要恢复时间)，而且差分的结构具有更好的抑制干扰的能力。但是不管是单端张弛振荡器还是差分张弛振荡器，均需要两个比较器。在需要产生高速时钟信号的应用下，除了本身充/放电电流源需足够大之外，还需要高带宽比较器，这需要消耗大量功耗和芯片面积；而且不管是单端还是差分张弛振荡器都需要独立的参考电压，快速稳定的参考电压同样需要大的功耗和电路面积；单端还是差分张弛振荡器充放电电容都是以芯片地电平为参考，其中单端的充电对电源电压、放电对地电平以及差分对地电平放电都会产生一定的瞬态干扰，处理不好有可能影响其它电路模块的正常工作或者性能。

发明内容

本发明的目的在于：针对现有技术的缺陷，启动逻辑单元负责在芯片使能振荡器的时候提供电路一个初始状态，同时保证振荡电路能快速稳定的振荡起来。本发明所解决的技术问题可以采用以下技术方案来实现：

一种张弛振荡器,包括一可调整偏置电流源模块、一振幅电路模块、一振荡器核心电路模块、一比较器缓冲驱动模块；

所述偏置电流源模块，分别连接所述限幅电路模块、所述振荡器核心电路模块，以提供可调整偏置电流源；

所述限幅电路模块连接所述振荡器核心电路模块，用于控制所述振荡器核心电路的振荡幅度的大小；

所述振荡器核心电路模块采用差分的振荡信号生成模块，于一启动逻辑单元的作用下振荡输出差分的振荡信号；

所述比较器缓冲驱动模块连接所述振荡器核心电路模块，用于将所述差分的振荡信号转为设定占空比50％的时钟信号。

优选地，所述偏置电流源模块包括：

一恒定电流源，提供一电流源基准；

一电流型数模转换器，与所述恒定电流源连接，于一调整控制信号(Trim_Iref)的作用下生成可调整的参考电流源；

所述电流型数模转换器的位数大于等于3；

所述电流型数模转换器连接于所述振荡器核心电路模块，以提供可调整偏置电流源；

所述可调整偏置电流源模块通过控制电流型数模转换器来调整偏置电流的大小，并且最终达到精确调整振荡器输出频率的目的；N的大小可根据芯片系统对时钟频率精度的要求来确定。

优选地，所述限幅电路模块包括：

第一N型电流源，由恒定电流源产生，用以产生限幅电压；

一使能开关；

第二N型电流源，由恒定电流源产生，用以给限幅电路提供偏置电流；

所述振荡幅度的上限值设定为VBH-VBE，所述振荡幅度的下限值为VBL-VBE，其中，VBE为晶体管的基极与发射极的压差，VBH为第一参考电压，VBL为第二参考电压；所述VBH与VBL的差值决定了所述振荡幅度的大小。

优选地，所述限幅电路模块包括：

所述使能开关源极连接于电源电压端，栅极连接于使能信号端漏极连接于第一晶体管的集电极；所述第一晶体管的发射级接电阻(R0)的高电位端节点，同时接第二晶体管的基极和第十四晶体管的栅极；所述电阻的低电位端节点接所述第十四晶体管的漏极，同时接第三晶体管和第四晶体管的基极；第二集体管的集电极接电源电压，发射级接第五晶体管的集电极；第三晶体管的集电极接电源电压，发射级接第六晶体管的集电极；第四晶体管的集电极接电源电压，发射级接第七晶体管的集电极；所述第三晶体管的发射级连接到振荡器核心电路模块第一端VOP_PRE，所述第四晶体管的发射级连接到振荡器核心电路模块的第二端VON_PRE。

当VON_PRE或VOP_PRE为振荡的低电平时，此时NPN3或者NPN4导通，振荡幅度最小值被钳位在VBL-VBE。通过限制振荡器振荡幅值大小能有效调整振荡器频率，特别是对于高频(>1MHz)应用，较小的振幅能显著降低振荡器核心电路的功耗；

限幅电路模块设置振荡器的振荡幅值大小，能有效提高张弛振荡器的振荡频率并且减少功耗；限幅电路NPN的实现形式极大的简化了普通MOS电路实现的复杂性。

优选地，所述振荡器核心电路模块包括：

第一级电路，所述第一级电路包括：

充放电电容，所述充放电电容的正极端通过一受使能信号控制的第一振荡器使能开关作用下可控制的连接电源电压；所述充放电电容的负极端通过第二振荡器使能开关作用下可控制的连接接地端，所述第二振荡器使能开关的控制信号与所述使能信号相反；

还包括：

第一P型电流源；

第一P型电流源；

第一差分输入对管，包括第一NPN管，第二NPN管；一振荡器充放电电路；

第一N型电流源；

第二N型电流源；

所述第一NPN管的集电极通过所述第一P型电流源连接所述电源电压，所述第一NPN管的发射极连接所述正极端，所述正极端还通过所述第一N型电流源连接接地端，所述第一NPN管的基极作为所述差分的振荡信号的其中一个输出信号端；

所述第二NPN管的集电极通过所述第二P型电流源连接所述电源电压(VDD)，所述第二NPN管的发射极连接所述负极端，所述负极端还通过所述第二N型电流源连接接地端，所述第二NPN管的基极作为所述差分的振荡信号的另一个输出信号端。

优选地，所述振荡器核心电路模块还包括：

第二级电路，所述第二级电路包括：

第二差分输入对管，包括第三NPN管，第四NPN管；

第三N型电流源；

第四N型电流源；

所述第三NPN管的集电极连接所述限幅电路模块的第三晶体管的发射级，所述第三NPN管的集电极连接所述电源电压，所述第三NPN管的发射极连接所述第一NPN管的基极，作为所述差分的振荡信号的其中一个输出信号端，所述第三NPN管的发射极还通过所述第三N型电流源连接接地端；

所述第四NPN管的集电极连接所述限幅电路模块的第四晶体管的发射极，所述第四NPN管的集电极连接所述电源电压，所述第四NPN管的发射极连接所述第二NPN管的基极，作为所述差分的振荡信号的另一个输出信号端；所述第四NPN管的发射极还通过所述第四N型电流源连接接地端。

优选地，所述比较器缓冲驱动模块包括：

比较器第一级电路，

比较器第二级电路，

比较器输出级缓冲电路；

所述比较器第一级电路包括：

一电流源，用以提供偏置电流源；

第一差分输入输出电路，包括第一晶体管，第二晶体管，第一电阻，第二电阻；第二输入对管，包括第三晶体管，第四晶体管；

所述比较器模缓冲驱动模块电流源给第一差分输入输出电路提供偏置电流，所述第一晶体管与所述第二晶体管形成电流镜，所述第二晶体管的电流给所述比较器第一级电路提供直流偏置。

优选地，所述比较器第二级电路包括：第五晶体管，第六晶体管；

所述第五晶体管的栅极连接于第二电阻节点上，第六晶体管的栅极连接于第一电阻节点上，第五晶体管的源极和第六晶体管的源极均连接于电源；

第七晶体管，第八晶体管，第九晶体管，第十晶体管；

所述第五晶体管的漏极连接于第七晶体管的漏极，所述第七晶体管的源极连接于第九晶体管的漏极，所述第九晶体管的漏极接芯片地；所述第八晶体管和所述第十晶体管形成共源共栅结构；所述第六晶体管的漏极连接于第八晶体管的漏极节点；所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管形成比较器第二级电路的有源负载，并实现了差分输入信号的转换；

所述比较器输出级缓冲电路包括：

第一反相器，连接于第二级电路节点与第二反相器之间；

第二反相器，连接于第一反相器并将差分信号转换成满摆幅时钟信号，供给系统其它需要时钟的模块。

优选地，所述比较器第一级电路还包括：

第三晶体管，第四晶体管；

所述第三晶体管的集电极连接于所述第一电阻节点上，所述第四晶体管集电极连接于所述第二电阻节点，所述第三晶体管的发射极和所述第四晶体管的发射极连接在一起并连接到N型电流源。

优选地，所述比较器缓冲驱动模块还包括比较器第一级电路：

所述比较器第一级电路包括第十一晶体管，第十二晶体管，所述十一晶体管的集电极连接于所述第一电阻节点上，所述第十二晶体管的集电极连接于第二电阻节点，所述第十一晶体管的发射极和所述第十二晶体管的发射极连接在一起并连接到N型电流源。

有效效果：本发明张弛电路在功耗较小的情况下产生高速高精度时钟信号，而且是全差分浮置电容充放电方式，大大减少了振荡器电路受电源电压、地电平的干扰，从而减少了振荡器本身做为噪声源对其它模块的干扰；除此之外经过低输入偏移电压的比较器，还实现了占空比接近50％的时钟信号，从而省掉后续模块的分频电路。对于固定工作时钟频率的系统，省去分频电路降低了振荡器最高工作频率，节省了振荡器功耗与面积，同时也减少振荡器对系统其它模块的高频干扰，特别适合采用BCD(Bipolar-CMOS-DMOS)工艺，且对时钟信号要求较高的芯片采用。

附图说明

图1是传统单端张弛振荡器电路结构图；

图2是传统差分张弛振荡器电路结构图；

图3是本发明提供的张弛振荡器结构框图；

图4是本发明提供的张弛振荡器核心电路结构图；

图5是本发明提供的可调整偏置电流源模块实现图；

图6是本发明提供的张弛振荡器限幅电路与振荡器核心电路具体实现图；

图7是本发明提供的张弛振荡器工作原理分析电路图；

图8是本发明提供的张弛振荡器的关键节点波形图；

图9是本发明提供的张弛振荡器比较器电路实现的第一种实施例；

图10是本发明提供的张弛振荡器比较器电路实现的第二种实施例。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

参照图3，一种张弛振荡器,包括：

一可调整偏置电流源模块200、

一振幅电路模块300、

一振荡器核心电路模块100、

一比较器缓冲驱动模块400；

偏置电流源模块200，分别连接限幅电路模块300、振荡器核心电路模块100以提供可调整偏置电流源；

限幅电路模块300连接振荡器核心电路模块100，用于控制振荡器核心电路的振荡幅度的大小；

振荡器核心电路模块100采用差分的振荡信号生成模块，于一启动逻辑单元的作用下振荡输出差分的振荡信号；

比较器缓冲驱动模块400连接振荡器核心电路模块100，用于将差分的振荡信号转为设定占空比的时钟信号。

参照图5，可调整的偏置电流源具体实施方式，由芯片系统提供的恒定电流源Iref1产生P型电流源偏置电压为偏置电流源提供了更高的匹配精度和更高的电源抑制比。

作为本发明的一种优选的实施例，偏置电流源模块200包括：

一恒定电流源Iref1，提供一电流源基准；

一电流型数模转换器3，与恒定电流源连接Iref1，于一调整控制信号(Trim_Iref)的作用下生成可调整的参考电流源；

电流型数模转换器3的位数大于等于3；

电流型数模转换器3连接于振荡器核心电路模块，以提供可调整偏置电流源。

参照图4，图6，

限幅电路模块300包括：

第一N型电流源，由恒定电流源Iref1产生，用以产生限幅电压；

一使能开关MP0；

第二N型电流源，由恒定电流源Iref1产生，用以给限幅电路提供偏置电流；

作为本发明的一种优选的实施例，使能开关MP0源极连接于电源电压VDD端，栅极连接于使能信号端ENB漏极连接于第一晶体管NPN1的集电极；第一晶体管NPN1的发射级接电阻R0的高电位端节点VBH，同时接第二晶体管NPN2的基极和第十四晶体管MN14的栅极；电阻R0的低电位端节点VBL接第十四晶体管MN14的漏极，同时接第三晶体管NPN3和第四晶体管NPN4的基极；第二集体管NPN2的集电极接电源电压VDD，发射级接第五晶体管NPN5的集电极；第三晶体管NPN3的集电极接电源电压VDD，发射级接第六晶体管NPN6的集电极；第四晶体管NPN4的集电极接电源电压VDD，发射级接第七晶体管NPN7的集电极；第三晶体管NPN3的发射级连接到振荡器核心电路模块第一端VOP_PRE，第四晶体管NPN4的发射级连接到振荡器核心电路模块的第二端VON_PRE。

在限幅电路模块，忽略使能开关管MP0的导通压降，节点VBH的电压为VDD-VBE，VBL电压为VBH电压减掉电阻R0的压降，流过电阻R0上的电流由Iref2以及第十二晶体管MN12和第十三晶体管MN13的尺寸比值决定，设为I0。假设第十二晶体管MN12与第十三晶体管MN13尺寸相等，则流过R0的电流就等于Iref2，即I0＝Iref2，所以VBL的电压为VDD-VBE-I0*R0。VBH-VBL的压差即为I0*R0。VBH通过第二晶体管NPN2和第五晶体管NPN5两级串联VBE压降，再经过第六晶体管NPN6或第七晶体管NPN7的一级VBE电压抬升，连接到VON_PRE和VOP_PRE。当VON_PRE或VOP_PRE为振荡的高电平时，此时第三晶体管NPN3或第四晶体管NPN4被关断VBL-VON_PRE或VBL-VOP_PRE小于一个VBE压差，所以振荡幅度最大值为VBH-2VBE+VBE＝VBH-VBE；同样，当VON_PRE或VOP_PRE为振荡的低电平时，此时NPN300或者NPN4导通，振荡幅度最小值被钳位在VBL-VBE。通过限制振荡器振荡幅值大小能有效调整振荡器频率，特别是对于高频>1MHz应用，较小的振幅能显著降低振荡器核心电路的功耗。

作为本发明的一种优选的实施例，振荡器核心电路模块100包括：

第一级电路1，第一级电路包括：

充放电电容C0，充放电电容C0的正极端VC_P通过一受使能信号EN控制的第一振荡器使能开关MP5作用下可控制的连接电源电压VDD；充放电电容C0的负极端VC_N通过第二振荡器使能开关MN0作用下可控制的连接接地端，第二振荡器使能开关MN0的控制信号与使能信号EN相反；

还包括：

第一P型电流源IP1；

第二P型电流源IP2；

第一差分输入对管，包括第一NPN管NPN11，第二NPN管NPN12；一振荡器充放电电路；

第一N型电流源IN1；

第二N型电流源IN2；

第一NPN管NPN11的集电极通过第一P型电流源IP1连接电源电压VDD，第一NPN管NPN11的发射极连接正极端VC_P，正极端VC_P还通过第一N型电流源IN1连接接地端，第一NPN管NPN11的基极作为差分的振荡信号的其中一个输出信号端；

第二NPN管NPN12的集电极通过第二P型电流源IP2连接电源电压VDD，第二NPN管NPN12的发射极连接负极端VC_N，负极端VC_N还通过第二N型电流源IN2连接接地端，第二NPN管NPN12的基极作为差分的振荡信号的另一个输出信号端。

作为本发明的一种优选的实施例，振荡器核心电路模块100还包括：

第二级电路2，第二级电路包括：

第二差分输入对管，包括第三NPN管NPN21，第四NPN管NPN22；

第三N型电流源IN3；

第四N型电流源IN4；

第三NPN管NPN21的集电极连接限幅电路模块的第三晶体管NPN3的发射级，第三NPN管NPN21的集电极连接电源电压VDD，第三NPN管NPN21的发射极连接第一NPN管NPN11的基极，作为差分的振荡信号的其中一个输出信号端，第三NPN管NPN21的发射极还通过第三N型电流源IN3连接接地端VSS；

第四NPN管NPN22的集电极连接限幅电路模块的第四晶体管NPN4的发射级，第四NPN管NPN22的集电极连接电源电压VDD，第四NPN管NPN22的发射极连接第二NPN管NPN12的基极，作为差分的振荡信号的另一个输出信号端；第四NPN管NPN22的发射极还通过第四N型电流源IN4连接接地端VSS。

参照图7，图8，

设此时VOP为振荡器高电平状态，则VON为互补的低电平状态。据前面电路分析，VBH、VBL、VOP_PRE、VON_PRE、VOP以及VON的电压值标示在图8上。当VOP为高电平状态时，NPN11导通；VON为低电平状态，NPN12关断，如图7所示，关断的NPN12以虚线表示。VOP_PRE和VON_PRE高电平被钳位在VBH-VBE＝VDD-2*VBE；VOP_PRE和VON_PRE低电平则被钳位在VBL-VBE＝VDD-2*VBE-I0*R0；VOP和VON相对于VOP_PRE和VON_PRE又增加一个VBE压降，所以其最大值被钳位在VDD-3*VBE,最小值被钳位在VDD-3*VBE-I0*R0；VOP为高电平时，由于NPN11导通，所以电容C0的VC_P端电平被钳位在VDD-4*VBE上；电容的VC_N端，由于NPN12关断，N型电流源IN4对电容放电，所以节点VC_N电压线性下降。当VC_N电压下降到低于VON一个VBE压降时，此时NPN12导通，NPN11关断，振荡器状态发生切换，所以VC_N最低电平为VDD-4*VBE-I0*R0。

电容C0两端电压VC每半周期交替切换，参考图7所示电容电压变化波形。据此可以推得此张弛振荡器的振荡频率。每半周期电容压差△V＝VC_P-VC_N＝2*I0*R0，半周期电容C0电荷量改变为△Q＝C0*ΔV，半周期放电电流为I1，则可根据如下公式计算振荡频率：

据此可得：

所以振荡器频率为：

由公式3可得，振荡器频率受充放电电流I1、充放电电容C0、以及振荡器限幅△V决定。设计中采用低温度系数的电阻R0和电容C0，并保证电流I1和I0同样的温度特性本发明设计采用恒定电流源，则基本可保证振荡器频率温度特性只与电阻R0与C0相关。

参照图9，图10比较器第一级电路为全差分输入输出结构，并通过电阻实现全差分输出的共模电平控制。全差分输入输出结构能显著减小比较器的系统输入偏移电压误差，并且对干扰有更好的抑制。比较器第二级电路为差分信号转单端信号，并提供高的电压增益。比较器输出级缓冲则是增强了输出信号的驱动能力，可根据驱动负载的大小，调整驱动级晶体管尺寸。

作为本发明的一种优选的实施例，比较器缓冲驱动模块400包括：

比较器第一级电路4，

比较器第二级电路5，

比较器输出级缓冲电路6；

比较器第一级电路4包括：

一电流源Iref3，用以提供偏置电流源；

比较器第一级电路4：第一差分输入输出电路，包括第一晶体管MP1，第二晶体管MP2，第一电阻R1，第二电阻R2；第二输入对管，包括第三晶体管NPN1，第四晶体管NPN2；

比较器模缓冲驱动模块电流源给第一差分输入输出电路提供偏置电流，第一晶体管MP1与第二晶体管MP2形成电流镜，第二晶体管MP2的电流给比较器第一级电路提供直流偏置。

比较器第二级电路5包括：

第五晶体管MP3，第六晶体管MP4；

第五晶体管MP3的栅极连接于第二电阻节点VOP1上，第六晶体管MP4的栅极连接于第一电阻节点VON1上，第五晶体管MP3的源极和第六晶体管MP4的源极均连接于电源VDD；

第七晶体管MN5，第八晶体管MN6，第九晶体管MN3，第十晶体管MN4；

第五晶体管MP3的漏极连接于第七晶体管MN5的漏极，第七晶体管MN5的源极连接于第九晶体管MN3的漏极，第九晶体管MN3的漏极接芯片地；第八晶体管MN6和第十晶体管MN4形成共源共栅结构；第六晶体管MP4的漏极连接于第八晶体管MN6的漏极节点VO2；第七晶体管MN5、第八晶体管MN6、第九晶体管MN3、第十晶体管MN4形成比较器第二级电路的有源负载，并实现了差分输入信号的转换；

比较器输出级缓冲电路6包括：

第一反相器，连接于第二级电路节点VO2与第二反相器之间；

第二反相器，连接于第一反相器并将差分信号转换成满摆幅时钟信号，供给系统其它需要时钟的模块。

作为本发明的一种优选的实施例，比较器第一级电路4还包括：第三晶体管NPN1，第四晶体管NPN2；

第三晶体管NPN1的集电极连接于第一电阻节点VON1上，第四晶体管NPN2集电极连接于第二电阻节点VOP1，第三晶体管NPN1的发射极和第四晶体管NPN2的发射极连接在一起并连接到N型电流源。

作为本发明的一种优选的实施例，比较器缓冲驱动模块400还包括比较器第一级电路7：

比较器第一级电路7包括第十一晶体管MN10，第十二晶体管MN20，十一晶体管MN10的集电极连接于第一电阻节点VON1上，第十二晶体管MN20集电极连接于第二电阻节点VOP1，第十一晶体管MN10的发射极和第十二晶体管MN20的发射极连接在一起并连接到N型电流源。与上一种实施例区别在于比较器第一级差分输入对管由NPN改为NMOS，其它电路结构和连接方式完全一样。在同样的第一级尾电流偏置情况下，NPN通常可以获得更好的响应速度和更低的输入偏移电压；NMOS输入级实现通常芯片版图上设计会更紧凑，面积会更小。设计可以根据振荡器频率要求来选择何种电路形式。

以上对本发明的具体实施例进行了详细描述，但其只作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对该实用进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (9)

1.一种张弛振荡器,其特征在于，包括一可调整偏置电流源模块(200)、一限幅电路模块(300)、一振荡器核心电路模块(100)、一比较器缓冲驱动模块(400)；

所述偏置电流源模块(200)，分别连接所述限幅电路模块(300)、所述振荡器核心电路模块(100)以提供可调整偏置电流源；

所述限幅电路模块(300)连接所述振荡器核心电路模块(100)，用于控制所述振荡器核心电路模块的振荡幅度的大小；

所述振荡器核心电路模块(100)采用差分的振荡信号生成模块，于一启动逻辑单元的作用下振荡输出差分的振荡信号；

所述比较器缓冲驱动模块(400)连接所述振荡器核心电路模块(100)，用于将所述差分的振荡信号转为设定占空比的时钟信号；

所述振荡器核心电路模块(100)包括：

第一级电路(1)，所述第一级电路包括：

充放电电容(C0)，所述充放电电容(C0)的正极端(VC_P)通过一受使能信号(EN)控制的第一振荡器使能开关(MP5)作用下可控制的连接电源电压(VDD)；所述充放电电容(C0)的负极端(VC_N)通过第二振荡器使能开关(MN0)作用下可控制的连接接地端，所述第二振荡器使能开关(MN0)的控制信号与所述使能信号(EN)相反；

还包括：

第一P型电流源(IP1)；

第二P型电流源(IP2)；

第一差分输入对管，包括第一NPN管(NPN11)，第二NPN管(NPN12)；一振荡器充放电电路；

第一N型电流源(IN1)；

第二N型电流源(IN2)；

所述第一NPN管(NPN11)的集电极通过所述第一P型电流源(IP1)连接所述电源电压(VDD)，所述第一NPN管(NPN11)的发射极连接所述正极端(VC_P)，所述正极端(VC_P)还通过所述第一N型电流源(IN1)连接接地端，所述第一NPN管(NPN11)的基极作为所述差分的振荡信号的其中一个输出信号端；

所述第二NPN管(NPN12)的集电极通过所述第二P型电流源(IP2)连接所述电源电压(VDD)，所述第二NPN管(NPN12)的发射极连接所述负极端(VC_N)，所述负极端(VC_N)还通过所述第二N型电流源(IN2)连接接地端，所述第二NPN管(NPN12)的基极作为所述差分的振荡信号的另一个输出信号端。

2.根据权利要求1所述的一种张弛振荡器，其特征在于，

所述偏置电流源模块(200)包括：

一恒定电流源(Iref1)，提供一电流源基准；

一电流型数模转换器(3)，与所述恒定电流源连接(Iref1)，于一调整控制信号(Trim_Iref)的作用下生成可调整的参考电流源；

所述电流型数模转换器(3)的位数大于等于3；

所述电流型数模转换器(3)连接于所述振荡器核心电路模块，以提供可调整偏置电流源。

3.根据权利要求1所述的一种张弛振荡器，其特征在于，

所述限幅电路模块(300)包括：

第一N型电流源，由恒定电流源(Iref1)产生，用以产生限幅电压；

一使能开关(MP0)；

第二N型电流源，由恒定电流源(Iref1)产生，用以给限幅电路提供偏置电流；

所述振荡幅度的上限值设定为VBH-VBE，所述振荡幅度的下限值为VBL-VBE，其中，VBE为晶体管的基极与发射极的压差，VBH为第一参考电压，VBL为第二参考电压；所述VBH与VBL的差值决定了所述振荡幅度的大小。

4.根据权利要求3所述的一种张弛振荡器，其特征在于，

所述使能开关(MP0)源极连接于电源电压(VDD)端，栅极连接于使能信号端(ENB)漏极连接于第一晶体管(NPN1)的集电极；所述第一晶体管(NPN1)的发射级接电阻(R0)的高电位端节点(VBH)，同时接第二晶体管(NPN2)的基极和第十四晶体管(MN14)的栅极；所述电阻(R0)的低电位端节点(VBL)接所述第十四晶体管(MN14)的漏极，同时接第三晶体管(NPN3)和第四晶体管(NPN4)的基极；第二集体管(NPN2)的集电极接电源电压(VDD)，发射级接第五晶体管(NPN5)的集电极；第三晶体管(NPN3)的集电极接电源电压(VDD)，发射级接第六晶体管(NPN6)的集电极；第四晶体管(NPN4)的集电极接电源电压(VDD)，发射级接第七晶体管(NPN7)的集电极；所述第三晶体管(NPN3)的发射级连接到振荡器核心电路模块第一端(VOP_PRE)，所述第四晶体管(NPN4)的发射级连接到振荡器核心电路模块的第二端(VON_PRE)。

5.根据权利要求1所述的一种张弛振荡器，其特征在于，

所述振荡器核心电路模块(100)还包括：

第二级电路(2)，所述第二级电路包括：

第二差分输入对管，包括第三NPN管(NPN21)，第四NPN管(NPN22)；

第三N型电流源(IN3)；

第四N型电流源(IN4)；

所述第三NPN管(NPN21)的集电极连接所述限幅电路模块的第三晶体管(NPN3)的发射级，所述第三NPN管(NPN21)的集电极连接所述电源电压(VDD)，所述第三NPN管(NPN21)的发射极连接所述第一NPN管(NPN11)的基极，作为所述差分的振荡信号的其中一个输出信号端，所述第三NPN管(NPN21)的发射极还通过所述第三N型电流源(IN3)连接接地端(VSS)；

所述第四NPN管(NPN22)的集电极连接所述限幅电路模块的第四晶体管(NPN4)的发射级)，所述第四NPN管(NPN22)的集电极连接所述电源电压(VDD)，所述第四NPN管(NPN22)的发射极连接所述第二NPN管(NPN12)的基极，作为所述差分的振荡信号的另一个输出信号端；所述第四NPN管(NPN22)的发射极还通过所述第四N型电流源(IN4)连接接地端(VSS)。

6.根据权利要求1所述的一种张弛振荡器，其特征在于，

所述比较器缓冲驱动模块(400)包括：

比较器第一级电路(4)，

比较器第二级电路(5)，

比较器输出级缓冲电路(6)；

所述比较器第一级电路(4)包括：

一电流源(Iref3)，用以提供偏置电流源；

第一差分输入输出电路，包括第一晶体管(MP1)，第二晶体管(MP2)，第一电阻(R1)，第二电阻(R2)；第二输入对管，包括第三晶体管(NPN1)，第四晶体管(NPN2)；

所述比较器缓冲驱动模块(400)的所述电流源(Iref3)给所述第一差分输入输出电路提供偏置电流，所述第一晶体管(MP1)与所述第二晶体管(MP2)形成电流镜，所述第二晶体管(MP2)的电流给所述比较器第一级电路提供直流偏置。

7.根据权利要求6所述的一种张弛振荡器，其特征在于

所述第二级电路(5)包括：

第五晶体管(MP3)，第六晶体管(MP4)；

所述第五晶体管(MP3)的栅极连接于第二电阻节点(VOP1)上，第六晶体管(MP4)的栅极连接于第一电阻节点(VON1)上，第五晶体管(MP3)的源极和第六晶体管(MP4)的源极均连接于电源(VDD)；

第七晶体管(MN5)，第八晶体管(MN6)，第九晶体管(MN3)，第十晶体管(MN4)；

所述第五晶体管(MP3)的漏极连接于第七晶体管(MN5)的漏极，所述第七晶体管(MN5)的源极连接于第九晶体管(MN3)的漏极，所述第九晶体管(MN3)的漏极接芯片地；所述第八晶体管(MN6)和所述第十晶体管(MN4)形成共源共栅结构；所述第六晶体管(MP4)的漏极连接于第八晶体管(MN6)的漏极节点(VO2)；所述第七晶体管(MN5)、所述第八晶体管(MN6)、所述第九晶体管(MN3)、所述第十晶体管(MN4)形成比较器第二级电路的有源负载，并实现了差分输入信号的转换；

所述比较器输出级缓冲电路(6)包括：

第一反相器，连接于第二级电路节点(VO2)与第二反相器之间；

第二反相器，连接于第一反相器并将差分信号转换成满摆幅时钟信号，供给系统其它需要时钟的模块。

8.根据权利要求7所述的一种张弛振荡器，其特征在于，

所述第三晶体管(NPN1)的集电极连接于所述第一电阻节点(VON1)上，所述第四晶体管(NPN2)集电极连接于所述第二电阻节点(VOP1)，所述第三晶体管(NPN1)的发射极和所述第四晶体管(NPN2)的发射极连接在一起并连接到N型电流源，所述第三晶体管(NPN1)和所述第四晶体管(NPN2)采用NPN管。

9.根据权利要求7所述的一种张弛振荡器，其特征在于，

包括第十一晶体管(MN10)和第十二晶体管(MN20)，所述第十一晶体管(MN10)和第十二晶体管(MN20)采用NMOS管，所述第十一晶体管(MN10)和第十二晶体管(MN20)代替所述第三晶体管(NPN1)和所述第四晶体管(NPN2)；

所述十一晶体管(MN10)的漏极连接于所述第一电阻节点(VON1)上，所述第十二晶体管(MN20)的漏极连接于所述第二电阻节点(VOP1)，所述第十一晶体管(MN10)的源极和所述第十二晶体管(MN20)的源极连接在一起并连接到N型电流源。

Images